JP3076483B2 - 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 - Google Patents
金属配線基板の製造方法および薄膜ダイオードアレイの製造方法Info
- Publication number
- JP3076483B2 JP3076483B2 JP19007393A JP19007393A JP3076483B2 JP 3076483 B2 JP3076483 B2 JP 3076483B2 JP 19007393 A JP19007393 A JP 19007393A JP 19007393 A JP19007393 A JP 19007393A JP 3076483 B2 JP3076483 B2 JP 3076483B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- wiring
- wiring portion
- conductive
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002184 metal Substances 0.000 title claims description 47
- 229910052751 metal Inorganic materials 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 239000010409 thin film Substances 0.000 title claims description 22
- 238000000034 method Methods 0.000 title description 19
- 239000000758 substrate Substances 0.000 claims description 33
- 238000000059 patterning Methods 0.000 claims description 26
- 239000010407 anodic oxide Substances 0.000 claims description 16
- 238000007743 anodising Methods 0.000 claims 3
- 238000009413 insulation Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 23
- 239000011521 glass Substances 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 3
- BMYNFMYTOJXKLE-UHFFFAOYSA-N 3-azaniumyl-2-hydroxypropanoate Chemical compound NCC(O)C(O)=O BMYNFMYTOJXKLE-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子回路等に使用され
ている金属配線基板及び素子、とりわけアクティブマト
リックス表示装置の金属配線基板の製造方法に関し、さ
らに詳しくは、液晶駆動を行う薄膜ダイオードアレイの
製造方法に関する。
ている金属配線基板及び素子、とりわけアクティブマト
リックス表示装置の金属配線基板の製造方法に関し、さ
らに詳しくは、液晶駆動を行う薄膜ダイオードアレイの
製造方法に関する。
【０００２】
【従来の技術】近年脚光を浴びている液晶表示装置に
は、大きく分けて単純マトリックス方式とアクティブマ
トリックス方式があり、中でもアクティブマトリックス
方式は、液晶の完全独立なスイッチングが可能であり、
大容量、高品質の表示が可能となり、その表示品位の高
さから、近年研究開発が盛んに行われている。アクティ
ブマトリックス方式には、主に２つの方式があり、１つ
は薄膜トランジスタ（以下ＴＦＴと略す）と呼ばれる素
子を用いたもの、もう１つは薄膜ダイオード（以下ＴＦ
Ｄと略す）と呼ばれる素子を用いたものであり、この２
つの素子のことをアクティブ素子と呼んでいる。このう
ちＴＦＤは、ＴＦＴと比べて表示品位は劣るものの、構
造が簡単なため、安価で大量生産に向いており、産業の
順調な発展が期待できる。
は、大きく分けて単純マトリックス方式とアクティブマ
トリックス方式があり、中でもアクティブマトリックス
方式は、液晶の完全独立なスイッチングが可能であり、
大容量、高品質の表示が可能となり、その表示品位の高
さから、近年研究開発が盛んに行われている。アクティ
ブマトリックス方式には、主に２つの方式があり、１つ
は薄膜トランジスタ（以下ＴＦＴと略す）と呼ばれる素
子を用いたもの、もう１つは薄膜ダイオード（以下ＴＦ
Ｄと略す）と呼ばれる素子を用いたものであり、この２
つの素子のことをアクティブ素子と呼んでいる。このう
ちＴＦＤは、ＴＦＴと比べて表示品位は劣るものの、構
造が簡単なため、安価で大量生産に向いており、産業の
順調な発展が期待できる。
【０００３】図１４及び図１５に従来のＴＦＤアレイの
一例を示す。このＴＦＤアレイ２７は、次のようにして
製作される。まず、ガラス基板２１上に、スパッタリン
グによりＴａを被着して、下部電極２２と下部配線部２
３を形成し、これらの表面を陽極酸化して、絶縁膜２４
を形成する。該絶縁膜２４は、Ｔａ2 Ｏ5 又はＳｉＮｘ
をスパッタリング又はＰ−ＣＶＤにより基板全面に形成
する場合もある。さらに、前記下部電極２２上の絶縁膜
２４に重なるように、Ａｌ、Ｔｉ、ＩＴＯ等の金属また
は、酸化物導電膜を配設して上部電極２５を形成し、該
上部電極２５に接するように、ガラス基板２１上にＩＴ
Ｏ等を被着して、透明の画素電極２６を形成している。
なお、前記上部電極２５が酸化物導電膜の場合には、該
上部電極２５をそのまま画素電極２６として使用する場
合もある。
一例を示す。このＴＦＤアレイ２７は、次のようにして
製作される。まず、ガラス基板２１上に、スパッタリン
グによりＴａを被着して、下部電極２２と下部配線部２
３を形成し、これらの表面を陽極酸化して、絶縁膜２４
を形成する。該絶縁膜２４は、Ｔａ2 Ｏ5 又はＳｉＮｘ
をスパッタリング又はＰ−ＣＶＤにより基板全面に形成
する場合もある。さらに、前記下部電極２２上の絶縁膜
２４に重なるように、Ａｌ、Ｔｉ、ＩＴＯ等の金属また
は、酸化物導電膜を配設して上部電極２５を形成し、該
上部電極２５に接するように、ガラス基板２１上にＩＴ
Ｏ等を被着して、透明の画素電極２６を形成している。
なお、前記上部電極２５が酸化物導電膜の場合には、該
上部電極２５をそのまま画素電極２６として使用する場
合もある。
【０００４】
【発明が解決しようとする課題】ＴＦＤを使用した液晶
表示装置の動作原理は、画像信号配線よりＴＦＤ素子を
介して入力される画像信号と、対向基板上に形成された
透明配線から入力される垂直走査信号により順次液晶に
電界をかけて、駆動させるというものである。
表示装置の動作原理は、画像信号配線よりＴＦＤ素子を
介して入力される画像信号と、対向基板上に形成された
透明配線から入力される垂直走査信号により順次液晶に
電界をかけて、駆動させるというものである。
【０００５】ＴＦＤ液晶表示素子のうち最も有名なもの
は、ＴＦＤ素子に陽極酸化により形成したＴａ2 Ｏ5 を
用いた、金属−絶縁膜−金属（以下ＭＩＭと略す）構造
のものである。このＭＩＭ素子は、電界をかけたときに
流れる電流の正負方向の対称性が比較的良く、均一性も
良好であることから、ＴＦＤ液晶表示素子のなかで唯一
商品化されている。
は、ＴＦＤ素子に陽極酸化により形成したＴａ2 Ｏ5 を
用いた、金属−絶縁膜−金属（以下ＭＩＭと略す）構造
のものである。このＭＩＭ素子は、電界をかけたときに
流れる電流の正負方向の対称性が比較的良く、均一性も
良好であることから、ＴＦＤ液晶表示素子のなかで唯一
商品化されている。
【０００６】しかし、素子を流れる電流の正負対称性は
まだ不完全で、フリッカや画像の焼き付きが生じ易く、
これらが残像等の原因になっている。この電流の対称性
を改早急開催善する手段として、２個のＭＩＭ素子を直
列逆方向に接続した、いわゆるバック・トゥ・バック構
造として使用する方法があるが、従来の方法（特公平３
−５０７２等）では、陽極酸化Ｔａ2 Ｏ5 膜を除去する
ためにドライエッチングを行わねばならず、そのために
スループットが低下し、コストが高くなっていた。
まだ不完全で、フリッカや画像の焼き付きが生じ易く、
これらが残像等の原因になっている。この電流の対称性
を改早急開催善する手段として、２個のＭＩＭ素子を直
列逆方向に接続した、いわゆるバック・トゥ・バック構
造として使用する方法があるが、従来の方法（特公平３
−５０７２等）では、陽極酸化Ｔａ2 Ｏ5 膜を除去する
ためにドライエッチングを行わねばならず、そのために
スループットが低下し、コストが高くなっていた。
【０００７】また、ドライエッチングを用いずに陽極酸
化膜を用いたバック・トゥ・バック構造のダイオードを
形成する方法も、すでに考案されている（特開平５−２
７２６９）。しかし、この方法は、配線部と接続部とＭ
ＩＭ素子部を同時に形成しているため、該接続部の膜厚
が、該配線部やＭＩＭ素子の膜厚と、全く同じ膜厚に形
成されており、該配線部とＭＩＭ素子部とを分離すると
きには、側面方向より陽極酸化を行う必要があるととも
に、高電圧をかけなければならず、そのときにレジスト
の剥離等が生じる恐れがある。また、陽極酸化膜の膜厚
には限界があり、配線部とＭＩＭ素子部との間の金属部
分を酸化させるには、その部分の線幅を１μｍ以下にし
なければならず、これはパターニング精度から見て非常
に困難であり実用化に適していなかった。
化膜を用いたバック・トゥ・バック構造のダイオードを
形成する方法も、すでに考案されている（特開平５−２
７２６９）。しかし、この方法は、配線部と接続部とＭ
ＩＭ素子部を同時に形成しているため、該接続部の膜厚
が、該配線部やＭＩＭ素子の膜厚と、全く同じ膜厚に形
成されており、該配線部とＭＩＭ素子部とを分離すると
きには、側面方向より陽極酸化を行う必要があるととも
に、高電圧をかけなければならず、そのときにレジスト
の剥離等が生じる恐れがある。また、陽極酸化膜の膜厚
には限界があり、配線部とＭＩＭ素子部との間の金属部
分を酸化させるには、その部分の線幅を１μｍ以下にし
なければならず、これはパターニング精度から見て非常
に困難であり実用化に適していなかった。
【０００８】本発明は、上記課題に鑑み、ドライエッチ
ング工程を使用することなく、簡単で実用的な陽極酸化
によるバック・トゥ・バック構造が可能な、金属配線基
板の製造方法および薄膜ダイオードアレイの製造方法を
提供することを目的としている。
ング工程を使用することなく、簡単で実用的な陽極酸化
によるバック・トゥ・バック構造が可能な、金属配線基
板の製造方法および薄膜ダイオードアレイの製造方法を
提供することを目的としている。
【０００９】
【課題を解決するための手段】本発明における金属配線
基板の製造方法は、基板上に配設された配線部と、該配
線部を覆うように形成された絶縁層とからなる金属配線
基板の製造方法において、第１の導電層を、配線部と、
該配線部とは分離されてなる島状導電部とにパターニン
グする工程と、第２の導電層を、前記第１の導電層に比
べて薄く形成するとともに、該第２の導電層を、少なく
とも前記配線部と前記島状導電部とが導通するようにパ
ターニングする工程と、少なくとも前記第２の導電層を
完全に陽極酸化し、前記配線部と前記島状導電部とを分
離絶縁させるとともに、該島状導電部の表面を完全に陽
極酸化絶縁層で覆う工程とを含有することを特徴として
いる。
基板の製造方法は、基板上に配設された配線部と、該配
線部を覆うように形成された絶縁層とからなる金属配線
基板の製造方法において、第１の導電層を、配線部と、
該配線部とは分離されてなる島状導電部とにパターニン
グする工程と、第２の導電層を、前記第１の導電層に比
べて薄く形成するとともに、該第２の導電層を、少なく
とも前記配線部と前記島状導電部とが導通するようにパ
ターニングする工程と、少なくとも前記第２の導電層を
完全に陽極酸化し、前記配線部と前記島状導電部とを分
離絶縁させるとともに、該島状導電部の表面を完全に陽
極酸化絶縁層で覆う工程とを含有することを特徴として
いる。
【００１０】また、本発明における金属配線基板の製造
方法は、基板上に配設された配線部と、該配線部を覆う
ように形成された絶縁層とからなる金属配線基板の製造
方法において、第１の導電層を、次工程により形成され
る第２の導電層に比べて薄く形成するとともに、該第１
の導電層を、第２の導電層により形成される配線部と島
状導電部とが導通するような位置にパターニングする工
程と、第２の導電層を、配線部と、該配線部とは分離さ
れてなる島状導電部とにパターニングする工程と、少な
くとも前記第１の導電層の露出部分を完全に陽極酸化
し、前記配線部と前記島状導電部とを分離絶縁させると
ともに、該島状導電部の表面を完全に陽極酸化絶縁層で
覆う工程とを含有することを特徴としている。
方法は、基板上に配設された配線部と、該配線部を覆う
ように形成された絶縁層とからなる金属配線基板の製造
方法において、第１の導電層を、次工程により形成され
る第２の導電層に比べて薄く形成するとともに、該第１
の導電層を、第２の導電層により形成される配線部と島
状導電部とが導通するような位置にパターニングする工
程と、第２の導電層を、配線部と、該配線部とは分離さ
れてなる島状導電部とにパターニングする工程と、少な
くとも前記第１の導電層の露出部分を完全に陽極酸化
し、前記配線部と前記島状導電部とを分離絶縁させると
ともに、該島状導電部の表面を完全に陽極酸化絶縁層で
覆う工程とを含有することを特徴としている。
【００１１】さらに、本発明における薄膜ダイオードア
レイの製造方法は、基板上に配設された、導電層−絶縁
層−導電層構造の薄膜ダイオードアレイの製造方法にお
いて、第１の導電層を、第１の配線部と、該第１の配線
部とは分離されてなるダイオード素子部とにパターニン
グする工程と、第２の導電層を、前記第１の導電層に比
べて薄く形成するとともに、該第２の導電層を、少なく
とも前記第１の配線部と前記ダイオード素子部とが導通
するようにパターニングする工程と、少なくとも前記第
２の導電層を完全に陽極酸化し、前記第１の配線部と前
記ダイオード素子部とを分離絶縁させるとともに、該ダ
イオード素子部の表面を完全に陽極酸化絶縁層で覆う工
程と、第３の導電層を、前記第１の配線部に対して平行
または垂直方向に形成される前記第２の配線部と、前記
ダイオード素子部の上部もしくは側面部に接続するダイ
オード電極とにパターニングする工程と、第４の導電層
を、ダイオード電極に接続する画素電極に、パターニン
グする工程とを含有することを特徴としている。
レイの製造方法は、基板上に配設された、導電層−絶縁
層−導電層構造の薄膜ダイオードアレイの製造方法にお
いて、第１の導電層を、第１の配線部と、該第１の配線
部とは分離されてなるダイオード素子部とにパターニン
グする工程と、第２の導電層を、前記第１の導電層に比
べて薄く形成するとともに、該第２の導電層を、少なく
とも前記第１の配線部と前記ダイオード素子部とが導通
するようにパターニングする工程と、少なくとも前記第
２の導電層を完全に陽極酸化し、前記第１の配線部と前
記ダイオード素子部とを分離絶縁させるとともに、該ダ
イオード素子部の表面を完全に陽極酸化絶縁層で覆う工
程と、第３の導電層を、前記第１の配線部に対して平行
または垂直方向に形成される前記第２の配線部と、前記
ダイオード素子部の上部もしくは側面部に接続するダイ
オード電極とにパターニングする工程と、第４の導電層
を、ダイオード電極に接続する画素電極に、パターニン
グする工程とを含有することを特徴としている。
【００１２】また、本発明における薄膜ダイオードアレ
イの製造方法は、基板上に配設された、導電層−絶縁層
−導電層構造の薄膜ダイオードアレイの製造方法におい
て、第１の導電層を、次工程により形成される第２の導
電層に比べて薄く形成するとともに、該第１の導電層
を、第２の導電層により形成される第１の配線部とダイ
オード素子部とが導通するような位置にパターニングす
る工程と、第２の導電層を、第１の配線部と、該第１の
配線部とは分離されてなるダイオード素子部とにパター
ニングする工程と、少なくとも前記第１の導電層の露出
部分を完全に陽極酸化し、前記第１の配線部と前記ダイ
オード素子部とを分離絶縁させるとともに、該ダイオー
ド素子部の表面を完全に陽極酸化絶縁層で覆う工程と、
第３の導電層を、前記第１の配線部に対して平行または
垂直方向に形成される前記第２の配線部と、前記ダイオ
ード素子部の上部もしくは側面部に接続するダイオード
電極とにパターニングする工程と、第４の導電層を、前
記ダイオード電極に接続する画素電極に、パターニング
する工程とを含有することを特徴としている。
イの製造方法は、基板上に配設された、導電層−絶縁層
−導電層構造の薄膜ダイオードアレイの製造方法におい
て、第１の導電層を、次工程により形成される第２の導
電層に比べて薄く形成するとともに、該第１の導電層
を、第２の導電層により形成される第１の配線部とダイ
オード素子部とが導通するような位置にパターニングす
る工程と、第２の導電層を、第１の配線部と、該第１の
配線部とは分離されてなるダイオード素子部とにパター
ニングする工程と、少なくとも前記第１の導電層の露出
部分を完全に陽極酸化し、前記第１の配線部と前記ダイ
オード素子部とを分離絶縁させるとともに、該ダイオー
ド素子部の表面を完全に陽極酸化絶縁層で覆う工程と、
第３の導電層を、前記第１の配線部に対して平行または
垂直方向に形成される前記第２の配線部と、前記ダイオ
ード素子部の上部もしくは側面部に接続するダイオード
電極とにパターニングする工程と、第４の導電層を、前
記ダイオード電極に接続する画素電極に、パターニング
する工程とを含有することを特徴としている。
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【作用】本発明における金属配線基板の製造方法および
薄膜ダイオードアレイの製造方法によれば、第１、第２
の導電層を順に成膜、パターニングし、さらに陽極酸化
を行うことにより、配線部と島状導電部との間の接続部
分を完全に絶縁膜とし、前記配線部と島状導電部とを分
離し、かつ該島状導電部を陽極酸化絶縁層によって完全
に覆っているため、正負対称性の良好なバック・トゥ・
バック構造のダイオードを形成することができる。
薄膜ダイオードアレイの製造方法によれば、第１、第２
の導電層を順に成膜、パターニングし、さらに陽極酸化
を行うことにより、配線部と島状導電部との間の接続部
分を完全に絶縁膜とし、前記配線部と島状導電部とを分
離し、かつ該島状導電部を陽極酸化絶縁層によって完全
に覆っているため、正負対称性の良好なバック・トゥ・
バック構造のダイオードを形成することができる。
【００２３】また、本発明は、配線部と島状導電部との
間の接続部を薄く形成していることを特徴としているた
め、配線部と島状導電部とを分離するときに、側面方向
より陽極酸化を行う必要がなく、また、パターニング精
度からみても、従来に比べて実用化が容易に可能となっ
ている。
間の接続部を薄く形成していることを特徴としているた
め、配線部と島状導電部とを分離するときに、側面方向
より陽極酸化を行う必要がなく、また、パターニング精
度からみても、従来に比べて実用化が容易に可能となっ
ている。
【００２４】さらに、本発明は、上述したように、ドラ
イエッチング工程を使用せずに、前記金属配線基板なら
びにバック・トゥ・バック構造のダイオードを形成する
ことが可能となっている。
イエッチング工程を使用せずに、前記金属配線基板なら
びにバック・トゥ・バック構造のダイオードを形成する
ことが可能となっている。
【００２５】そして、前記島状導電部は、容量素子また
は金属遮光膜などとして使用することも十分に可能とな
っている。
は金属遮光膜などとして使用することも十分に可能とな
っている。
【００２６】
（実施例１）以下、本発明における金属配線基板及びそ
の製造方法を、図面に基づいてより詳細に説明する。
の製造方法を、図面に基づいてより詳細に説明する。
【００２７】図１〜７は、本発明における金属配線基板
及びその製造方法の一実施例を示している。
及びその製造方法の一実施例を示している。
【００２８】図１は、本発明の金属配線基板の一実施例
を示す部分平面図、図２は、図１のＡ−Ａ線断面図であ
る。図１〜４において、１は、絶縁基板としてのガラス
基板、２は、ガラス基板を保護する絶縁膜である基板保
護膜、３及び４は、Ｔａ、Ａｌ、Ｃｒ等により形成した
配線部及び島状導電部、５は、Ｔａ、Ａｌ、Ｎｂ等の陽
極酸化可能な金属により、前記配線部３及び前記島状導
電部４の間に形成した接続部、６は、陽極酸化により前
記配線部３及び前記島状導電部４の、表面及び接続部５
に形成した陽極酸化絶縁層である。
を示す部分平面図、図２は、図１のＡ−Ａ線断面図であ
る。図１〜４において、１は、絶縁基板としてのガラス
基板、２は、ガラス基板を保護する絶縁膜である基板保
護膜、３及び４は、Ｔａ、Ａｌ、Ｃｒ等により形成した
配線部及び島状導電部、５は、Ｔａ、Ａｌ、Ｎｂ等の陽
極酸化可能な金属により、前記配線部３及び前記島状導
電部４の間に形成した接続部、６は、陽極酸化により前
記配線部３及び前記島状導電部４の、表面及び接続部５
に形成した陽極酸化絶縁層である。
【００２９】上記構成による金属配線基板の製造方法に
ついて、図３及び図４を参照しながら説明する。まず、
ガラス基板１上に基板保護膜２としてＴａ2 Ｏ5 膜を５
０００オングストロームの厚さで形成し、さらにスパッ
タ法等により第１の導電層であるＴａを３０００オング
ストロームの厚さで被着形成した後、パターニングし、
フッ硝酸によりウエットエッチングして、配線部３及び
島状導電部４を形成する。
ついて、図３及び図４を参照しながら説明する。まず、
ガラス基板１上に基板保護膜２としてＴａ2 Ｏ5 膜を５
０００オングストロームの厚さで形成し、さらにスパッ
タ法等により第１の導電層であるＴａを３０００オング
ストロームの厚さで被着形成した後、パターニングし、
フッ硝酸によりウエットエッチングして、配線部３及び
島状導電部４を形成する。
【００３０】そして、第２の導電層であるＡｌを２００
オングストロームの厚さで被着形成した後、パターニン
グし、リン酸もしくはその混酸でエッチングして、配線
部３及び島状導電部４を導通させるための接続部５を形
成する。
オングストロームの厚さで被着形成した後、パターニン
グし、リン酸もしくはその混酸でエッチングして、配線
部３及び島状導電部４を導通させるための接続部５を形
成する。
【００３１】ここで、図５（ａ）、（ｂ）の様に、第２
の導電層である接続部５が、配線部３及び島状導電部４
を完全に覆うように形成する場合もある。これは、第１
の導電層である配線部３及び島状導電部４が、陽極酸化
可能な金属で形成されていない場合でも、用いることが
できる。
の導電層である接続部５が、配線部３及び島状導電部４
を完全に覆うように形成する場合もある。これは、第１
の導電層である配線部３及び島状導電部４が、陽極酸化
可能な金属で形成されていない場合でも、用いることが
できる。
【００３２】その後、前記第１、第２の導電層を陽極酸
化して、接続部５を完全に陽極酸化絶縁層６に変化さ
せ、かつ配線部３及び島状導電部４の表面も、陽極酸化
絶縁層６で覆う。これによって配線部３と島状導電部４
とは、絶縁分離されることになる。
化して、接続部５を完全に陽極酸化絶縁層６に変化さ
せ、かつ配線部３及び島状導電部４の表面も、陽極酸化
絶縁層６で覆う。これによって配線部３と島状導電部４
とは、絶縁分離されることになる。
【００３３】このとき、島状導電部４を覆う陽極酸化絶
縁層６は、接続部５が完全に陽極酸化され、配線部３と
分離されると同時に成長が止まる。つまり、島状導電部
４を覆う陽極酸化絶縁層６の凹部膜厚は、第２の導電層
である接続部５の膜厚によって制御されるわけである。
縁層６は、接続部５が完全に陽極酸化され、配線部３と
分離されると同時に成長が止まる。つまり、島状導電部
４を覆う陽極酸化絶縁層６の凹部膜厚は、第２の導電層
である接続部５の膜厚によって制御されるわけである。
【００３４】また、配線部３を覆う部分の陽極酸化絶縁
層６は、陽極酸化電圧及び時間によって必要とする厚さ
に形成することができる。
層６は、陽極酸化電圧及び時間によって必要とする厚さ
に形成することができる。
【００３５】次に、上記構成による別の金属配線基板の
製造方法について、図６及び図７を参照しながら説明す
る。
製造方法について、図６及び図７を参照しながら説明す
る。
【００３６】まず、ガラス基板１上に基板保護膜２とし
てＴａ2 Ｏ5 膜を５０００オングストロームの厚さで形
成し、さらにスパッタ法等により第１の導電層であるＡ
ｌを２００オングストロームの厚さで被着形成した後、
パターニングし、フッ硝酸によりウエットエッチングし
て、接続部５を形成する。
てＴａ2 Ｏ5 膜を５０００オングストロームの厚さで形
成し、さらにスパッタ法等により第１の導電層であるＡ
ｌを２００オングストロームの厚さで被着形成した後、
パターニングし、フッ硝酸によりウエットエッチングし
て、接続部５を形成する。
【００３７】そして、第２の導電層であるＴａを３００
０オングストロームの厚さで被着形成した後、パターニ
ングし、リン酸もしくはその混酸でエッチングして、接
合部５により導通するように、配線部３及び島状導電部
４を形成する。その後、前記第１、第２の導電層を陽極
酸化して、接続部５を完全に陽極酸化絶縁層６に変化さ
せ、かつ配線部３及び島状導電部４の表面も、陽極酸化
絶縁層６で覆う。これによって配線部３と島状導電部４
とは、絶縁分離されることになる。
０オングストロームの厚さで被着形成した後、パターニ
ングし、リン酸もしくはその混酸でエッチングして、接
合部５により導通するように、配線部３及び島状導電部
４を形成する。その後、前記第１、第２の導電層を陽極
酸化して、接続部５を完全に陽極酸化絶縁層６に変化さ
せ、かつ配線部３及び島状導電部４の表面も、陽極酸化
絶縁層６で覆う。これによって配線部３と島状導電部４
とは、絶縁分離されることになる。
【００３８】このとき、島状導電部４を覆う陽極酸化絶
縁層６は、接続部５が完全に陽極酸化され、配線部３と
分離されると同時に成長が止まる。つまり、島状導電部
４を覆う陽極酸化絶縁層６の膜厚は、第２の導電層であ
る接続部５の膜厚によって制御されるわけである。
縁層６は、接続部５が完全に陽極酸化され、配線部３と
分離されると同時に成長が止まる。つまり、島状導電部
４を覆う陽極酸化絶縁層６の膜厚は、第２の導電層であ
る接続部５の膜厚によって制御されるわけである。
【００３９】また、配線部３を覆う部分の陽極酸化絶縁
層６は、陽極酸化電圧及び時間によって必要とする厚さ
に形成することができる。
層６は、陽極酸化電圧及び時間によって必要とする厚さ
に形成することができる。
【００４０】上述のようにして形成した金属配線基板
を、後述のようなＴＦＤアレイに用いる場合には、前記
島状導電部４を覆う陽極酸化絶縁層６は、Ｔａ2 Ｏ5 で
ある場合が最も良好な特性が得られるため、前記第１、
第２の導電層の材料は、少なくともいずれか一方がＴａ
であり、島状導電部４を覆う陽極酸化絶縁層６が、Ｔａ
2 Ｏ5 となるように形成するのが良い。
を、後述のようなＴＦＤアレイに用いる場合には、前記
島状導電部４を覆う陽極酸化絶縁層６は、Ｔａ2 Ｏ5 で
ある場合が最も良好な特性が得られるため、前記第１、
第２の導電層の材料は、少なくともいずれか一方がＴａ
であり、島状導電部４を覆う陽極酸化絶縁層６が、Ｔａ
2 Ｏ5 となるように形成するのが良い。
【００４１】以上、本発明の実施例について具体的に説
明したが、本発明の金属配線基板は、上記実施例に限定
されるものではなく、また、その製造方法についても、
上記実施例に限定されるものではない。
明したが、本発明の金属配線基板は、上記実施例に限定
されるものではなく、また、その製造方法についても、
上記実施例に限定されるものではない。
【００４２】（実施例２）実施例１の製造方法によって
形成された金属配線基板を用いて、ＴＦＤを作製するこ
とができる。ここで、前記配線部３及び島状導電部４
は、ＴＦＤにおいては、第１の配線部３及びダイオード
素子部４と書き表される。
形成された金属配線基板を用いて、ＴＦＤを作製するこ
とができる。ここで、前記配線部３及び島状導電部４
は、ＴＦＤにおいては、第１の配線部３及びダイオード
素子部４と書き表される。
【００４３】図８〜図１３は、本発明の製造方法によっ
て形成された金属配線基板を用いたＴＦＤアレイの製造
方法の一実施例である。
て形成された金属配線基板を用いたＴＦＤアレイの製造
方法の一実施例である。
【００４４】図８は、本発明のＴＦＤアレイの一実施例
を示す部分平面図、図９は、図８のＢ−Ｂ線断面図であ
る。
を示す部分平面図、図９は、図８のＢ−Ｂ線断面図であ
る。
【００４５】図８、図９において、１０は、ＴＦＤ、１
は、絶縁基板としてのガラス基板、２は、ガラス基板を
保護する絶縁膜である基板保護膜、３及び４は、Ｔａ、
Ａｌ、Ｃｒ等により形成した第１の配線部及びダイオー
ド素子部、５は、Ｔａ、Ａｌ、Ｎｂ等の陽極酸化可能な
金属により、前記第１の配線部３及び前記ダイオード素
子部４の間に形成した接続部、６は、陽極酸化により前
記第１の配線部３及び前記ダイオード素子部４の、表面
及び接続部５に形成した陽極酸化絶縁層、７及び８は、
Ａｌ、Ｔｉ、Ｍｏ、ＩＴＯ等により形成した第２の配線
部及びダイオード電極、９は、画素電極である。
は、絶縁基板としてのガラス基板、２は、ガラス基板を
保護する絶縁膜である基板保護膜、３及び４は、Ｔａ、
Ａｌ、Ｃｒ等により形成した第１の配線部及びダイオー
ド素子部、５は、Ｔａ、Ａｌ、Ｎｂ等の陽極酸化可能な
金属により、前記第１の配線部３及び前記ダイオード素
子部４の間に形成した接続部、６は、陽極酸化により前
記第１の配線部３及び前記ダイオード素子部４の、表面
及び接続部５に形成した陽極酸化絶縁層、７及び８は、
Ａｌ、Ｔｉ、Ｍｏ、ＩＴＯ等により形成した第２の配線
部及びダイオード電極、９は、画素電極である。
【００４６】上記構成によるＴＦＤの製造方法につい
て、図１０及び図１１を参照しながら説明するが、この
ＴＦＤ１０は、実施例１で作製した金属配線基板（図３
（ｃ）、図４（ｃ）、図６（ｃ）、図７（ｃ））に連続
して作製する。
て、図１０及び図１１を参照しながら説明するが、この
ＴＦＤ１０は、実施例１で作製した金属配線基板（図３
（ｃ）、図４（ｃ）、図６（ｃ）、図７（ｃ））に連続
して作製する。
【００４７】まず、実施例１の方法によって形成した金
属配線基板上に、第３の導電層であるＡｌを２０００オ
ングストロームの厚さで被着形成した後、パターニング
し、リン酸もしくはその混酸でエッチングして、第２の
配線部７及びダイオード電極８を形成する。前記第２の
配線部７は、前記第１の配線部３に対して平行に配設す
る。
属配線基板上に、第３の導電層であるＡｌを２０００オ
ングストロームの厚さで被着形成した後、パターニング
し、リン酸もしくはその混酸でエッチングして、第２の
配線部７及びダイオード電極８を形成する。前記第２の
配線部７は、前記第１の配線部３に対して平行に配設す
る。
【００４８】こうしてできたＴＦＤ素子は、バック・ト
ゥ・バック接合をしているため、第３の導電膜の材質に
とらわれることなく、電流の正負特性が対称なＴＦＤ素
子が形成できるのである。
ゥ・バック接合をしているため、第３の導電膜の材質に
とらわれることなく、電流の正負特性が対称なＴＦＤ素
子が形成できるのである。
【００４９】このとき、第２の配線部７と第１の配線部
３とをたとえば端子部において接続すると、配線抵抗の
減少がはかれるだけでなく、配線の断線に対しても構造
的に強いものとなっている。
３とをたとえば端子部において接続すると、配線抵抗の
減少がはかれるだけでなく、配線の断線に対しても構造
的に強いものとなっている。
【００５０】その後、第４の導電層としてＩＴＯを１０
００オングストロームの厚さで被着形成した後、パター
ニングし、臭化水素酸によりエッチングして、画素電極
９を形成する。
００オングストロームの厚さで被着形成した後、パター
ニングし、臭化水素酸によりエッチングして、画素電極
９を形成する。
【００５１】また、液晶の電荷保持のために、画素ごと
に補助容量素子１１を形成することがあるが、その場合
も工程数を増やさずに、作製することができる。
に補助容量素子１１を形成することがあるが、その場合
も工程数を増やさずに、作製することができる。
【００５２】補助容量素子１１を形成する場合につい
て、図１２及び図１３を参照しながら述べる。
て、図１２及び図１３を参照しながら述べる。
【００５３】図１２は、本発明によるＴＦＤアレイの一
実施例を示す部分平面図、図１３は、図１２中の補助容
量素子１１の断面図である。
実施例を示す部分平面図、図１３は、図１２中の補助容
量素子１１の断面図である。
【００５４】まず、実施例１の方法によって形成した金
属配線基板上に、第３の導電層であるＡｌを２０００オ
ングストロームの厚さで被着形成した後、パターニング
し、リン酸もしくはその混酸によりエッチングして、第
２の配線部７及びダイオード電極８を形成する。前記第
２の配線部７は、前記第１の配線部３に対して垂直方向
に配設する。
属配線基板上に、第３の導電層であるＡｌを２０００オ
ングストロームの厚さで被着形成した後、パターニング
し、リン酸もしくはその混酸によりエッチングして、第
２の配線部７及びダイオード電極８を形成する。前記第
２の配線部７は、前記第１の配線部３に対して垂直方向
に配設する。
【００５５】こうしてできたＴＦＤ素子は、バック・ト
ゥ・バック接合をしているため、第３の導電層の材質に
とらわれることなく、電流の正負特性が対称なＴＦＤ素
子が形成できるのである。
ゥ・バック接合をしているため、第３の導電層の材質に
とらわれることなく、電流の正負特性が対称なＴＦＤ素
子が形成できるのである。
【００５６】このとき、第２の配線部７は画像信号配
線、第１の配線部３は容量配線として使用される。
線、第１の配線部３は容量配線として使用される。
【００５７】その後、第４の導電層としてＩＴＯを１０
００オングストロームの厚さで被着形成した後、パター
ニングし、臭化水素酸によりエッチングして、画素電極
９を形成する。
００オングストロームの厚さで被着形成した後、パター
ニングし、臭化水素酸によりエッチングして、画素電極
９を形成する。
【００５８】このとき、画素電極９と第１の配線部３が
重なる部分が補助容量素子１１なる。
重なる部分が補助容量素子１１なる。
【００５９】上記実施例において、第３の導電層と第４
の導電層とは、互いに同一の物質であってもよく、ま
た、その場合は、第２の配線部７、ダイオード電極８及
び画素電極９を一度にパターニングできるため、工程数
が減少し、より安価なＴＦＤパネルを製造することがで
きる。
の導電層とは、互いに同一の物質であってもよく、ま
た、その場合は、第２の配線部７、ダイオード電極８及
び画素電極９を一度にパターニングできるため、工程数
が減少し、より安価なＴＦＤパネルを製造することがで
きる。
【００６０】以上、本発明の実施例について具体的に説
明したが、本発明の金属配線基板及び薄膜ダイオードア
レイは、上記実施例に限定されるものではなく、また、
その製造方法についても、上記実施例に限定されるもの
ではないのは、いうまでもない。
明したが、本発明の金属配線基板及び薄膜ダイオードア
レイは、上記実施例に限定されるものではなく、また、
その製造方法についても、上記実施例に限定されるもの
ではないのは、いうまでもない。
【００６１】
【発明の効果】以上の説明からも明らかなように、本発
明の金属配線基板の製造方法および薄膜ダイオードアレ
イの製造方法によれば、第１、第２の導電層を順に成
膜、パターニングし、さらに陽極酸化を行い、配線部と
島状導電部との間の金属部分を完全に絶縁膜とし、前記
配線部と島状導電部とを分離し、かつ該島状導電部を陽
極酸化絶縁層によって完全に覆っているため、配線と分
離された素子を形成することが可能となり、対称性の良
好なバック・トゥ・バック構造のダイオードを形成する
ことができるとともに、高品質で安価な液晶表示装置を
作製することができる。
明の金属配線基板の製造方法および薄膜ダイオードアレ
イの製造方法によれば、第１、第２の導電層を順に成
膜、パターニングし、さらに陽極酸化を行い、配線部と
島状導電部との間の金属部分を完全に絶縁膜とし、前記
配線部と島状導電部とを分離し、かつ該島状導電部を陽
極酸化絶縁層によって完全に覆っているため、配線と分
離された素子を形成することが可能となり、対称性の良
好なバック・トゥ・バック構造のダイオードを形成する
ことができるとともに、高品質で安価な液晶表示装置を
作製することができる。
【００６２】また、配線部と島状導電部との間の接続部
を薄く形成していることを特徴としているため、配線部
と島状導電部とを分離するときに、側面方向より陽極酸
化を行う必要がなく、また、パターニング精度からみて
も、従来に比べて実用化が容易に可能となっている。
を薄く形成していることを特徴としているため、配線部
と島状導電部とを分離するときに、側面方向より陽極酸
化を行う必要がなく、また、パターニング精度からみて
も、従来に比べて実用化が容易に可能となっている。
【００６３】さらに、本発明は、上述したように、ドラ
イエッチング工程を使用せずに、前記金属配線基板なら
びにバック・トゥ・バック構造のダイオードを形成する
ことが可能となっている。
イエッチング工程を使用せずに、前記金属配線基板なら
びにバック・トゥ・バック構造のダイオードを形成する
ことが可能となっている。
【００６４】そして、前記島状導電部は、容量素子また
は金属遮光膜などとして使用することも十分に可能であ
る。
は金属遮光膜などとして使用することも十分に可能であ
る。
【図１】図１は、本発明の金属配線基板の一実施例を示
す部分平面図である。
す部分平面図である。
【図２】図２は、図１のＡ−Ａ線における断面図であ
る。
る。
【図３】図３は、本発明の金属配線基板及びその製造方
法の一実施例を示す部分平面図である。
法の一実施例を示す部分平面図である。
【図４】図４は、本発明の金属配線基板及びその製造方
法の一実施例を示す断面図である。
法の一実施例を示す断面図である。
【図５】図５は、本発明の金属配線基板及びその製造方
法の一実施例を示す部分平面図及び断面図である。
法の一実施例を示す部分平面図及び断面図である。
【図６】図６は、本発明の金属配線基板及びその製造方
法の一実施例を示す部分平面図である。
法の一実施例を示す部分平面図である。
【図７】図７は、本発明の金属配線基板及びその製造方
法の一実施例を示す断面図である。
法の一実施例を示す断面図である。
【図８】図８は、本発明の金属配線基板上における薄膜
ダイオードアレイの一実施例を示す部分平面図である。
ダイオードアレイの一実施例を示す部分平面図である。
【図９】図９は、図８のＢ−Ｂ線における断面図であ
る。
る。
【図１０】図１０は、本発明の金属配線基板上における
薄膜ダイオードアレイの製造方法の一実施例を示す部分
平面図である。
薄膜ダイオードアレイの製造方法の一実施例を示す部分
平面図である。
【図１１】図１１は、本発明の金属配線基板上における
薄膜ダイオードアレイの製造方法の一実施例を示す断面
図である。
薄膜ダイオードアレイの製造方法の一実施例を示す断面
図である。
【図１２】図１２は、本発明の金属配線基板上における
薄膜ダイオードアレイの製造方法の一実施例を示す部分
平面図である。
薄膜ダイオードアレイの製造方法の一実施例を示す部分
平面図である。
【図１３】図１３は、本発明の金属配線基板上における
薄膜ダイオードアレイの製造方法の一実施例を示す断面
図である。
薄膜ダイオードアレイの製造方法の一実施例を示す断面
図である。
【図１４】図１４は、従来の薄膜ダイオードアレイを示
す部分平面図である。
す部分平面図である。
【図１５】図１５は、図１４のＣ−Ｃ線における断面図
である。
である。
１ ガラス基板 ２ 基板保護膜 ３ 配線部または第１の配線部 ４ 島状導電部またはダイオード素子部 ５ 接続部 ６ 陽極酸化絶縁層 ７ 第２の配線部 ８ ダイオード電極 ９ 画素電極 １０ ＴＦＤ １１ 容量素子 ２１ ガラス基板 ２２ 下部電極 ２３ 下部配線部 ２４ 絶縁膜 ２５ 上部電極 ２６ 画素電極 ２７ ＴＦＤアレイ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1362 H01L 49/02
Claims (4)
- 【請求項１】 基板上に配設された配線部と、該配線部
を覆うように形成された絶縁層とからなる金属配線基板
の製造方法において、 第１の導電層を、配線部と、該配線部とは分離されてな
る島状導電部とにパターニングする工程と、 第２の導電層を、前記第１の導電層に比べて薄く形成す
るとともに、該第２の導電層を、少なくとも前記配線部
と前記島状導電部とが導通するようにパターニングする
工程と、 少なくとも前記第２の導電層を完全に陽極酸化し、前記
配線部と前記島状導電部とを分離絶縁させるとともに、
該島状導電部の表面を完全に陽極酸化絶縁層で覆う工程
とを含有することを特徴とする金属配線基板の製造方
法。 - 【請求項２】 基板上に配設された配線部と、該配線部
を覆うように形成された絶縁層とからなる金属配線基板
の製造方法において、 第１の導電層を、次工程により形成される第２の導電層
に比べて薄く形成するとともに、該第１の導電層を、第
２の導電層により形成される配線部と島状導電部とが導
通するような位置にパターニングする工程と、 第２の導電層を、配線部と、該配線部とは分離されてな
る島状導電部とにパターニングする工程と、 少なくとも前記第１の導電層の露出部分を完全に陽極酸
化し、前記配線部と前記島状導電部とを分離絶縁させる
とともに、該島状導電部の表面を完全に陽極酸化絶縁層
で覆う工程とを含有することを特徴とする金属配線基板
の製造方法。 - 【請求項３】 基板上に配設された、導電層−絶縁層−
導電層構造の薄膜ダイオードアレイの製造方法におい
て、 第１の導電層を、第１の配線部と、該第１の配線部とは
分離されてなるダイオード素子部とにパターニングする
工程と、 第２の導電層を、前記第１の導電層に比べて薄く形成す
るとともに、該第２の導電層を、少なくとも前記第１の
配線部と前記ダイオード素子部とが導通するようにパタ
ーニングする工程と、 少なくとも前記第２の導電層を完全に陽極酸化し、前記
第１の配線部と前記ダ イオード素子部とを分離絶縁させ
るとともに、該ダイオード素子部の表面を完全に陽極酸
化絶縁層で覆う工程と、 第３の導電層を、前記第１の配線部に対して平行または
垂直方向に形成される前記第２の配線部と、前記ダイオ
ード素子部の上部もしくは側面部に接続するダイオード
電極とにパターニングする工程と、 第４の導電層を、ダイオード電極に接続する画素電極
に、パターニングする工程とを含有することを特徴とす
る薄膜ダイオードアレイの製造方法。 - 【請求項４】 基板上に配設された、導電層−絶縁層−
導電層構造の薄膜ダイオードアレイの製造方法におい
て、 第１の導電層を、次工程により形成される第２の導電層
に比べて薄く形成するとともに、該第１の導電層を、第
２の導電層により形成される第１の配線部とダイオード
素子部とが導通するような位置にパターニングする工程
と、 第２の導電層を、第１の配線部と、該第１の配線部とは
分離されてなるダイオード素子部とにパターニングする
工程と、 少なくとも前記第１の導電層の露出部分を完全に陽極酸
化し、前記第１の配線部と前記ダイオード素子部とを分
離絶縁させるとともに、該ダイオード素子部の表面を完
全に陽極酸化絶縁層で覆う工程と、 第３の導電層を、前記第１の配線部に対して平行または
垂直方向に形成される前記第２の配線部と、前記ダイオ
ード素子部の上部もしくは側面部に接続するダイオード
電極とにパターニングする工程と、 第４の導電層を、前記ダイオード電極に接続する画素電
極に、パターニングする工程とを含有することを特徴と
する薄膜ダイオードアレイの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19007393A JP3076483B2 (ja) | 1993-07-30 | 1993-07-30 | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 |
| US08/283,227 US5478971A (en) | 1993-07-30 | 1994-07-29 | Metallic circuit board and thin film diode array and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19007393A JP3076483B2 (ja) | 1993-07-30 | 1993-07-30 | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0743748A JPH0743748A (ja) | 1995-02-14 |
| JP3076483B2 true JP3076483B2 (ja) | 2000-08-14 |
Family
ID=16251915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19007393A Expired - Fee Related JP3076483B2 (ja) | 1993-07-30 | 1993-07-30 | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5478971A (ja) |
| JP (1) | JP3076483B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101957727B1 (ko) * | 2017-08-21 | 2019-03-15 | 피디아이주식회사 | Led 비상구 위치 표시등 |
| KR101958104B1 (ko) * | 2017-08-16 | 2019-07-04 | 임선택 | Led 비상구 위치 표시등 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3208268B2 (ja) * | 1994-12-28 | 2001-09-10 | シャープ株式会社 | 反射型液晶表示装置 |
| JP5197156B2 (ja) * | 2007-06-19 | 2013-05-15 | キヤノン株式会社 | 配線基板 |
| US8017514B2 (en) | 2008-05-05 | 2011-09-13 | International Business Machines Corporation | Optically transparent wires for secure circuits and methods of making same |
| JP6797042B2 (ja) * | 2017-02-02 | 2020-12-09 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4800345A (en) * | 1988-02-09 | 1989-01-24 | Pacific Monolithics | Spiral hybrid coupler |
| US5227663A (en) * | 1989-12-19 | 1993-07-13 | Lsi Logic Corporation | Integral dam and heat sink for semiconductor device assembly |
| US5226841A (en) * | 1989-12-23 | 1993-07-13 | Thoerner Wolfgang B | Clamping device for making an electrical connection |
| JP3041092B2 (ja) * | 1991-07-18 | 2000-05-15 | シチズン時計株式会社 | Ｍｉｍ素子およびその製造方法 |
| JP3392440B2 (ja) * | 1991-12-09 | 2003-03-31 | 株式会社東芝 | 多層導体層構造デバイス |
-
1993
- 1993-07-30 JP JP19007393A patent/JP3076483B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-29 US US08/283,227 patent/US5478971A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101958104B1 (ko) * | 2017-08-16 | 2019-07-04 | 임선택 | Led 비상구 위치 표시등 |
| KR101957727B1 (ko) * | 2017-08-21 | 2019-03-15 | 피디아이주식회사 | Led 비상구 위치 표시등 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0743748A (ja) | 1995-02-14 |
| US5478971A (en) | 1995-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003741B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP3076483B2 (ja) | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0580650B2 (ja) | ||
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JP3094610B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| TWI247158B (en) | Liquid crystal display device and its manufacturing method | |
| JPH01120068A (ja) | 薄膜トランジスタ | |
| JP3175225B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3536762B2 (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| JP2000035592A (ja) | 液晶表示装置 | |
| JPH09260675A (ja) | 薄膜トランジスタおよび薄膜トランジスタ基板 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JPS6050963A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0340511B2 (ja) | ||
| JP3006990B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2005157016A (ja) | 液晶表示装置とその製造方法 | |
| JPH06265933A (ja) | 液晶表示装置及びその製造方法 | |
| JP2664814B2 (ja) | アクティブマトリクス表示装置 | |
| JP3104356B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JPH0475034A (ja) | アクティブマトリクス表示装置及びその製造方法 | |
| JP2002076363A (ja) | 液晶表示装置 | |
| JPH0682823A (ja) | 論理・駆動回路およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |