JP3070191B2 - IC memory card - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、メモリＬＳＩチップを
多数個内蔵したＩＣメモリカードに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC memory card containing a large number of memory LSI chips.

【０００２】[0002]

【従来の技術】ＩＣメモリカードは、ＲＡＭ，ＲＯＭな
どのメモリＬＳＩを内蔵した携帯型情報記憶装置として
多方面で利用されている。近年その用途の拡大に伴い、
記憶容量の大きい、すなわち大容量のＩＣメモリカード
が強く要望されるようになってきた。このような大容量
のＩＣメモリカードにおいては、多数個のメモリＬＳＩ
を一定面積のプリント配線板に高密度に実装しなければ
ならない。2. Description of the Related Art An IC memory card is widely used as a portable information storage device incorporating a memory LSI such as a RAM and a ROM. In recent years, with the expansion of its use,
An IC memory card having a large storage capacity, that is, a large capacity has been strongly demanded. In such a large-capacity IC memory card, a large number of memory LSIs are required.
Must be densely mounted on a printed wiring board having a fixed area.

【０００３】ところで、メモリＬＳＩの高密度な実装方
法としては、メモリＬＳＩのベアチップの電極に、いわ
ゆるフィルムキャリア方式で導体リードを接合し、前記
メモリＬＳＩチップをプリント配線板に平面的に並べて
実装する方法が効果的とされている。以下図面を参照し
ながら、フィルムキャリア方式により多数のメモリＬＳ
Ｉをプリント配線板に実装した、従来のＩＣメモリカー
ドの構造について説明する。As a high-density mounting method of a memory LSI, conductor leads are joined to electrodes of a bare chip of the memory LSI by a so-called film carrier method, and the memory LSI chips are mounted on a printed wiring board in a plane. The method is effective. Referring to the drawings, a large number of memories LS by a film carrier method will be described below.
The structure of a conventional IC memory card in which I is mounted on a printed wiring board will be described.

【０００４】図５は従来のＩＣメモリカードを示す断面
図である。図５において、３１はケースでプリント配線
板３２を収納している。プリント配線板３２には導体配
線３３が形成されている。３４，３４′はメモリＬＳＩ
チップで、プリント配線板３２に平面的に配置されてい
る。メモリＬＳＩチップ３４の電極３５には、フィルム
キャリア方式により金属突起３６を介して、導体リード
３７の一端部３７ａが接合されている。導体リード３７
の他端部３７ｂは、プリント配線板３２の導体配線３３
に接合されている。このようにベアチップを使用してい
るので、プリント配線板でのメモリＬＳＩの占有面積は
比較的小さいものである。FIG. 5 is a sectional view showing a conventional IC memory card. In FIG. 5, reference numeral 31 denotes a case in which a printed wiring board 32 is housed. Conductive wiring 33 is formed on the printed wiring board 32. 34, 34 'are memory LSIs
The chips are arranged on the printed wiring board 32 in a planar manner. One end 37a of a conductor lead 37 is joined to an electrode 35 of the memory LSI chip 34 via a metal projection 36 by a film carrier method. Conductor lead 37
The other end 37b of the printed wiring board 32
Is joined to. Since the bare chip is used as described above, the area occupied by the memory LSI on the printed wiring board is relatively small.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら上記従来
の構成では、メモリＬＳＩチップがプリント配線板に平
面的に配置されているので、メモリＬＳＩチップの数が
多くなるとその占有面積も拡大する。従って一定の面積
を有するプリント配線板に対し、実装できるメモリＬＳ
Ｉチップの数には自ずと限界があった。またメモリＬＳ
Ｉチップの数が増えると、メモリＬＳＩチップの電極に
接合された導体リード間を電気的に接続するプリント配
線板の導体配線の距離が長くなって、配線スペースが増
えるので、信号の伝達速度も遅くなるという課題を有し
ていた。However, in the above-described conventional configuration, since the memory LSI chips are arranged in a plane on the printed wiring board, the occupied area increases as the number of memory LSI chips increases. Therefore, a memory LS that can be mounted on a printed wiring board having a certain area
The number of I chips was naturally limited. Also, the memory LS
As the number of I chips increases, the distance of the conductor wiring of the printed wiring board for electrically connecting the conductor leads bonded to the electrodes of the memory LSI chip increases, and the wiring space increases, so that the signal transmission speed also increases. There was a problem of being slow.

【０００６】本発明は上記従来の課題を解決するもの
で、メモリＬＳＩの実装密度を飛躍的に高めて大容量化
を実現し、また配線スペースを大幅に減少して信号伝達
の高速化を実現し、さらに、導体リードの変形や位置ず
れを防止して組立て工程を容易にすると共に、導体リー
ドと導体配線との接合を確実にして、信頼性の高いＩＣ
メモリカードを実現することを目的としている。SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems, and achieves a large capacity by dramatically increasing the mounting density of a memory LSI, and realizes a high-speed signal transmission by drastically reducing a wiring space. In addition, the conductor leads are prevented from being deformed or displaced, thereby facilitating the assembling process, and the connection between the conductor leads and the conductor wiring is ensured, thereby providing a highly reliable IC.
The purpose is to realize a memory card.

【０００７】[0007]

【課題を解決するための手段】上記の目的を達成するた
めに本発明のＩＣメモリカードは、フィルムキャリア方
式によってメモリＬＳＩチップの電極に導体リードの一
端部を接合し、導体リードの中間部および他端部は絶縁
フィルムで連結し、前記メモリＬＳＩチップをプリント
配線板に複数個積層し、共通電極に接続した導体リード
を重ね合わせて導体配線に接合すると共に、積層した最
下層段の導体リードのはんだメッキ層厚さを上層段の導
体リードのはんだメッキ層厚さより厚くした構成であ
る。In order to achieve the above object, an IC memory card according to the present invention has one end of a conductor lead joined to an electrode of a memory LSI chip by a film carrier method, and an intermediate portion of the conductor lead and The other end is connected by an insulating film, a plurality of the memory LSI chips are stacked on a printed wiring board, the conductor leads connected to the common electrode are overlapped and joined to the conductor wiring, and the lowermost layered conductor leads are stacked. Is thicker than the solder plating layer of the upper-layer conductor lead.

【０００８】[0008]

【作用】この構成によって、限られた面積のプリント配
線板に多数のメモリＬＳＩチップを搭載して大容量化を
実現し、積層した各チップ間の共通電極の導体リードを
直接接合しているので、配線スペースが減少して信号伝
達の高速化を実現し、また、導体リードの変形や位置ず
れを少なくして組立て工程を容易にし、さらに、最下層
段の導体リードのはんだメッキ層厚さは厚いので導体配
線との接合が確実となり、上層段の導体リードのはんだ
メッキ層厚さは薄いので、はんだ付け時に隣接リード間
ではんだが接触してしまういわゆるはんだブリッジを防
止できるなど、信頼性の高いＩＣメモリカードを実現で
きる。With this configuration, a large capacity is realized by mounting a large number of memory LSI chips on a printed wiring board having a limited area, and the conductor leads of the common electrode between the stacked chips are directly joined. In addition, the wiring space is reduced and the signal transmission speed is increased, the deformation and displacement of the conductor leads are reduced, and the assembly process is facilitated. The thicker lead ensures reliable bonding with the conductor wiring, and the upper conductor lead has a thinner solder plating layer. A high IC memory card can be realized.

【０００９】[0009]

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。An embodiment of the present invention will be described below with reference to the drawings.

【００１０】図１は本発明の一実施例におけるＩＣメモ
リカードの一部を切欠いた斜視図、図２は同じく電気回
路のブロック図、図３は同じく部分断面図、図４は同じ
くメモリＬＳＩチップの積層状態を示す部分斜視図であ
る。図１から図４において、１はケースでプリント配線
板２を収納している。プリント配線板２はメモリ回路部
３，コントロール回路部４，外部インタフェイス回路部
５で構成されている。メモリ回路部３は、複数のメモリ
ＬＳＩチップ６で構成され、同一種類のＲＡＭチップを
２段に積層したものを多数組プリント配線板２に搭載し
ている。コントロール回路部４は、デコーダＩＣ７等で
構成され、アドレス信号によるチップ選択、電源切換え
によるバックアップコントロール等を行う。外部インタ
フェイス回路部５は、接続コネクタ８等で構成され、接
続コネクタ８は他の機器や装置に取りつけられた接続部
（図示せず）に結合され、プリント配線板２に対して電
源の供給と信号の授受を行う。９はメモリ回路部３をバ
ックアップする電池で、ボタン型リチウム電池等を使用
し、ケース１に収納されている。電池９は、メモリ回路
部３に対して接続コネクタ８から電源が供給されないと
きに、バックアップ電源を供給する。FIG. 1 is a partially cutaway perspective view of an IC memory card according to an embodiment of the present invention, FIG. 2 is a block diagram of an electric circuit, FIG. 3 is a partial cross-sectional view, and FIG. FIG. 4 is a partial perspective view showing a state of lamination. 1 to 4, reference numeral 1 denotes a case in which the printed wiring board 2 is housed. The printed wiring board 2 includes a memory circuit section 3, a control circuit section 4, and an external interface circuit section 5. The memory circuit unit 3 includes a plurality of memory LSI chips 6, and a large number of stacked same-type RAM chips are mounted on the printed wiring board 2. The control circuit unit 4 includes a decoder IC 7 and performs chip selection by an address signal, backup control by power supply switching, and the like. The external interface circuit unit 5 includes a connection connector 8 and the like. The connection connector 8 is coupled to a connection unit (not shown) attached to another device or apparatus, and supplies power to the printed wiring board 2. And the exchange of signals. Reference numeral 9 denotes a battery for backing up the memory circuit unit 3, which is housed in the case 1 using a button type lithium battery or the like. The battery 9 supplies backup power when no power is supplied to the memory circuit unit 3 from the connection connector 8.

【００１１】次に、メモリＬＳＩチップ６の積層状態の
構成について述べる。メモリＬＳＩチップ６はメモリＬ
ＳＩチップ６′上に、それぞれの電極配列が同一になる
方向に積層されている。１０はメモリＬＳＩチップ６の
共通電極で、フィルムキャリア方式により、金属突起１
１を介して導体リード１２の一端部１２ａが接合されて
いる。１３は導体リードの中間部１２ｂから他端部１２
ｃの間の表面のはんだメッキ層である。１４はメモリＬ
ＳＩチップ６の別の共通電極で、導体リード１２と同様
にして導体リード１５が接合されている。１６は導体リ
ードの中間部１５ｂから他端部１５ｃの間の表面のはん
だメッキ層である。１７，１８は絶縁フィルムで、、そ
れぞれ導体リードの中間部１２ｂ，１５ｂおよび導体リ
ードの他端部１２ｃ，１５ｃを連結している。前記の構
成はメモリＬＳＩチップ６′も同様である。１９，２０
は樹脂等で構成された絶縁部材であり、電極１０、導体
リードの一端部１２ａ等を保護する役目をする。Next, the structure of the memory LSI chip 6 in a stacked state will be described. The memory LSI chip 6 has a memory L
The electrodes are stacked on the SI chip 6 'in the direction in which the respective electrode arrangements become the same. Reference numeral 10 denotes a common electrode of the memory LSI chip 6, and the metal projection 1 is formed by a film carrier method.
One end 12a of the conductor lead 12 is joined to the conductor lead 12 via the first end 1a. Reference numeral 13 denotes a portion between the middle portion 12b of the conductor lead and the other end portion 12b.
c is the solder plating layer on the surface. 14 is a memory L
The conductor lead 15 is joined to another common electrode of the SI chip 6 in the same manner as the conductor lead 12. Reference numeral 16 denotes a solder plating layer on the surface between the intermediate portion 15b and the other end 15c of the conductor lead. Reference numerals 17 and 18 denote insulating films which connect the middle portions 12b and 15b of the conductor leads and the other end portions 12c and 15c of the conductor leads, respectively. The above configuration is the same for the memory LSI chip 6 '. 19, 20
Is an insulating member made of resin or the like, and serves to protect the electrode 10, the one end 12a of the conductor lead, and the like.

【００１２】次に、導体リード１２等のプリント配線板
２への接合状態について述べる。導体リード１２，１
２′はそれぞれの中間部１２ｂ，１２′ｂからそれぞれ
の他端部１２ｃ，１２′ｃの間を部分的に重ね合わせて
プリント配線板２の同じ導体配線２１にはんだ接合され
ている。同様に導体リード１５，１５′も同様な状態で
導体配線２２の上にはんだ接合されている。また図示し
ていないが、メモリＬＳＩチップ６，６′の非共通電極
に接続している導体リードは、同一の導体配線に接続す
ることができないので、それぞれ互いに他とは異なった
別々の導体配線に接続される。そして最下層段の導体リ
ード１２′，１５′と導体配線２１，２２の接合をより
確実にするために、導体リード１２′，１５′のはんだ
メッキ層１３′，１６′の厚さｔ′はより厚くしてあ
る。しかし上層段の導体リード１２，１５のはんだメッ
キ層１３，１６の厚さｔは、はんだ付け時に余分なはん
だが隣接リードのはんだと接触して連結するはんだブリ
ッジを防止するためより薄くしている。すなわちはんだ
メッキ層１３′，１６′の厚さｔ′ははんだメッキ層１
３，１６の厚さｔよりも大きくなるようにフィルムキャ
リアを製作する。Next, the state of joining the conductor leads 12 and the like to the printed wiring board 2 will be described. Conductor leads 12, 1
2 'is soldered to the same conductor wiring 21 of the printed wiring board 2 by partially overlapping between the respective intermediate portions 12b, 12'b and the other end portions 12c, 12'c. Similarly, the conductor leads 15 and 15 'are soldered on the conductor wiring 22 in the same manner. Although not shown, the conductor leads connected to the non-common electrodes of the memory LSI chips 6 and 6 ′ cannot be connected to the same conductor wiring, so that they are different from each other. Connected to. The thickness t 'of the solder plating layers 13', 16 'of the conductor leads 12', 15 'is set in order to more reliably join the conductor leads 12', 15 'of the lowermost layer and the conductor wirings 21, 22. It is thicker. However, the thickness t of the solder plating layers 13 and 16 of the conductor leads 12 and 15 in the upper layer is made thinner in order to prevent a solder bridge in which excess solder comes into contact with and connects to the solder of an adjacent lead during soldering. . That is, the thickness t 'of the solder plating layers 13' and 16 'is
The film carrier is manufactured so as to be larger than the thickness t of 3,16.

【００１３】以上のように本実施例によれば、メモリＬ
ＳＩチップ６，６′を積層することにより、一定面積の
プリント配線板２に多数のメモリＬＳＩチップ６を搭載
できるので、大容量のＩＣメモリカードを実現でき、共
通電極１０，１０′に接続した導体リード１２，１２′
を、重ね合わせて導体配線２１に接合しているので、配
線スペースが減少して信号伝達の高速化を実現できる。
また、導体リードの中間部１２ｂ，１５ｂを絶縁フィル
ム１７で連結し、導体リードの他端部１２ｃ，１５ｃを
絶縁フィルム１８で連結しているので、導体リード１
２，１５の変形が少なく、はんだ付け等の組立て工程が
容易となって低コストのＩＣメモリカードを実現でき、
さらに、最下層段の導体リード１２′，１５′につい
て、それぞれの表面のはんだメッキ層１３′，１６′の
厚さｔ′はより厚いので、導体配線２１，２２との接合
が確実となり、上層段の導体リード１２，１５の表面の
はんだメッキ層１３，１６の厚さｔはより薄いので、は
んだ付け時に余分なはんだが隣接リードのはんだと接触
して連結するはんだブリッジを防止でき、信頼性の高い
ＩＣメモリカードを実現できる。As described above, according to this embodiment, the memory L
By stacking the SI chips 6, 6 ', a large number of memory LSI chips 6 can be mounted on the printed wiring board 2 having a fixed area, so that a large-capacity IC memory card can be realized and connected to the common electrodes 10, 10'. Conductor leads 12, 12 '
Are superimposed and joined to the conductor wiring 21, so that the wiring space is reduced and the speed of signal transmission can be increased.
Further, since the middle portions 12b and 15b of the conductor leads are connected by the insulating film 17, and the other end portions 12c and 15c of the conductor leads are connected by the insulating film 18, the conductor leads 1
2 and 15 are less deformed, the assembly process such as soldering is easy, and a low-cost IC memory card can be realized.
Further, the thickness t 'of the solder plating layers 13', 16 'on the respective surfaces of the conductor leads 12', 15 'of the lowermost layer is larger, so that the connection with the conductor wirings 21, 22 is ensured, and the upper layer is formed. Since the thickness t of the solder plating layers 13 and 16 on the surfaces of the conductor leads 12 and 15 of the step is thinner, it is possible to prevent a solder bridge in which excess solder comes into contact with the solder of an adjacent lead and is connected during soldering, and reliability is improved. IC memory card with high performance can be realized.

【００１４】[0014]

【発明の効果】本発明のＩＣメモリカードは、メモリＬ
ＳＩチップの電極にフィルムキャリア方式により導体リ
ードの一端部を接合し、このメモリＬＳＩチップをプリ
ント配線板に複数個積層し、メモリＬＳＩチップの共通
電極に接合した導体リードの中間部および他端部を絶縁
フィルムで連結し、最下層段の導体リード表面のはんだ
メッキ層厚さを、他の上層段の導体リード表面のはんだ
メッキ層厚さより厚くした構成である。従って本発明
は、一定面積のプリント配線板に多数のメモリＬＳＩチ
ップを搭載して大容量化を実現し、プリント配線板にお
ける配線スペースが小さくなるため、信号伝達の速いＩ
Ｃメモリカードを実現でき、また、導体リードの中間部
および他端部を絶縁フィルムで連結しているのではんだ
接合等の組立て工程が容易となって低コスト化を実現で
き、さらに、導体リードと導体配線のはんだ接合を確実
にし、隣接リード同士のはんだブリッジを防止して信頼
性の高いＩＣメモリカードを実現できるなどの優れた効
果を奏する。The IC memory card of the present invention has a memory L
One end of the conductor lead is joined to the electrode of the SI chip by a film carrier method, a plurality of the memory LSI chips are stacked on a printed wiring board, and the middle and the other end of the conductor lead joined to the common electrode of the memory LSI chip Are connected by an insulating film, and the thickness of the solder plating layer on the surface of the lowermost conductor lead is larger than the thickness of the solder plating layer on the surface of the other upper conductor lead. Therefore, according to the present invention, a large capacity is realized by mounting a large number of memory LSI chips on a printed wiring board having a fixed area, and a wiring space in the printed wiring board is reduced, so that a signal having a high speed is transmitted.
C memory card can be realized, and since the middle part and the other end of the conductor lead are connected by an insulating film, the assembling process such as solder joining becomes easy, so that the cost can be reduced. An excellent effect is obtained such as ensuring the solder joint of the conductor wiring and preventing a solder bridge between adjacent leads to realize a highly reliable IC memory card.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例におけるＩＣメモリカードの
一部を切り欠いた斜視図FIG. 1 is a partially cutaway perspective view of an IC memory card according to an embodiment of the present invention.

【図２】同メモリカードの電気回路のブロック図FIG. 2 is a block diagram of an electric circuit of the memory card.

【図３】同メモリカードの部分断面図FIG. 3 is a partial cross-sectional view of the memory card.

【図４】同メモリカードのメモリＬＳＩチップの積層状
態を示す部分斜視図FIG. 4 is a partial perspective view showing a stacked state of a memory LSI chip of the memory card.

【図５】従来のＩＣメモリカードにおける部分断面図FIG. 5 is a partial cross-sectional view of a conventional IC memory card.

【符号の説明】[Explanation of symbols]

２ プリント配線板 ６，６′ メモリＬＳＩチップ １０，１０′ 共通電極 １２ 導体リード １２ａ 導体リードの一端部 １２ｂ 導体リードの中間部 １２ｃ 導体リードの他端部 １３ はんだメッキ層 １７，１８ 絶縁フィルム ２１ 導体配線 ｔ，ｔ′ はんだメッキ層厚さ Reference Signs List 2 Printed wiring board 6, 6 'Memory LSI chip 10, 10' Common electrode 12 Conductor lead 12a One end of conductor lead 12b Intermediate portion of conductor lead 12c Other end of conductor lead 13 Solder plating layer 17, 18 Insulating film 21 Conductor Wiring t, t 'Solder plating layer thickness

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山村 憲司 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平３−45399（ＪＰ，Ａ) 特開 平２−217296（ＪＰ，Ａ) 特開 平２−230749（ＪＰ，Ａ) 特開 平３−230749（ＪＰ，Ａ) 特開 平４−269597（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06K 19/077 B42D 15/10 521 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Kenji Yamamura 1006 Kazuma Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) References JP-A-3-45399 (JP, A) JP-A-2- 217296 (JP, A) JP-A-2-230749 (JP, A) JP-A-3-230749 (JP, A) JP-A-4-269597 (JP, A) (58) Fields investigated (Int. Cl. ⁷ , DB name) G06K 19/077 B42D 15/10 521

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】メモリＬＳＩチップの電極に導体リードの
一端部を接合し、前記メモリＬＳＩチップを、前記電極
の配列を同一方向としてプリント配線板に複数個積層
し、前記メモリＬＳＩチップの共通電極に接続した前記
導体リードの中間部および他端部を絶縁フィルムで連結
し、前記導体リードの中間部から他端部の間を、部分的
に重ね合わせて前記プリント配線板の導体配線に接合し
た構成であって、前記積層した最下層段の導体リードの
はんだメッキ層厚さを、他の上層段の導体リードのはん
だメッキ層厚さよりも厚くしたことを特徴とするＩＣメ
モリカード。An end of a conductor lead is joined to an electrode of a memory LSI chip, and a plurality of the memory LSI chips are stacked on a printed wiring board with the electrodes arranged in the same direction, and a common electrode of the memory LSI chip is provided. The middle part and the other end of the conductor lead connected to the conductor lead were connected by an insulating film, and the part between the middle part and the other end of the conductor lead was partially overlapped and joined to the conductor wiring of the printed wiring board. An IC memory card having a constitution, wherein the thickness of the solder plating layer of the laminated lowermost conductor lead is larger than the thickness of the solder plating layer of the other uppermost conductor lead.