JP3021691B2 - IC memory card - Google Patents
IC memory cardInfo
- Publication number
- JP3021691B2 JP3021691B2 JP3008303A JP830391A JP3021691B2 JP 3021691 B2 JP3021691 B2 JP 3021691B2 JP 3008303 A JP3008303 A JP 3008303A JP 830391 A JP830391 A JP 830391A JP 3021691 B2 JP3021691 B2 JP 3021691B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- memory
- wiring board
- conductor lead
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Credit Cards Or The Like (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、メモリＬＳＩチップを
多数個内蔵したＩＣメモリカードに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC memory card containing a large number of memory LSI chips.
【０００２】[0002]
【従来の技術】ＩＣメモリカードは、ＲＡＭ，ＲＯＭな
どのメモリＬＳＩを内蔵した携帯型情報記憶装置として
多方面で利用されている。近年その用途の拡大に伴い、
記憶容量の大きい、すなわち大容量のＩＣメモリカード
が強く要望されるようになってきた。このような大容量
のＩＣメモリカードにおいては、多数個のメモリＬＳＩ
を一定面積のプリント配線板に高密度に実装しなければ
ならない。2. Description of the Related Art An IC memory card is widely used as a portable information storage device incorporating a memory LSI such as a RAM and a ROM. In recent years, with the expansion of its use,
An IC memory card having a large storage capacity, that is, a large capacity has been strongly demanded. In such a large-capacity IC memory card, a large number of memory LSIs are required.
Must be densely mounted on a printed wiring board having a fixed area.
【０００３】ところで、メモリＬＳＩの高密度な実装方
法としては、メモリＬＳＩのベアチップの電極に、いわ
ゆるフィルムキャリア方式で導体リードを接合し、前記
メモリＬＳＩチップをプリント配線板に平面的に並べて
実装する方法が効果的とされている。以下図面を参照し
ながら、フィルムキャリア方式により多数のメモリＬＳ
Ｉをプリント配線板に実装した、従来のＩＣメモリカー
ドの構造について説明する。As a high-density mounting method of a memory LSI, conductor leads are joined to electrodes of a bare chip of the memory LSI by a so-called film carrier method, and the memory LSI chips are mounted on a printed wiring board in a plane. The method is effective. Referring to the drawings, a large number of memories LS by a film carrier method will be described below.
The structure of a conventional IC memory card in which I is mounted on a printed wiring board will be described.
【０００４】図５は従来のＩＣメモリカードを示す断面
図である。図５において、３１はケースでプリント配線
板３２を収納している。プリント配線板３２には導体配
線３３が形成されている。３４，３４′はメモリＬＳＩ
チップで、プリント配線板３２に平面的に配置されてい
る。メモリＬＳＩチップ３４の電極３５には、フィルム
キャリア方式により金属突起３６を介して、導体リード
３７の一端部３７ａが接合されている。導体リード３７
の他端部３７ｂは、プリント配線板３２の導体配線３３
に接合されている。このようにベアチップを使用してい
るので、プリント配線板でのメモリＬＳＩの占有面積は
比較的小さいものである。FIG. 5 is a sectional view showing a conventional IC memory card. In FIG. 5, reference numeral 31 denotes a case in which a printed wiring board 32 is housed. Conductive wiring 33 is formed on the printed wiring board 32. 34, 34 'are memory LSIs
The chips are arranged on the printed wiring board 32 in a planar manner. One end 37a of a conductor lead 37 is joined to an electrode 35 of the memory LSI chip 34 via a metal projection 36 by a film carrier method. Conductor lead 37
The other end 37b of the printed wiring board 32
Is joined to. Since the bare chip is used as described above, the area occupied by the memory LSI on the printed wiring board is relatively small.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら上記従来
の構成では、メモリＬＳＩチップがプリント配線板に平
面的に配置されているので、メモリＬＳＩチップの数が
多くなるとその占有面積も拡大する。従って一定の面積
を有するプリント配線板に対し、実装できるメモリＬＳ
Ｉチップの数には自ずと限界があった。またメモリＬＳ
Ｉチップの数が増えると、メモリＬＳＩチップの電極に
接合された導体リード間を電気的に接続するプリント配
線板の導体配線の距離が長くなって、配線スペースが増
えるので、信号の伝達速度も遅くなるという課題を有し
ていた。However, in the above-described conventional configuration, since the memory LSI chips are arranged in a plane on the printed wiring board, the occupied area increases as the number of memory LSI chips increases. Therefore, a memory LS that can be mounted on a printed wiring board having a certain area
The number of I chips was naturally limited. Also, the memory LS
As the number of I chips increases, the distance of the conductor wiring of the printed wiring board for electrically connecting the conductor leads bonded to the electrodes of the memory LSI chip increases, and the wiring space increases, so that the signal transmission speed also increases. There was a problem of being slow.
【０００６】本発明は上記従来の課題を解決するもの
で、メモリＬＳＩの実装密度を飛躍的に高めて大容量化
を実現し、また配線スペースを大幅に減少して信号伝達
の高速化を実現し、さらに、導体リードの変形や位置ず
れを防止して組立て工程を容易にすると共に、導体リー
ドの平面占有面積をできる限り小さくしたＩＣメモリカ
ードを実現することを目的としている。SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems, and achieves a large capacity by dramatically increasing the mounting density of a memory LSI, and realizes a high-speed signal transmission by drastically reducing a wiring space. It is another object of the present invention to realize an IC memory card in which the deformation and displacement of the conductor leads are prevented to facilitate the assembling process, and the plane occupation area of the conductor leads is made as small as possible.
【０００７】[0007]
【課題を解決するための手段】この目的を達成するため
に本発明のＩＣメモリカードは、フィルムキャリア方式
によってメモリＬＳＩチップの電極に導体リードの一端
部を接合し、導体リードの中間部および他端部は絶縁フ
ィルムで連結し、前記メモリＬＳＩチップをプリント配
線板に複数個積層し、共通電極に接続した導体リードを
重ね合わせて導体配線に接合すると共に、導体リードの
中間部からの他端部の間の長さを下層段ほど短くし、導
体リードの中間部から他端部の間の平面占有長さを、ど
の積層段ともほぼ同一の長さにした構成である。In order to achieve the above object, an IC memory card according to the present invention has one end of a conductor lead joined to an electrode of a memory LSI chip by a film carrier method, and an intermediate portion of the conductor lead and other parts. The ends are connected by an insulating film, a plurality of the memory LSI chips are stacked on a printed wiring board, the conductor leads connected to the common electrode are overlapped and joined to the conductor wiring, and the other end from the middle of the conductor lead In this configuration, the length between the portions is shorter in the lower layer, and the plane occupied length between the middle portion and the other end of the conductor lead is substantially the same as that of any of the stacked stages.
【０００８】[0008]
【作用】この構成によって、限られた面積のプリント配
線板に多数のメモリＬＳＩチップを搭載して大容量化を
実現し、積層した各チップ間の共通電極の導体リードを
直接接合しているので、配線スペースが減少して信号伝
達の高速化を実現し、また、導体リードの変形や位置ず
れを少なくして組立て工程を容易にし、さらに、下層段
の導体リードの中間部から他端部の間の平面占有長さ
を、上層段のそれとほぼ同一の長さに短くすることによ
り導体リードの平面占有面積が小さくなり、例えばＲＡ
Ｍカードの場合には大きな電池を搭載することができ、
バックアップ寿命の長いＩＣメモリカードを実現でき
る。With this configuration, a large capacity is realized by mounting a large number of memory LSI chips on a printed wiring board having a limited area, and the conductor leads of the common electrode between the stacked chips are directly joined. In addition, the wiring space is reduced to realize faster signal transmission, and the deformation and displacement of the conductor leads are reduced to facilitate the assembling process. The plane occupied area between the conductor leads is reduced by shortening the plane occupied length between them to substantially the same length as that of the upper layer, for example, RA
In the case of an M card, a large battery can be installed,
An IC memory card with a long backup life can be realized.
【０００９】[0009]
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。An embodiment of the present invention will be described below with reference to the drawings.
【００１０】図１は本発明の一実施例におけるＩＣメモ
リカードの一部を切欠いた斜視図、図２は同じく電気回
路のブロック図、図３は同じく部分断面図、図４は同じ
くメモリＬＳＩチップの積層状態を示す部分斜視図であ
る。図１から図４において、１はケースでプリント配線
板２を収納している。プリント配線板２はメモリ回路部
３，コントロール回路部４，外部インタフェイス回路部
５で構成されている。メモリ回路部３は、複数のメモリ
ＬＳＩチップ６で構成され、同一種類のＲＡＭチップを
２段に積層したものを多数組プリント配線板２に搭載し
ている。コントロール回路部４は、デコーダＩＣ７等で
構成され、アドレス信号によるチップ選択、電源切換え
によるバックアップコントロール等を行う。外部インタ
フェイス回路部５は、接続コネクタ８等で構成され、接
続コネクタ８は他の機器や装置に取りつけられた接続部
（図示せず）に結合され、プリント配線板２に対して電
源の供給と信号の授受を行う。９はメモリ回路部３をバ
ックアップする電池で、ボタン型リチウム電池等を使用
し、ケース１に収納されている。電池９は、メモリ回路
部３に対して接続コネクタ８から電源が供給されないと
きに、バックアップ電源を供給する。FIG. 1 is a partially cutaway perspective view of an IC memory card according to an embodiment of the present invention, FIG. 2 is a block diagram of an electric circuit, FIG. 3 is a partial cross-sectional view, and FIG. FIG. 4 is a partial perspective view showing a state of lamination. 1 to 4, reference numeral 1 denotes a case in which the printed wiring board 2 is housed. The printed wiring board 2 includes a memory circuit section 3, a control circuit section 4, and an external interface circuit section 5. The memory circuit unit 3 includes a plurality of memory LSI chips 6, and a large number of stacked same-type RAM chips are mounted on the printed wiring board 2. The control circuit unit 4 includes a decoder IC 7 and performs chip selection by an address signal, backup control by power supply switching, and the like. The external interface circuit unit 5 includes a connection connector 8 and the like. The connection connector 8 is coupled to a connection unit (not shown) attached to another device or apparatus, and supplies power to the printed wiring board 2. And the exchange of signals. Reference numeral 9 denotes a battery for backing up the memory circuit unit 3, which is housed in the case 1 using a button type lithium battery or the like. The battery 9 supplies backup power when no power is supplied to the memory circuit unit 3 from the connection connector 8.
【００１１】次に、メモリＬＳＩチップ６の積層状態の
構成について述べる。メモリＬＳＩチップ６は他のメモ
リＬＳＩチップ６′の上に、それぞれの電極配列が同一
になる方向に積層されている。１０はメモリＬＳＩチッ
プ６の共通電極で、フィルムキャリア方式により、金属
突起１１を介して導体リード１２の一端部１２ａが接合
されている。１３はメモリＬＳＩチップ６の別の共通電
極で、導体リード１２と同様にして導体リード１４が接
合されている。１５，１６は絶縁フィルムで、それぞれ
導体リードの中間部１２ｂ，１４ｂおよび導体リードの
他端部１２ｃ，１４ｃを連結している。１７はメモリＬ
ＳＩチップ６の非共通電極で、金属突起１８を介して導
体リード１９の一端部１９ａが接合されている。導体リ
ード１９は、絶縁フィルム１５上で導体リード２０，２
１に分岐している。導体リード２０，２１の他端部２０
ｃ，２１ｃは絶縁フィルム１６によって連結されてい
る。前記の構成はメモリＬＳＩチップ６′も同様であ
る。２２，２２′は樹脂等で構成された絶縁部材であ
り、電極１０、導体リードの一端部１２ａ等を保護する
役目をする。Next, the structure of the memory LSI chip 6 in a stacked state will be described. The memory LSI chip 6 is stacked on another memory LSI chip 6 'in a direction in which the respective electrode arrangements are the same. Reference numeral 10 denotes a common electrode of the memory LSI chip 6, to which one end 12a of the conductor lead 12 is joined via a metal projection 11 by a film carrier method. Reference numeral 13 denotes another common electrode of the memory LSI chip 6, to which a conductor lead 14 is joined in the same manner as the conductor lead 12. Reference numerals 15 and 16 denote insulating films connecting the middle portions 12b and 14b of the conductor leads and the other end portions 12c and 14c of the conductor leads, respectively. 17 is a memory L
One end 19a of a conductor lead 19 is joined to a non-common electrode of the SI chip 6 via a metal projection 18. The conductor leads 19 are connected to the conductor leads 20 and 2 on the insulating film 15.
It branches to 1. The other ends 20 of the conductor leads 20 and 21
c and 21c are connected by the insulating film 16. The above configuration is the same for the memory LSI chip 6 '. Reference numerals 22 and 22 'denote insulating members made of resin or the like, which serve to protect the electrode 10, one end 12a of the conductor lead, and the like.
【００１２】次に、導体リード１２等の、プリント配線
板２への電気的接続状態について説明する。導体リード
１２，１２′は、メモリＬＳＩチップ６，６′の共通電
極１０，１０′に接続しているので、プリント配線板２
の同じ導体配線２３に接続される。導体リード１４，１
４′も同様に導体配線２４に接続される。一方非共通電
極１７，１７′に接続している導体リード１９，１９′
は、同一の導体配線に接続することができない。このた
め、導体リード１９を分岐させた導体リード２０，２１
のうち、導体リード２０を導体配線２５に接続して、導
体リード２１は、その他端部２１ｃの付近を残して部分
的に切断される。また導体リード１９′を分岐させた導
体リード２０′，２１′のうち、導体リード２１′を導
体配線２６に接続し、導体リード２０′はその他端部２
０′ｃ付近を残して部分的に切断される。即ち、非共通
電極１７が導体配線２５と、非共通電極１７′が別の導
体配線２６とそれぞれ電気的に接続されることになる。Next, the electrical connection state of the conductor leads 12 and the like to the printed wiring board 2 will be described. Since the conductor leads 12, 12 'are connected to the common electrodes 10, 10' of the memory LSI chips 6, 6 ', the printed wiring board 2
Are connected to the same conductor wiring 23. Conductor leads 14, 1
4 'is similarly connected to the conductor wiring 24. On the other hand, the conductor leads 19, 19 'connected to the non-common electrodes 17, 17'
Cannot be connected to the same conductor wiring. For this reason, the conductor leads 20, 21 obtained by branching the conductor lead 19 are used.
Of these, the conductor lead 20 is connected to the conductor wiring 25, and the conductor lead 21 is partially cut except for the vicinity of the other end 21c. Also, of the conductor leads 20 'and 21' obtained by branching the conductor lead 19 ', the conductor lead 21' is connected to the conductor wiring 26, and the conductor lead 20 'is connected to the other end 2a.
It is partially cut leaving around 0'c. That is, the non-common electrode 17 is electrically connected to the conductor wiring 25, and the non-common electrode 17 'is electrically connected to another conductor wiring 26.
【００１３】次に、導体リード１２等のプリント配線板
２への接合状態について述べる。導体リード１２，１
２′はそれぞれの中間部１２ｂ，１２′ｂからそれぞれ
の他端部１２ｃ，１２′ｃの間を部分的に重ね合わせて
導体配線２３にはんだ接合されている。同様に導体リー
ド１４，１４′も導体配線２４の上にはんだ接合されて
いる。そして、導体リードの中間部１２ｂから他端部１
２ｃまでの長さよりも、導体リードの中間部１２′ｂか
ら他端部１２′ｃまでの長さを短くし、上層段である導
体リード１２の中間部１２ｂから他端部１２ｃの間の平
面占有長さＬに比べて、下層段である導体リード１２′
の中間部１２′ｂから他端部１２′ｃの間の平面占有長
さＬ′をほぼ同一の長さにした構成である。Next, the state of bonding the conductor leads 12 and the like to the printed wiring board 2 will be described. Conductor leads 12, 1
2 'is soldered to the conductor wiring 23 by partially overlapping between the respective intermediate portions 12b, 12'b and the other end portions 12c, 12'c. Similarly, the conductor leads 14 and 14 ′ are also soldered on the conductor wiring 24. Then, from the intermediate portion 12b of the conductor lead to the other end 1
The length from the middle portion 12'b to the other end portion 12'c of the conductor lead is made shorter than the length up to 2c, and the plane between the middle portion 12b and the other end portion 12c of the conductor lead 12, which is the upper layer, is formed. Compared to the occupied length L, the conductor lead 12 ′ which is a lower layer
The length L 'occupied by the plane between the intermediate portion 12'b and the other end 12'c is substantially the same.
【００１４】以上のように本実施例によれば、メモリＬ
ＳＩチップ６，６′を積層することにより、一定面積の
プリント配線板２に多数のメモリＬＳＩチップ６を搭載
できるので、大容量のＩＣメモリカードを実現でき、共
通電極１０，１０′に接続した導体リード１２，１２′
を、重ね合わせて導体配線２３に接合しているので、配
線スペースが減少して信号伝達の高速化を実現できる。
また、導体リードの中間部１２ｂ，１４ｂを絶縁フィル
ム１５で連結し、導体リードの他端部１２ｃ，１４ｃを
絶縁フィルム１６で連結しているので、導体リード１
２，１４の変形が少なく、はんだ付け等の組立て工程が
容易となって低コストのＩＣメモリカードを実現でき、
さらに、上層段および下層段の導体リード１２，１２′
について、中間部１２ｂ，１２′ｂから他端部１２ｃ，
１２′ｃまでの、それぞれの平面占有長さＬ，Ｌ′をほ
ぼ同一にすることにより、下層段である導体リード１
２′等の平面占有面積が小さくなるので、電池９をより
大きくして搭載することができ、バックアップ寿命の長
いＩＣメモリカードを実現できる。As described above, according to this embodiment, the memory L
By stacking the SI chips 6, 6 ', a large number of memory LSI chips 6 can be mounted on the printed wiring board 2 having a fixed area, so that a large-capacity IC memory card can be realized and connected to the common electrodes 10, 10'. Conductor leads 12, 12 '
Are superimposed and joined to the conductor wiring 23, so that the wiring space is reduced and the speed of signal transmission can be increased.
Further, since the middle portions 12b and 14b of the conductor leads are connected by the insulating film 15, and the other end portions 12c and 14c of the conductor leads are connected by the insulating film 16,
2 and 14 are less deformed, the assembly process such as soldering is easy, and a low-cost IC memory card can be realized.
Further, the upper and lower conductor leads 12, 12 'are provided.
From the middle part 12b, 12'b to the other end 12c,
By making the plane occupied lengths L and L 'up to 12'c substantially the same, the conductor lead 1 as the lower layer can be formed.
Since the area occupied by planes such as 2 'is reduced, the battery 9 can be mounted with a larger size, and an IC memory card having a long backup life can be realized.
【００１５】[0015]
【発明の効果】本発明のＩＣメモリカードは、メモリＬ
ＳＩチップの電極にフィルムキャリア方式により導体リ
ードの一端部を接合し、このメモリＬＳＩチップをプリ
ント配線板に複数個積層し、メモリＬＳＩチップの共通
電極に接合した導体リードの中間部および他端部を絶縁
フィルムで連結し、この導体リードの中間部および他端
部の間を部分的に重ね合わせてプリント配線板の導体配
線に接合すると共に、導体リードの中間部から他端部の
間の長さを下層段ほど短くし、導体リードの中間部から
他端部の間の平面占有長さをどの積層段とも略同一にし
た構成である。従って本発明は、一定面積のプリント配
線板に多数のメモリＬＳＩチップを搭載して大容量化を
実現し、プリント配線板における配線スペースが小さく
なるため、信号伝達の速いＩＣメモリカードを実現で
き、また、導体リードの中間部および他端部を絶縁フィ
ルムで連結しているのではんだ接合等の組立て工程が容
易となって低コスト化を実現でき、さらに導体リードの
中間部から他端部の間の平面占有長さをどの積層段とも
略同一にしてあるので、導体リードの平面占有面積が小
さくなり、例えばＲＡＭカードの場合にはより大きな電
池を搭載することができ、バックアップ寿命の長いＩＣ
メモリカードを実現できるなどの優れた効果を奏する。The IC memory card of the present invention has a memory L
One end of the conductor lead is joined to the electrode of the SI chip by a film carrier method, a plurality of the memory LSI chips are stacked on a printed wiring board, and the middle and the other end of the conductor lead joined to the common electrode of the memory LSI chip Are connected to each other with an insulating film, the intermediate portion and the other end portion of the conductor lead are partially overlapped and joined to the conductor wiring of the printed wiring board, and the length between the intermediate portion and the other end portion of the conductor lead is In this configuration, the lower the level, the shorter the lower layer, and the plane occupied length between the middle part and the other end of the conductor lead is substantially the same as that of any of the laminated steps. Therefore, according to the present invention, a large capacity is realized by mounting a large number of memory LSI chips on a printed wiring board having a fixed area, and a wiring space in the printed wiring board is reduced, so that an IC memory card with high signal transmission can be realized. Also, since the middle part and the other end of the conductor lead are connected by an insulating film, an assembling process such as soldering is facilitated, so that cost reduction can be realized. The plane occupied length of each of the stacked stages is substantially the same, so that the plane occupied area of the conductor leads is reduced. For example, in the case of a RAM card, a larger battery can be mounted and an IC having a long backup life
It has excellent effects such as realizing a memory card.
【図１】本発明の一実施例におけるＩＣメモリカードの
一部を切り欠いた斜視図FIG. 1 is a partially cutaway perspective view of an IC memory card according to an embodiment of the present invention.
【図２】同メモリカードの電気回路のブロック図FIG. 2 is a block diagram of an electric circuit of the memory card.
【図３】同メモリカードの部分断面図FIG. 3 is a partial cross-sectional view of the memory card.
【図４】同メモリカードのメモリＬＳＩチップの積層状
態を示す部分斜視図FIG. 4 is a partial perspective view showing a stacked state of a memory LSI chip of the memory card.
【図５】従来のＩＣメモリカードにおける部分断面図FIG. 5 is a partial cross-sectional view of a conventional IC memory card.
２ プリント配線板 ６，６′ メモリＬＳＩチップ １０，１０′ 共通電極 １２ 導体リード １２ａ 導体リードの一端部 １２ｂ 導体リードの中間部 １２ｃ 導体リードの他端部 １５，１６ 絶縁フィルム ２３ 導体配線 Ｌ，Ｌ′ 導体リードの中間部からの他端部の間の平面
占有長さ2 Printed wiring board 6, 6 'Memory LSI chip 10, 10' Common electrode 12 Conductor lead 12a One end of conductor lead 12b Intermediate part of conductor lead 12c Other end of conductor lead 15, 16 Insulating film 23 Conductor wiring L, L ′ Plane occupied length between the middle and the other end of the conductor lead
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 25/18 (72)発明者 根津 晃 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平２−217296（ＪＰ，Ａ) 実開 平２−8977（ＪＰ，Ｕ) 実開 平２−139784（ＪＰ，Ｕ) 特許2682152（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) B42D 15/10 521 G06K 19/077 G11C 5/00 301 H01L 25/065 H01L 25/07 H01L 25/18 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI H01L 25/18 (72) Inventor Akira Nezu 1006 Ojidoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) References Special JP-A-2-217296 (JP, A) JP-A-2-8977 (JP, U) JP-A-2-139784 (JP, U) Patent 2682152 (JP, B2) (58) Fields investigated (Int. Cl. 7 , DB name) B42D 15/10 521 G06K 19/077 G11C 5/00 301 H01L 25/065 H01L 25/07 H01L 25/18
Claims (1)
一端部を接合し、前記メモリＬＳＩチップを、前記電極
の配列が同一になる方向にプリント配線板に複数個積層
し、前記メモリＬＳＩチップの共通電極に接続した前記
導体リードの中間部および他端部を絶縁フィルムで連結
し、前記導体リードの中間部から他端部の間を、部分的
に重ね合わせて前記プリント配線板の導体配線に接合し
た構成であって、前記導体リードの中間部から他端部の
間の長さを下層段ほど短くし、前記導体リードの中間部
から他端部の間の平面占有長さが、どの積層段とも略同
一であることを特徴とするＩＣメモリカード。An end of a conductor lead is joined to an electrode of a memory LSI chip, and a plurality of the memory LSI chips are stacked on a printed wiring board in a direction in which the arrangement of the electrodes is the same. The middle part and the other end of the conductor lead connected to the common electrode are connected by an insulating film, and the part between the middle part and the other end of the conductor lead is partially overlapped with the conductor wiring of the printed wiring board. The length between the middle part and the other end of the conductor lead is reduced toward the lower layer, and the plane occupied length between the middle part and the other end of the conductor lead is An IC memory card, wherein the steps are substantially the same.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008303A JP3021691B2 (en) | 1991-01-28 | 1991-01-28 | IC memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008303A JP3021691B2 (en) | 1991-01-28 | 1991-01-28 | IC memory card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04251796A JPH04251796A (en) | 1992-09-08 |
| JP3021691B2 true JP3021691B2 (en) | 2000-03-15 |
Family
ID=11689386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3008303A Expired - Fee Related JP3021691B2 (en) | 1991-01-28 | 1991-01-28 | IC memory card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3021691B2 (en) |
-
1991
- 1991-01-28 JP JP3008303A patent/JP3021691B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04251796A (en) | 1992-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5187564A (en) | Application of laminated interconnect media between a laminated power source and semiconductor devices | |
| US4495546A (en) | Hybrid integrated circuit component and printed circuit board mounting said component | |
| US5279029A (en) | Ultra high density integrated circuit packages method | |
| KR100299949B1 (en) | Thin type semiconductor device, module structure using the device and method of mounting the device on board | |
| US5804874A (en) | Stacked chip package device employing a plurality of lead on chip type semiconductor chips | |
| EP0379592A1 (en) | Ic memory card | |
| JP3021691B2 (en) | IC memory card | |
| JP3064438B2 (en) | IC memory card | |
| JP3151825B2 (en) | IC memory card | |
| JP3070191B2 (en) | IC memory card | |
| JP2811758B2 (en) | IC memory card | |
| JP3030879B2 (en) | IC memory card | |
| JP2682152B2 (en) | IC memory card | |
| JP3146487B2 (en) | IC memory card | |
| JPH02230749A (en) | Semiconductor chip and semiconductor device using the same chip | |
| JPH05343602A (en) | High density mounted semiconductor device and semiconductor module using the same | |
| JP2811757B2 (en) | IC memory card | |
| JPH081110Y2 (en) | IC memory card | |
| JPH11251516A (en) | Semiconductor module | |
| JP2811759B2 (en) | IC memory card | |
| JP4078723B2 (en) | A flexible double-sided printed circuit board having a capacitor and a method for forming the capacitor. | |
| EP1110175B1 (en) | Integrated circuit with electrical contact | |
| JPH02217296A (en) | Ic memory card | |
| JPH077187Y2 (en) | IC memory card | |
| JPH04269598A (en) | Ic memory card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |