JP3060693B2

JP3060693B2 - ステンシルマスク形成方法

Info

Publication number: JP3060693B2
Application number: JP2230192A
Authority: JP
Inventors: 和彦橋本; 政孝遠藤; 勝笹子
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1992-02-07
Filing date: 1992-02-07
Publication date: 2000-07-10
Anticipated expiration: 2015-07-10
Also published as: JPH05216216A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体デバイスの微細
加工のための電子ビームリソグラフィー技術に関するも
のであり、特に、ステンシルマスクを用いた縮小転写型
電子ビームリソグラフィーにおける、ステンシルマスク
形成方法に関するものである。

【０００２】

【従来の技術】電子ビームリソグラフィー技術は、レチ
クルを用いる必要がなく、かつ微細パターン形成が可能
であることから、ＬＳＩの先行開発のツールとして用い
られている。従来、広く用いられている電子ビーム描画
方法は、電界放射型または熱電子型電子銃を用いたガウ
シアンビームや可変整形ビームによって、パターンを１
つ１つ順次描画していく方法であり、いわゆる一筆書き
法と呼ばれている。すなわち、電子銃から発生した電子
ビームを集束レンズによりレジスト面上で細いビームス
ポットに集束し、さらに偏向系によってビームスポット
を位置制御することによって、レジスト上に任意の図形
を描画することができる方法である。この方法では、偏
向フィールド内部の歪と収差が電気的に補正でき、制御
技術次第で精度を高めることができるというメリットが
あり、多くの開発がなされ実用にも供されている。しか
し、一方で、この方法では、電子ビームのスポット径が
０．１〜２μｍ程度であるために、描画パターンの大き
さが小さくなるとともに、描画すべきスポット数が膨大
になり、また、偏向系の動作周波数の限界からスポット
移動速度に限界があり、描画に要する時間が非常に長く
なり、スループットが低下するという欠点がある。

【０００３】そこで、最近、これらの欠点を解決するた
めに、ＬＳＩチップのパターンを全て、一筆書きのよう
に描画するのではなく、部分的なパターンをマスクを用
いて転写を行う縮小転写方法が考え出された。すなわ
ち、ＬＳＩパターンの繰り返し領域を小領域の部分パタ
ーンに分解し、このパターンをステンシルマスクに形成
し、このマスクを用いて順次パターンを転写していく方
法である。しかし、この方法は、スループットが非常に
早くなることが予想されるが、用いるステンシルマスク
の形成が非常に困難である。例えば、現在考えられてい
るステンシルマスク形成方法の一例を（図５）に示す。

【０００４】半導体シリコン基板１１に加速電圧５０〜
１００ＫＶ、ドーズ量１×１０²⁰ｃｍ^-2でボロンイオン
４２の注入を行い、イオン注入層４１を形成する（図５
（ａ））。この上にシリコンのエピタキシャル層４３を
形成し、さらにこのエピ層上とシリコン基板の裏面に保
護膜４４として窒化膜を堆積する（図５（ｂ））。その
後、リソグラフィー技術とドライエッチング技術を用い
て半導体シリコン基板の裏面のシリコン酸化膜を選択的
に除去し、シリコン酸化膜をマスクにして半導体シリコ
ン基板の裏面をエチレンジアミン・ピロカテコール溶液
でボロン注入層までエッチングし、保護膜をすべて除去
する（図５（ｃ））。次に、エピ層の上に、電子ビーム
リソグラフィー技術を用いてレジストパターン４５の形
成を行う（図５（ｄ））。このレジストパターン４５を
マスクとして、エピ層およびイオン注入層のエッチング
を行い、マスクパターンを形成する（図５（ｅ））。

【０００５】以上のような方法により、電子ビーム縮小
転写リソグラフィーにおいて用いられるステンシルマス
クを形成することができる。ここで、高イオン注入層を
形成するのは、半導体シリコン基板を裏面からエッチン
グする場合、エッチングのストッパーとして用いるため
である。しかし、この方法では、エピタキシャル技術
や、また、高エネルギ−イオン注入技術も必要となり、
技術的にも非常に複雑で、工程も長くかかってしまう。
さらに、シリコンのイオン注入層とエピ層のみで電子ビ
ームを遮閉するマスクとなる必要があるため、マスク膜
厚が数十μｍ以上となり、エピタキシャルによる堆積や
エッチングも容易ではない。

【０００６】

【発明が解決しようとする課題】上記のように、電子ビ
ーム縮小転写リソグラフィーに使用されるステンシルマ
スクにおいて、シリコン材料のみを用いると、膜厚が数
十μｍ以上必要となる。（図４）に、電子ビームの加速
電圧に対するシリコン中での電子の飛程距離を示す。通
常、電子ビームリソグラフィーで用いられる加速電圧は
２０〜５０ＫｅＶであるので、シリコン材料をマスクと
した場合、２０μｍ程度の膜厚を必要とする。また、イ
オン注入、エピタキシャル技術、リソグラフィー、エッ
チング等の多くの工程が必要になり、ステンシルマスク
作成の工程が煩雑になるという欠点がある。さらに、マ
スク膜厚としては、電子ビームを遮閉するために、高精
度の制御性、均一性が要求されている。上記の場合、マ
スク膜厚の精度を上げるために、半導体シリコン基板に
高イオン注入を行って、それをシリコン基板のエッチン
グにおけるストッパーとして用いており、困難な高エネ
ルギ−イオン注入技術、２０μｍ以上の膜を形成するた
めのエピタキシャル技術が必要不可欠である。

【０００７】また、マスク膜厚を薄くするために、シリ
コン基板と金等の金属との多層膜を用いるものや、金属
単体を使用するものなどがある。しかし、多層膜を使用
した場合、電子ビーム照射による熱の影響で、マスクが
歪むという問題がある。すなわち、電子ビームがマスク
に照射されることによって、熱を発生する。この時の熱
膨張率は、シリコンが２．５×１０^-6/degに対して、金
は１４．２×１０^-6/degであり、また熱伝導率はシリコ
ンが１．７cm.deg、金は３．１cm.degであり、シリコン
マスクの表面に金を堆積し、異質な多層膜にすることに
よって、マスクが歪んでしまう。また、金属単体をマス
クとして使う場合、金属の加工が困難であるという欠点
がある。すなわち、ステンシルマスクとしては、膜厚制
御性、均一性が良く、機械的強度が強く、温度変化によ
る寸法安定性、熱安定性が良く、かつ、簡単なプロセス
で形成することができるものが望まれる。

【０００８】本発明者らは、これらの課題を解決するた
めに、電子ビーム縮小転写リソグラフィー用ステンシル
マスク形成方法を完成した。

【０００９】

【課題を解決するための手段】本発明のステンシルマス
クの形成方法は、第一の半導体シリコン基板の表面に無
機膜を形成する工程と、前記無機膜上に第二の半導体シ
リコン基板を張り合わせ、熱処理する工程と、前記張り
合わせたシリコン基板をエツチングしてシリコン基板を
薄膜化する工程と、前記半導体シリコン基板の両面に保
護膜を形成し、前記第一の半導体シリコン基板の裏面の
保護膜上にパタ−ンを形成し、前記パタ−ンをマスクと
して、前記保護膜をエツチングし前記第一の半導体シリ
コン基板の裏面を露出させ、前記保護膜パタ−ンをマス
クとして前記露出した半導体シリコン基板を裏面からエ
ツチングし、前記無機膜を露出させる工程と、前記第二
の半導体シリコン基板の表面の保護膜上にリソグラフイ
−技術を用いてレジストパタ−ンを形成し、前記レジス
トパタ−ンをマスクとして前記保護膜、第二の半導体シ
リコン基板、および無機膜をエツチングし、無機膜を貫
通させることによつてパタ−ンを形成する工程とを備え
て成るものである。

【００１０】

【００１１】

【００１２】

【作用】本発明は、前記したステンシルマスク形成プロ
セスにより、非常に容易に膜厚の薄い、熱による歪のお
こらない、正確な電子ビーム縮小転写リソグラフィー用
ステンシルマスクを形成することができる。特に、半導
体シリコン基板を酸化し二枚のシリコン基板を張り合わ
せることによって、シリコン基板の裏面からのエッチン
グにおけるストッパーを容易に形成することができる。
すなわち、酸化膜シリコンを張り合わせることによっ
て、半導体シリコン基板の裏面からのエッチングを容易
に行うことができ、膜厚制御性、均一性の良いステンシ
ルマスクを形成することができる。また、シリコン基板
を張り合わせ、ポリッシング技術を用いることによっ
て、容易に正確で均一な薄い膜厚のステンシルマスクを
形成することができる。さらに、半導体シリコン基板の
両面にシリコン酸化膜を形成することによって、機械的
強度にすぐれ、かつ、温度変化による寸法安定性、熱安
定性の良いステンシルマスクを容易に形成することがで
きる。従って、本発明を用いることによって、正確で熱
安定性のすぐれた、膜厚均一性の良い薄いステンシルマ
スク形成に有効に作用する。

【００１３】すなわち、本発明は半導体シリコン基板を
酸化して、二枚のシリコン基板を熱処理によって張り合
わせ、ポリッシング技術によって所望の３０μｍ程度の
薄いシリコン膜厚を得ることができ、さらに、半導体シ
リコン基板の裏面からのエッチングにおけるストッパー
として酸化膜を使用することができるので、膜厚制御
性、均一性の良いステンシルマスクを容易に形成するこ
とができる。また、マスクとして半導体シリコン基板単
体や、シリコン基板の両面に酸化膜を形成したものを用
いることによって、電子ビーム照射時の熱による歪を防
止することができ、正確なステンシルマスクを容易に形
成することができる。

【００１４】

【実施例】まず、本発明の概要を述べる。本発明は、半
導体シリコン基板を酸化し、二枚のシリコン基板を張り
合わせることによって、容易にシリコン基板の裏面エッ
チング時のストッパーを形成し、熱ひずみのない、薄い
実用性の高いステンシルマスクを形成することができる
ものである。また、ポリッシング技術を用いることによ
って、３０μｍ程度の薄いシリコン基板を容易に得るこ
とができる。さらに、シリコン基板の両面にシリコン酸
化膜を形成することができるので、熱による歪もおこら
ず、容易に正確に電子ビーム縮小転写リソグラフィー用
ステンシルマスクを形成することができる。

【００１５】以下本発明の一実施例のステンシルマスク
形成方法について、図面を参照しながら説明する。

【００１６】（図１）は本発明の実施例におけるステン
シルマスク形成方法の工程断面図を示すものである。第
一の半導体シリコン基板１１上に、無機膜１２としてシ
リコン酸化膜を１μｍ厚堆積し（図１（ａ））、この無
機膜上に第二の半導体シリコン基板１３を接触させ、１
１００゜Ｃ、２時間の熱処理を行い、二枚のシリコン基
板を張り合わせた（図１（ｂ））。次に、張り合わせた
シリコン基板１３をポリッシング技術によってエッチン
グして、シリコン基板を約３０μｍに薄膜化させた。こ
の半導体シリコン基板の両面に保護無機膜１４としてシ
リコン酸化膜を５００ｎｍ厚形成し、シリコン基板裏面
の無機膜上にリソグラフィー技術を用いてレジストパタ
−ンを形成し、このレジストパターンをマスクとして無
機膜のエッチングを行い、第一の半導体シリコン基板の
裏面を選択的に露出させた。さらに、このパタ−ンをマ
スクとして、エチレンジアミン・ピロカテコール溶液を
用いて第一の半導体シリコン基板を裏面からエッチング
して、シリコン酸化膜１２の裏面を露出させた（図１
（ｃ））。その後、保護無機膜１４をすべて除去し、第
二の半導体シリコン基板の表面上にリソグラフィー技術
を用いてレジストパタ−ン１５を形成した（図１
（ｄ））。さらに、このレジストパタ−ンをマスクとし
て第二の半導体シリコン基板１３、および、シリコン酸
化膜１２をエッチングしパターンを貫通させ、貫通部２
００を形成することによって、容易に、機械的強度のす
ぐれた、熱安定性の高い、ステンシルマスクを形成する
ことができた（図１（ｅ））。

【００１７】以上のように、本実施例によれば、半導体
シリコン基板を酸化し、二枚のシリコン基板を張り合わ
せることによって、ステンシルマスク作成工程を大幅に
簡略化することができ、容易に半導体シリコン基板の裏
面エッチングにおけるストッパーを形成することがで
き、電子ビームの加速電圧が５０ｋｅＶの場合でも、電
子を遮閉することができる、膜厚均一性の良い実用的な
電子ビーム縮小転写リソグラフィー用ステンシルマスク
を形成することができる。なお、ここでは第一の半導体
シリコン基板上に形成する無機膜が、シリコン酸化膜で
あったが、シリコン窒化膜であってもよい。

【００１８】以下本発明の第二の実施例について、図面
を参照しながら説明する。（図２）は本発明の第二の実
施例におけるステンシルマスク形成方法の工程断面図を
示すものである。第一の半導体シリコン基板１１上に、
無機膜２１としてシリコン酸化膜を１μｍ厚堆積し（図
２（ａ））、この無機膜上に第二の半導体シリコン基板
２２を接触させ、１１００゜Ｃ、２時間の熱処理を行
い、二枚のシリコン基板を張り合わせた（図２
（ｂ））。次に、張り合わせたシリコン基板２２をポリ
ッシング技術によってエッチングして、シリコン基板を
約３０μｍに薄膜化させた。この半導体シリコン基板の
両面に保護無機膜２３としてシリコン酸化膜を１μｍ厚
形成した。このシリコン基板裏面の無機膜上にリソグラ
フィー技術を用いてレジストパタ−ンを形成し、このレ
ジストパターンをマスクとして無機膜のエッチングを行
い、第一の半導体シリコン基板の裏面を選択的に露出さ
せた。さらに、このパタ−ンをマスクとして、エチレン
ジアミン・ピロカテコール溶液を用いて第一の半導体シ
リコン基板を裏面からエッチングして、シリコン酸化膜
２１の裏面を露出させた（図２（ｃ））。その後、第二
の半導体シリコン基板表面の保護無機膜２３上にリソグ
ラフィー技術を用いてレジストパタ−ン２４を形成した
（図２（ｄ））。さらに、このレジストパタ−ンをマス
クとして保護無機膜２３、第二の半導体シリコン基板２
２、および、シリコン酸化膜２１をエッチングしパター
ンを貫通させ、貫通部２００を形成することによって、
容易に、機械的強度のすぐれた、熱安定性の高い、熱に
よる歪のないステンシルマスクを形成することができた
（図２（ｅ））。

【００１９】以上のように、本実施例によれば、半導体
シリコン基板を酸化し、二枚のシリコン基板を張り合わ
せることによって、ステンシルマスク作成工程を大幅に
簡略化することができ、容易に半導体シリコン基板の裏
面エッチングにおけるストッパーを形成することがで
き、電子ビームの加速電圧が５０ｋｅＶの場合でも、電
子を遮閉することができる、膜厚均一性の良い実用的な
電子ビーム縮小転写リソグラフィー用ステンシルマスク
を形成することができる。さらに、半導体シリコン基板
の両面に同一の膜質、膜厚をもった無機膜を形成して、
ステンシルマスクとすることができるので、電子ビーム
照射時の熱による歪が発生しない、正確なマスクを形成
することができる。なお、ここでは第一の半導体シリコ
ン基板上に形成する無機膜が、シリコン酸化膜であった
が、シリコン窒化膜であってもよい。

【００２０】以下本発明の第三の実施例について、図面
を参照しながら説明する。（図３）は本発明の第三の実
施例におけるステンシルマスク形成方法の工程断面図を
示すものである。第一の半導体シリコン基板１１上に、
無機膜３１としてシリコン酸化膜を１μｍ厚堆積し（図
３（ａ））、この無機膜上に第二の半導体シリコン基板
３２を接触させ、１１００゜Ｃ、２時間の熱処理を行
い、二枚のシリコン基板を張り合わせた（図３
（ｂ））。次に、張り合わせたシリコン基板３２をポリ
ッシング技術によってエッチングして、シリコン基板を
約３０μｍに薄膜化させた。この半導体シリコン基板の
両面に保護無機膜３３としてシリコン酸化膜を５００ｎ
ｍ厚形成し、シリコン基板裏面の無機膜上にリソグラフ
ィー技術を用いてレジストパタ−ンを形成し、このレジ
ストパターンをマスクとして無機膜のエッチングを行
い、第一の半導体シリコン基板の裏面を選択的に露出さ
せた。さらに、このパタ−ンをマスクとして、エチレン
ジアミン・ピロカテコール溶液を用いて第一の半導体シ
リコン基板を裏面からエッチングして、シリコン酸化膜
３１の裏面を露出させた（図３（ｃ））。さらに、この
パタ−ンをマスクにしてシリコン酸化膜３１をエッチン
グして、第二の半導体シリコン基板３２の裏面を露出さ
せ、保護無機膜３３をすべて除去し、第二の半導体シリ
コン基板の表面上にリソグラフィー技術を用いてレジス
トパタ−ン３４を形成した（図３（ｄ））。さらに、こ
のレジストパタ−ンをマスクとして第二の半導体シリコ
ン基板３２をエッチングしパターンを貫通させ、貫通部
２００を形成することによって、容易に、機械的強度の
すぐれた、熱安定性の高い、ステンシルマスクを形成す
ることができた（図３（ｅ））。

【００２１】以上のように、本実施例によれば、半導体
シリコン基板を酸化し、二枚のシリコン基板を張り合わ
せることによって、ステンシルマスク作成工程を大幅に
簡略化することができ、容易に半導体シリコン基板の裏
面エッチングにおけるストッパーを形成することがで
き、電子ビームの加速電圧が５０ｋｅＶの場合でも、電
子を遮閉することができる、膜厚均一性の良い実用的な
電子ビーム縮小転写リソグラフィー用ステンシルマスク
を形成することができる。さらに、半導体シリコン基板
単体そのものをステンシルマスクとすることができるの
で、電子ビーム照射時の熱による歪が発生しない、正確
なマスクを形成することができる。なお、ここでは第一
の半導体シリコン基板上に形成する無機膜が、シリコン
酸化膜であったが、シリコン窒化膜であってもよい。

【００２２】

【発明の効果】以上説明したように、本発明によれば、
半導体シリコン基板を酸化し、二枚のシリコン基板を張
り合わせることによって、シリコン基板の裏面エッチン
グにおけるストッパーを容易に形成することができ、膜
厚制御性、均一性の良好な、機械的強度にすぐれた、熱
安定性の高い、熱によるひずみのない、正確で薄い、実
用性の高いステンシルマスクを容易に形成することがで
きる。特に、通常の半導体シリコン基板を張り合わせ、
ポリッシング技術により、均一性、制御性のよい所望の
シリコン基板の膜厚にすることができるので、容易にス
テンシルマスクを形成することができる。さらに、シリ
コン基板単体、または、シリコン基板の両面に同一の無
機膜を形成することによって、熱安定性の高い、熱によ
るひずみのない、マスクパタ−ンを正確に形成すること
ができ、電子ビーム縮小転写リソグラフィー用ステンシ
ルマスクとして有効に作用し、超高密度集積回路の製造
に大きく寄与することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるステンシルマス
ク形成方法の工程断面図

【図２】本発明の第２の実施例におけるステンシルマス
ク形成方法の工程断面図

【図３】本発明の第３の実施例におけるステンシルマス
ク形成方法の工程断面図

【図４】電子ビームの加速電圧に対する電子の飛程を表
す図

【図５】従来のステンシルマスク形成方法の工程断面図

【符号の説明】

１１半導体シリコン基板１２無機膜１３半導体シリコン基板１４無機膜１５レジストパターン

フロントページの続き (56)参考文献特開平２−126630（ＪＰ，Ａ) 特開平３−257814（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G03F 1/16 H01L 21/027

Claims

(57)【特許請求の範囲】

【請求項１】第一の半導体シリコン基板の表面に無機膜
を形成する工程と、前記無機膜上に第二の半導体シリコン基板を張り合わ
せ、熱処理する工程と、前記張り合わせたシリコン基板をエツチングしてシリコ
ン基板を薄膜化する工程と、前記半導体シリコン基板の両面に保護膜を形成し、前記
第一の半導体シリコン基板の裏面の保護膜上にパタ−ン
を形成し、前記パタ−ンをマスクとして、前記保護膜を
エツチングし前記第一の半導体シリコン基板の裏面を露
出させ、前記保護膜パタ−ンをマスクとして前記露出し
た半導体シリコン基板を裏面からエツチングし、前記無
機膜を露出させる工程と、前記第二の半導体シリコン基板の表面の保護膜上にリソ
グラフイ−技術を用いてレジストパタ−ンを形成し、前
記レジストパタ−ンをマスクとして前記保護膜、第二の
半導体シリコン基板、および無機膜をエツチングし、無
機膜を貫通させることによつてパタ−ンを形成する工程
とを備えて成ることを特徴とするステンシルマスク形成
方法。