JP4582299B2 - ステンシルマスクの製造方法 - Google Patents

ステンシルマスクの製造方法 Download PDF

Info

Publication number
JP4582299B2
JP4582299B2 JP2004202809A JP2004202809A JP4582299B2 JP 4582299 B2 JP4582299 B2 JP 4582299B2 JP 2004202809 A JP2004202809 A JP 2004202809A JP 2004202809 A JP2004202809 A JP 2004202809A JP 4582299 B2 JP4582299 B2 JP 4582299B2
Authority
JP
Japan
Prior art keywords
film
substrate
silicon
stencil mask
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004202809A
Other languages
English (en)
Other versions
JP2004320051A (ja
Inventor
啓司 田中
正 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2004202809A priority Critical patent/JP4582299B2/ja
Publication of JP2004320051A publication Critical patent/JP2004320051A/ja
Application granted granted Critical
Publication of JP4582299B2 publication Critical patent/JP4582299B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Description

本発明は、半導体集積回路等の製造に代表されるような、極めて微細な回路或いは構造物を形成する際の手段として、電子線、イオンビーム、またはX線などの荷電ビーム露光により微細加工を施す場合に、荷電ビーム露光装置に装填され、荷電ビームによる露光パターンを所定の形状に成形するために必要な荷電ビーム露光用マスクに関するものである。
半導体集積回路等の製造に代表されるような、極めて微細な回路或いは構造物は今後ますます微細化が進む傾向にあり、その製造技術として電子線リソグラフィ、イオンビームリソグラフィ、またはX線リソグラフィの研究開発が盛んに行われている。近年、所定パターンを有するマスクに、電子線、イオンビーム、またはX線を照射し、縮小してウェハ上に転写する縮小転写装置がそれぞれ提案されている。
かかる縮小転写装置の中でも半導体の微細化に対応する方法として、電子線を用いたセル・プロジェクション露光法やブロック露光法と呼ばれる方法、さらに高スループット化が可能なEPL(ElectronBeam Projection Lithography)法と呼ばれる方法が開発されている。これらの方法に使用される電子線露光用マスクのうち、従来のマスクの構造を説明するために、シリコン薄膜に電子線の透過孔を設けた電子線露光用マスク(以下、ステンシルマスクと記す)の代表的な製造方法を図4に従って説明する。まず、千数百℃程度の温度による熱酸化等によって形成されたシリコン酸化膜12が形成されたシリコン基板と、支持基板となるシリコン基板13とをシリコン酸化膜12を介して、千℃程度の温度で熱融着によって貼り合わせた後、貼り合わせ層であるシリコン酸化膜12が形成されたシリコン基板を数十ミクロン(μm)の厚さに切断して、所定の厚さに切断面を研磨してシリコン薄膜11が形成された基板を用意する(図4(a)参照)。このような基板は、一般的にSOI(Silicon OnInsulator)基板と呼ばれ、センサー類を作製するための基板として一般的に使われている。(例えば、石田誠、李栄泰:応用物理7,p.700(1995))。SOI基板は、その加工性の面からステンシルマスク用基板として使用されており、通常シリコン基板13の厚さは500μm〜725μm、シリコン薄膜11の厚さは2μm〜20μm、シリコン酸化膜12の厚さは約1μm程度である。これらの値は、電子線縮小露光転写装置の方式や用いられるステンシルマスクの形態によって異なる。
前述のSOI基板を用いた従来のステンシルマスクの製造方法について説明する。シリコン薄膜11上に形成したレジスト層に、電子線マスク描画装置等により電子線描画し、現像してレジストパターンを形成し、このレジストパターンをマスクにして、シリコン薄膜11をドライエッチングによりエッチングした後、レジストパターンを剥離してシリコン薄膜パターン11aを作製する(図4(b)参照)。
次に基板の裏面側と表面側の全面に、後工程で開口部18を形成するバックエッチングの際のエッチング保護膜15としてシリコン窒化膜(以下、Si膜と記す)を形成する(図4(c)参照)。ここでパターン化されたシリコン薄膜11a側にも形成する理由は、特にバックエッチングの終わり近くにおいて、基板全体がエッチング液にさらされることが多いため、パターン化されたシリコン薄膜11aを保護するためである。また、このようなエッチング保護膜15の形成は、表裏同時に成膜が可能な減圧CVD(ChemicalVapor Deposition:化学気相堆積)法などによれば一工程で済む。その後、フォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクにしてドライエッチング等により、エッチング保護膜15をエッチングして、開口部18を形成する(バックエッチングの)際のマスクとなるエッチング保護膜パターン15aを形成する(図4(d)参照)。
次にエッチング保護膜パターン15aをマスクにして、シリコン基板13を80℃〜90℃のKOH水溶液等によりバックエッチングして開口部18を形成する。その後に、エッチング保護膜パターン15aを剥離し、続いて開口部面に露出した部分のシリコン酸化膜12を同時に剥離することにより、貫通した電子線透過孔19を有する従来のステンシルマスクが完成する(図4(e)参照)。この後に、必要に応じてステンシルマスクの電気伝導性や熱伝導性を高めるために表裏両面を金、白金等の酸化しにくい導電膜17で覆い、従来の導電膜付きのステンシルマスクが完成する(図4(f)参照)。
尚、導電膜17を形成する際は、開口部18が形成されたシリコン基板13aやシリコン薄膜パターン11aのSi面と、導電膜17との付着力を向上するためにチタン等の薄い膜を下地に形成することがある。導電膜17やその付着力を向上させるための下地に形成する薄い膜の内部応力は、その成膜条件等により小さくなるように制御される。
他の製造方法として、先行バックエッチング法と一般的に呼ばれている方法があり、この工程の概要を以下に説明する。先ずSOI基板の裏面側と表面側の全面にエッチング保護膜15を形成する(図4(b’)参照)。その後、フォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクにしてドライエッチング等により、エッチング保護膜15をエッチングして、エッチング保護膜パターン15aを形成する。続いてシリコン基板13をバックエッチングして開口部18を形成する(図4(c’)参照)。次にエッチング保護膜パターン15aを剥離し、次に開口部面に露出した部分のシリコン酸化膜12を剥離して、バックエッチングされたステンシルマスク基板を作製する(図4(d’)参照)。その後、電子線マスク描画装置等により電子線描画、現像してレジストパターンを形成し、このレジストパターンをマスクにして、シリコン薄膜11をドライエッチングによりエッチングした後、レジストパターンを剥離してシリコン薄膜パターン11aを作製することにより、貫通した電子線透過孔19を有する従来のステンシルマスクを完成する。この方法では、図4(d’)に示したステンシルマスク基板を予め作製しておけるので、ステンシルマスクの作製期間が短縮されるという利点がある。
また、バックエッチング工程において、KOH水溶液によるウェット方式のエッチング(以下、ウェットエッチングと記す)に替えて、エッチングガスを用いたドライ方式によるエッチング(以下、ドライエッチングと記す)を採用することもできる。この場合、図4(c)および(b’)の工程、すなはちKOH水溶液に対するエッチング保護膜15の形成工程を必要としない。代わって、シリコン基板13をドライエッチングする際にマスクとなる材料が必要となるが、開口部18を形成するためのレジストパターンを用いることができる。シリコン基板13をドライエッチングした場合、シリコン基板パターン13a’のエッチング断面はほぼ垂直な形状が得られる(図5参照)。この理由は、ウェット方式のエッチングの場合はシリコン基板の結晶面の方位にしたがってエッチングされる。たとえば、主面の面方位が<100>面であるシリコン基板の場合は、54.7°の角度でエッチングされる。一方、ドライエッチング方式の場合はその方法や条件にもよるが、面方位には関係なく異方性のエッチングが可能となるからである。
図4あるいは図5で説明した従来の構造のステンシルマスクにおいては、熱酸化等によって形成されたシリコン酸化膜を介して、二つのシリコン基板が千℃程度の温度で熱融着によって貼り合わされたSOI基板が使われている。シリコンとシリコン酸化膜との熱膨張係数の差により、室温下ではシリコン酸化膜に圧縮の内部応力(以下、圧縮応力と記す)が生じ、SOI基板の反りの原因となっていた。例えば、シリコンとシリコン酸化膜のそれぞれの熱膨張係数を2.5×10―6―1、0.5×10―6―1(例えば、リアライズ社:シリコンの科学、第13章データ編(1996))とすると、1100℃で熱酸化して1μmの厚さのシリコン酸化膜を形成した後に、室温(23℃と仮定)まで冷却された基板の場合を計算すると、約190MPaの圧縮応力がシリコン酸化膜に生じることになる。この場合、直径200mmで厚さ0.725mmのシリコンウェハの場合、シリコンウェハ全体に約60μmの反りが発生することになる。実際のSOI基板では、シリコン薄膜が貼り合わせられていることやシリコン酸化膜の内部応力の緩和作用などによりその反り量は厳密には計算値と異なるが、数十μmの反りが残っていることが観測されている。
従って、前記従来のステンシルマスクの製造過程において、シリコン薄膜パターン11aの位置が所定の位置からズレてしまい、結果的には荷電ビーム縮小転写装置にて、縮小してウェハ上に転写する際に転写精度の劣化を引き起こす。
さらにステンシルマスクに入射した荷電ビームがステンシルマスク中で失うエネルギーは、ほぼ100%熱エネルギーに変換されるため、ステンシルマスクの温度は上昇する。それ故ステンシルマスクが熱膨張率の大きく異なる材料で構成されていると、熱歪みが大きくなり、転写精度の劣化を引き起こす原因となりかねない。先にも記したようにシリコンとシリコン酸化膜の熱膨張係数を比べると、温度にもよるが、シリコンの方が一桁前後大きいことからも分かるように、熱歪みを抑えるためにはシリコン酸化膜の厚さはできる限り薄くすることが望ましい。一方、ステンシルマスクの製造工程において、シリコン酸化膜の厚さには重要な意味がある。シリコン酸化膜は、シリコン基板のバックエッチングやシリコン薄膜のドライエッチングの際のエッチング停止層として機能する。しかしシリコン酸化膜はシリコン基板やシリコン薄膜をエッチングする際に若干エッチングされるために、シリコン基板やシリコン薄膜の厚さの分布やエッチング速度の分布などを考慮した必要最低限の厚さが必要とされている。
本発明はかかる従来の問題に鑑みなされたもので、その目的とするところは、製造工程中での基板の反りの変化によるパターンの位置ズレを抑制するとともに、熱歪みによる影響が小さく、荷電ビームによる露光の際の転写精度の高いステンシルマスクを提供することにある。
本発明において上記課題を達成するために、先ず本発明の第1の発明は、2枚の基板を中間層を介して貼り合わせ、一方の基板に荷電ビームの透過孔を形成し、該透過孔に相当する箇所のもう一方の基板に開口部を形成したステンシルマスクの製造方法であって、前記もう一方の基板の中間層側とは反対側の面に、中間層による基板の反りを防止するための基板反り防止膜を形成する工程と、前記一方の基板に一方の基板に荷電ビームの透過孔を形成し、該透過孔に相当する箇所の前記もう一方の基板に開口部を形成する工程とを有することを特徴とするステンシルマスクの製造方法である。
また、本発明の第2の発明は、前記基板反り防止膜の内部応力と厚さとを乗じた値が、前記中間層の内部応力と厚さとを乗じた値に等しくなるように基板反り防止膜が設けられていることを特徴とする請求項1記載のステンシルマスクの製造方法である。
また、本発明の第3の発明は、前記基板反り防止膜が、前記中間層と同じ薄膜形成法にて形成されていることを特徴とする請求項1または2記載のステンシルマスクの製造方法である。
また、本発明の第4の発明は、前記基板はシリコン基板であることを特徴とする請求項1から3のいれか一つに記載のステンシルマスクの製造方法である。
また、本発明の第5の発明は、前記中間層はシリコン酸化膜であることを特徴とする請求項1から4のいれか一つに記載のステンシルマスクの製造方法である。
以上詳細に説明したように、本発明のステンシルマスクによれば、開口部が形成される基板の中間層側とは反対側の面に基板反り防止膜を設けたことにより、中間層と基板反り防止膜の内部応力が相殺し合い、ステンシルマスク製造工程中の基板の反りの発生が抑制され、荷電ビーム縮小転写装置にて縮小してウェハ上の転写する際の熱歪みが小さくなり、ステンシルマスクパターンの位置精度や転写精度が向上するという効果を奏する。
また、基板反り防止膜の内部応力と厚さとを乗じた値を、中間層の内部応力と厚さとを乗じた値に等しくなるように制御することで、より正確な基板の反り防止が可能となる。
さらに、基板反り防止膜が中間層と同じ薄膜形成法で形成された基板反り防止膜とすることで、より正確かつ比較的容易に基板の反り防止膜を形成することが可能となる。
以下、基板としてシリコン基板を、中間層としてシリコン酸化膜を用いた場合の本発明のステンシルマスクを例にとり、実施の形態を詳細に説明するが、請求の範囲を逸脱しない範囲で実施が可能である。
図1には本発明のステンシルマスクの構造の例を示す断面図を、図2には本発明のステンシルマスクの製造工程の工程順の異なる二例の工程断面図を示す。シリコン基板3のシリコン薄膜1との貼り合わせ面の反対側の面にシリコン基板反り防止膜4を形成した部材を用いて作製されている。図1(a)は、バックエッチング工程において、ウェット方式のエッチングを採用した場合の本発明のステンシルマスクの基本構成を示し、図1(b)は図1(a)のステンシルマスクの両面に導電膜を有するステンシルマスクである。図1(c)はバックエッチング工程において、ドライエッチング方式によるエッチングを採用した場合の本発明のステンシルマスクの基本構成を示し、図1(d)は図1(c)のステンシルマスクの両面に導電膜を有するステンシルマスクである。いづれの場合も、シリコン基板のシリコン薄膜との貼り合わせ面の反対側の面に、シリコン基板反り防止膜を設けたことにより、シリコン酸化膜とシリコン基板反り防止膜の内部応力が相殺し合うことで、シリコン基板の反りを防ぐことができる。
次に本発明を詳細に説明するために、本発明のステンシルマスクのうち、最も工程数の多い図1(b)のステンシルマスクの製造工程の一例の工程断面図である図2に従って説明する。先ずシリコン薄膜1とシリコン基板3がシリコン酸化膜2を介して貼り合わされたSOI基板を用意する(図2(a)参照)。ここでシリコン酸化膜2は熱酸化により形成され、その厚さを0.2μmから1μmの範囲とする。
ここでシリコン酸化膜2の厚さを0.2μmから1μmの範囲を設ける理由を述べる。これまで述べたようにシリコン酸化膜2の厚さは薄い方が望ましい。しかしながら良好な貼り合わせ状態を実現するにはある程度の厚さは必要であり、その下限は文献から推定するとおよそ0.02μmであると考えられる(阿部孝夫、三谷清、中里泰章:応用物理11、p.1080(1994))。また良く知られているように薄膜の内部応力の変化による基板の反りの大きさは薄膜の厚さに比例する。したがって、従来1μmであったシリコン酸化膜2の厚さを0.02μmにすれば、基板の反りは50分の1となり、ステンシルマスクを作製する上で、またステンシルマスクを使用する上でのパターン精度は格段に向上する。
一方、次工程であるシリコン基板3のバックエッチングやシリコン薄膜1のドライエッチングにおいては、シリコンのエッチング速度に比べてシリコン酸化膜のエッチング速度が遅くなるような条件、いわゆる選択比(選択比=(シリコンのエッチング速度)/(シリコン酸化膜のエッチング速度))が大きくなる条件を用い、シリコン酸化膜をエッチング停止層として利用している。ところが、シリコン基板3やシリコン薄膜1にはそれぞれの厚さに分布があるばかりでなく、エッチングの分布も加わり、実際にはシリコンのエッチングが終わり、シリコン酸化膜2の面まで達している箇所と、未だシリコンのエッチングが終わりきっていない箇所が存在する。シリコンのエッチングが終わりきっていない箇所のエッチングを終わらせるにはその分だけエッチング時間を長くすればよいが、それにより既にシリコン酸化膜2まで達している箇所はある程度エッチングされてしまうことになる。そのため、シリコン酸化膜2の厚さは、シリコン酸化膜2の厚さの分布とシリコンのエッチング分布とを考慮して最低の厚さを確保しておくことが必要となる。特に厚さが500μm以上あるシリコン基板3のバックエッチング工程においては、その方式や条件にもよるが、KOH水溶液によるウェット方式の場合の選択比は約100程度、ドライエッチング方式によるエッチングを採用した場合の選択比は約20程度であり、特にドライエッチング方式を採用する場合のエッチング分布を考慮すると、シリコン酸化膜2は0.2μm以上の厚さが必要である。
次にシリコン基板3のシリコン薄膜1との貼り合わせ面の反対側の面にシリコン基板反り防止膜4を形成して、本発明のステンシルマスクを作製するための部材とする(図2(b)参照)。ここでシリコン基板反り防止膜4の材料としては、酸化シリコン、窒化シリコン、炭化シリコン等や、クロム、タングステン、タンタル、チタン等の金属やこれらの金属を含む合金、或いはこれらの金属または合金と酸素、窒素、炭素等を含む金属化合物等が挙げられる。中でも、シリコン酸化膜2と同じ酸化シリコンが最も好ましい。その理由は、薄膜形成法やその条件にもよるが、熱膨張係数をシリコン酸化膜2とほぼ同じ値にできるからである。シリコン基板反り防止膜4の形成法としては、熱酸化法、CVD法、スパッタ法、蒸着法、SOG(スピンオングラス)法等の薄膜形成方法を用いることができる。シリコン基板反り防止膜4の内部応力(以下、σと記す)をシリコン酸化膜2の内部応力(以下、σと記す)に同じに制御するには、シリコン酸化膜2と同じ薄膜形成方法で、且つ同じ形成条件を採用する方が好ましい。より好ましくは、SOI基板の製造工程において、千数百℃程度の温度による熱酸化によってシリコン酸化膜が形成されたシリコン基板と、シリコン基板3とをシリコン酸化膜を介して千℃程度の温度で熱融着によって貼り合わせ、シリコン酸化膜2が形成されたシリコン基板を数十ミクロン(μm)の厚さに切断する前に、SiO層2を形成した方法と同じ熱酸化によりシリコン基板3の裏面にシリコン酸化膜からなるシリコン基板反り防止膜4を形成して本発明のステンシルマスクを作製するための部材(図2(b)参照)として用意してもよい。その際に、シリコン基板反り防止膜4の厚さ(以下、Tと記す)とシリコン酸化膜2の厚さ(以下、Tと記す)とを同じ厚さにすれば、σ・T=σ・Tとなり、パターン精度の良いステンシルマスクを作製する上で、またステンシルマスクに形成されたパターンを荷電ビーム縮小転写装置にて縮小してウェハ上に転写する精度の上で問題のない領域に入る。
シリコン基板反り防止膜4の材料や形成法がシリコン酸化膜2と異なる場合には、それぞれの膜の形成法およびその条件による内部応力の制御方法を事前に検討し、σ・T値がσ・T値と同じになるように内部応力と厚さを設定しておく。また同時に、室温(23℃)から数百℃または千℃程度の高温になった場合の、それぞれの膜の内部応力の変化を調べておく。このことは、一般的に薄膜と基板との熱膨張係数の差による薄膜の内部応力の変化は、温度に対して比例関係にあるが、それ以外の要因による内部応力の変化は温度に対して比例して変化しない場合が多く、概して薄膜の物性が熱により変わることがあるからである。具体的には、薄膜の内部応力には、厚さ方向に不均質な構造欠陥によるものと基板との熱膨張係数の差に起因するものがある。前者の不均質な構造欠陥は、薄膜の成膜過程において熱平衡状態に回復する課程で凍結されているため、形成時の温度以上の熱が加わると、薄膜の構造欠陥部分の緩和作用により、結果的に薄膜の内部応力に変化が生じる。その程度は、薄膜の形成条件に大きく依存している(例えば、技術情報協会:薄膜材料の測定・評価、p.63(1991))。
シリコン酸化膜2を形成する工程やシリコン基板反り防止膜4を形成する工程では、その形成条件を如何に厳しく制御してもそれぞれの内部応力や厚さにはばらつきが生じる。したがって、σ・T=σ・Tとなるように成膜しても、厳密にはσ・T値とσ・T値にはそれぞれある範囲が存在する。例えばσ=190MPa、T=0.2μmの場合はσ・T値は38MPa・μmであるが、σとTにはそれぞれ成膜のばらつきや測定のばらつきが含まれており、それらのばらつきがそれぞれ平均値±5%程度の範囲にあるとすると、T=0.2μmの場合のσ・T値は約34MPa・μmから約42MPa・μmの範囲にあり、T=1μmの場合のσ・T値は約170MPa・μmから約210MPa・μmの範囲にあることになる。一方、σ・T値にも同様のばらつきが存在していることになる。したがって、本発明において、σ・T値がσ・T値と等しくなるようにシリコン基板反り防止膜4を形成するという場合は、σ・T値のばらつきの範囲内にσ・T値のばらつきの平均値が入っていることを指すこととするが、内部応力と厚さを乗じた値では、概ね、平均値±10%程度の範囲でばらつきがある。この場合、結果的に基板の反りは10μm未満の良好な値に抑制される。
次にシリコン薄膜1の表面にレジスト層を塗布し、電子線マスク描画装置を使用した電子線リソグラフィ等の手段により荷電ビームの透過孔9を形成するためのレジストパターンを形成し、該レジストパターンをマスクとして、シリコン薄膜1を公知のドライエッチングによりエッチングした後、レジストパターンを有機溶剤等の剥離液や酸素プラズマによるアッシング等の方法で剥離して、シリコン薄膜パターン1aを作製する(図2(c)参照)。
次にシリコン薄膜パターン1aを有するSOI基板の裏面側と表面側の全面に、後工程で開口部8を形成するバックエッチングの際のエッチング保護膜5として、シリコン窒化膜を減圧CVD法等により形成する(図2(d)参照)。その後、フォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクにして公知のドライエッチング等により、エッチング保護膜5とシリコン基板反り防止膜4を続けてエッチングして、バックエッチングの際のマスクとなるエッチング保護膜パターン5aとシリコン基板反り防止膜パターン4aを形成する(図2(e)参照)。
次にエッチング保護膜パターン5aをマスクにして、シリコン基板3を90℃のKOH水溶液によりバックエッチングして開口部8を形成し、続けて開口部に露出したシリコン酸化膜2を緩衝フッ酸処理等で除去する。ここで本発明のステンシルマスクでは、シリコン基板反り防止膜パターン4aを残した構成としている。その後、エッチング保護膜パターン5aを熱りん酸等で剥離して、貫通した荷電ビームの透過孔9を有する本発明のステンシルマスクが出来上がる(図2(f)参照)。
この後に、必要に応じてステンシルマスクの電気伝導性や熱伝導性を高めるために、図2(f)に示したステンシルマスクの表裏両面に数百オングストロームから千数オングストロームの厚さの金等を材料とする導電膜7を形成して、本発明の導電膜付きのステンシルマスクが完成する。(図2(g)参照)。尚、導電膜7の付着力強化のために、公知のDCマグネトロンスパッタ法等により、数オングストロームの厚さのチタン膜等を下地に成膜してもよい。
次に、先行バックエッチング法の工程を以下に説明する。先ずシリコン基板3の裏面にシリコン基板反り防止膜4を形成した基板を用意し(図2(b)参照)、該基板の裏面側と表面側の全面に、バックエッチングの際のエッチング保護膜5を形成する(図3(c’)参照)。その後、フォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクにして公知のドライエッチングにより、エッチング保護膜5とシリコン基板反り防止膜4をエッチングして、バックエッチングの際のマスクとなるエッチング保護膜パターン5aとシリコン基板反り防止膜パターン4aを形成する(図2(d’)参照)。
次にシリコン基板3をKOH水溶液にてバックエッチングし、開口部面のシリコン酸化膜2を緩衝フッ酸処理または公知のドライエッチング等でエッチング除去する。ここで本発明のステンシルマスクでは、シリコン基板反り防止膜パターン4aを残した構成としている。次にエッチング保護膜パターン5aをりん酸で剥離し、バックエッチングされたステンシルマスク基板を作製する(図2(e’)参照)。
次にシリコン薄膜1の表面にレジスト層を塗布し、電子線マスク描画装置を使用した電子線リソグラフィ等の手段により荷電ビームの透過孔9を形成するためのレジストパターンを形成し、該レジストパターンをマスクとして、シリコン薄膜1を公知のドライエッチングによりエッチングして貫通した後に、レジストパターンを有機溶剤等の剥離液や酸素プラズマによるアッシング等の方法で剥離して、貫通した荷電ビームの透過孔9を有する本発明のステンシルマスクを完成する(図2(f)参照)。この後に、必要に応じてステンシルマスクの表裏両面に導電膜7を形成して、導電膜付きステンシルマスクとしてもよい(図2(g)参照)。
シリコン窒化膜からなるエッチング保護膜5とシリコン基板反り防止膜4のドライエッチングは、フロロカーボン系ガス(CF、CHF、C等)を主体とした混合ガスをエッチングガスに用いることができる。ドライエッチング装置としては、RIE、ECR、ICP、マイクロ波、ヘリコン波、NLD等の放電方式を用いたものが挙げられる。
また、シリコン薄膜1のドライエッチングにおいて、レジストのエッチング耐性が不足している場合は、シリコン窒化膜、シリコン酸化膜、シリコン炭化膜等や、クロム、タングステン、タンタル、チタン等の金属やこれらの金属を含む合金、或いはこれらの金属または合金と酸素、窒素、炭素等を含む金属化合物からなる薄膜をエッチングマスクとして用いてもよい。これらのエッチングマスクは公知の薄膜形成法によって形成できる。この際にエッチングマスクとなる薄膜の内部応力が極力小さくなるような条件にて形成することが好ましい。シリコン薄膜1のドライエッチングは、フッ素系ガス(CF4、、SF等)を主体とした混合ガス、塩素系ガス(Cl、SiCl等)を主体とした混合ガス、臭素系ガス(HBr等)を主体とした混合ガス等をエッチングマスクの材料の耐性を考慮して用いることができる。ドライエッチング装置としては、これまで述べたような公知のRIE、ECR、ICP、マイクロ波、ヘリコン波、NLD等の放電方式を用いたものが挙げられる。
以上、図1(b)に示した本発明によるステンシルマスクについて、その製造工程例を挙げ、工程断面図である図2に従って説明したが、本発明のステンシルマスクは、図1(c)および(d)に示したようなドライエッチングによりシリコン基板に開口部を形成する工程を使って作製することもできる。また、この場合もシリコン薄膜1とシリコン基板3のエッチング加工はどちらを先に行っても良く、シリコン基板をウェットエッチングする場合に比べて、基板全面へのエッチング保護膜の形成工程が不要となる。尚、シリコン基板のドライエッチングは、前記シリコン基板をウェットエッチングする場合の製造工程で説明したシリコン基板のドライエッチングと同様な装置やエッチング条件で可能である。
以下、実施例に基づき本発明をさらに詳細に説明する。
熱酸化法により形成した厚さ0.5μmのシリコン酸化膜2を介して、厚さ20μmのシリコン薄膜1と、厚さ500μmのシリコン基板3が貼り合わされ、シリコン基板3の裏面に、貼り合わせ層であるシリコン酸化膜2と同じ熱酸化法により形成した厚さ0.5μmのSiOからなるシリコン基板反り防止膜4が形成された直径100mmのSOI基板を用意した(図2(b)参照)。この時のシリコン酸化膜2の内部応力と膜厚とを乗じた値は約130MPa・μmで、シリコン基板反り防止膜4の内部応力と膜厚とを乗じた値は約140MPa・μmであり、SOI基板の反りは10μm未満であった。
次に前記シリコン薄膜1の上に、通常の電子線リソグラフィプロセスによりレジストパターンを形成した。次に該レジストパターンをマスクとして、シリコン薄膜1をフロロカーボン系混合ガスを用いたICP方式のドライエッチング装置によりドライエッチングした後、残っている該レジストパターンを有機溶剤により除去して、パターン化されたシリコン薄膜1aを形成した(図2(c)参照)。
次にシリコン薄膜パターン1aを有する基板の表裏全面に、バックエッチング保護膜5となるシリコン窒化膜を形成した。シリコン窒化膜は、ジクロロシランガスとアンモニアガスからなる混合ガスを用いた減圧CVD法にて850℃の温度で形成した(図2(d)参照)。このとき基板は850℃の高温にさらされるが、加熱しながら基板の反りの変化を測定できる装置にて事前に基板の反りの変化を確認したところ、シリコン基板3の裏面にシリコン酸化膜2と同じSiOからなるシリコン基板反り防止膜4が形成されているため、基板の反りの変化量は最大10μm未満であった。
その後、シリコン基板3の裏面のシリコン窒化膜上に通常のフォトリソグラフィ法により、レジストパターンを作製し、該レジストパターンをマスクとして、シリコン窒化膜とSiOからなるシリコン基板反り防止膜をフロロカーボン系混合ガスを用いたRIE装置によりドライエッチングした後、残ったレジストパターンを酸素プラズマによりアッシング処理して除去し、エッチング保護膜パターン5aと同じくシリコン基板反り防止膜パターン4aを形成した(図2(e)参照)。
次にエッチング保護膜パターン5aをマスクとして、シリコン基板3を90℃に加熱した30重量%のKOH水溶液によりバックエッチングして開口部8を形成した。この後、シリコン基板3の開口部8に露出した部分のシリコン酸化膜2を緩衝フッ酸で完全に除去し、シリコン酸化膜パターン2aを形成した。さらにシリコン窒化膜で形成されたエッチング保護膜パターン5aを100℃の熱りん酸液で除去し、本発明のステンシルマスクが完成した(図2(f)もしくは図1(a)参照)。このとき、ステンシルマスクの荷電ビームの透過孔9の設計値からの位置ずれを測定したところ、従来のステンシルマスクと比べて、シリコン薄膜パターン1aの位置ずれは格段に小さくなり、ステンシルマスクパターンの位置精度が向上していることを確認した。
この後に、本発明のステンシルマスクの電気伝導性や熱伝導性を高めるために、図2(f)もしくは図1(a)に示したステンシルマスクの表裏両面に、DCマグネトロンスパッタ法により、付着力強化層として200オングストロームの厚さのチタン膜を下地に成膜し、続いて1000オングストローム(0.1μm)の厚さの白金を成膜して導電膜7を形成し、本発明の導電膜付きのステンシルマスクが完成した。(図2(g)参照もしくは図1(b)参照)。このとき、チタン膜および白金膜の内部応力は、100MPa未満の引っ張りの応力になるように制御し、導電膜7の形成前後でステンシルマスクに反りが発生しないこと、また導電膜7のシート抵抗値が30Ω/□以下であることを確認した。
図3は本発明のシリコン基板にドライエッチングを用いて開口部を形成する場合のステンシルマスクの製造工程の一例を示す工程断面図である。図3に示すように、熱酸化法により形成した厚さ1μmのシリコン酸化膜2を介して、厚さ2μmのシリコン薄膜1と、厚さ500μmのシリコン基板3が貼り合わされ、シリコン基板3の裏面に、貼り合わせ層であるシリコン酸化膜2と同じ熱酸化法により形成した厚さ1μmのSiOからなるシリコン基板反り防止膜4が形成された直径100mmのSOI基板を用意した(図3(a)参照)。この時のシリコン酸化膜2の内部応力と膜厚とを乗じた値は約250MPa・μmで、シリコン基板反り防止膜4の内部応力と膜厚とを乗じた値は約250MPa・μmであり、基板の反りは10μm未満であった。
次にシリコン基板3の表面上に通常のフォトリソグラフィ法により、レジストパターン10を作製し、該レジストパターンをマスクとして、SiOからなるシリコン基板反り防止膜をフロロカーボン系混合ガスを用いたRIE装置によりドライエッチングし、シリコン基板反り防止膜パターン4aを形成した(図3(b)参照)。
続いて、レジストパターン10とシリコン基板反り防止膜パターン4aとをマスクとして、シリコン基板3をフロロカーボン系混合ガスを用いたICP方式のドライエッチング装置にてバックエッチングして開口部8を形成した。このとき、レジストパターン10の膜厚は減少したが、シリコン基板反り防止膜パターン4aが露出することは無かった。また、シリコン基板3の開口部8を形成する全ての箇所が完全にエッチングされた際に、厚さ1μmのシリコン酸化膜2はエッチング停止層としての役目を充分果たしていた。このとき、エッチング後のシリコン基板3a’の断面はほぼ垂直に近いものであった。この後、レジストパターン10を酸素プラズマによりアッシング処理して除去した後、シリコン基板3a’の開口部8に露出したシリコン酸化膜2を緩衝フッ酸で完全にエッチング除去し、シリコン酸化膜パターン2aを形成した(図3(c)参照)。
次に前記シリコン薄膜1の上に、通常の電子線リソグラフィプロセスによりレジストパターンを形成した。次に該レジストパターンをマスクとして、シリコン薄膜1をフロロカーボン系混合ガスを用いたICPエッチング装置によりドライエッチングして荷電ビームの透過孔9を形成し、残っているレジストパターンを有機溶剤により除去して、パターン化されたシリコン薄膜1aを形成して、本発明のステンシルマスクが完成した(図3(d)もしくは図1(c)参照)。このとき、ステンシルマスクの荷電ビームの透過孔9の設計値からの位置ずれは、従来のステンシルマスクと比べて格段に小さくなり、ステンシルマスクパターンの位置精度が向上していることを確認した。
この後に、実施例1と同様に、本発明のステンシルマスクの電気伝導性や熱伝導性を高めるために、ステンシルマスクの表裏両面にDCマグネトロンスパッタ法により、付着力強化層として200オングストロームの厚さのチタン膜と、1000オングストローム(0.1μm)の厚さの白金を成膜して導電膜7を形成して、本発明の導電膜付きのステンシルマスクが完成した。(図3(e)もしくは図1(d)参照)。このとき、ステンシルマスクの荷電ビームの透過孔9の設計値からの位置ずれを測定したところ、従来のステンシルマスクと比べて、シリコン薄膜パターン1aの位置ずれは格段に小さくなり、ステンシルマスクパターンの位置精度が向上していることを確認した。
本発明によるステンシルマスクの構造の例を示す断面図である。 本発明のステンシルマスクの製造工程を工程順の異なる二例を示す工程断面図である。 実施例2の本発明のステンシルマスクの製造工程を工程順に示す工程断面図である。 従来のステンシルマスクの製造工程を工程順の異なる二例を示す工程断面図である。 他の従来のステンシルマスクの構造の例を示す断面図である。
符号の説明
1、11・・・シリコン薄膜
1a、11a・・・シリコン薄膜パターン
2、12・・・シリコン酸化膜
2a、12a・・・シリコン酸化膜パターン
3、13・・・シリコン基板
3a、3a’、13a・・・シリコン基板パターン
4・・・シリコン基板反り防止膜
4a・・・シリコン基板反り防止膜パターン
5、15・・・バックエッチング保護膜
5a、15a・・・バックエッチング保護膜パターン
7、17・・・導電膜
8、18・・・開口部
9、19・・・荷電ビーム透過孔
10・・・レジストパターン

Claims (5)

  1. 2枚の基板を中間層を介して貼り合わせ、一方の基板に荷電ビームの透過孔を形成し、該透過孔に相当する箇所のもう一方の基板に開口部を形成したステンシルマスクの製造方法であって、
    前記もう一方の基板の中間層側とは反対側の面に、中間層による基板の反りを防止するための基板反り防止膜を形成する工程と、
    前記一方の基板に一方の基板に荷電ビームの透過孔を形成し、該透過孔に相当する箇所の前記もう一方の基板に開口部を形成する工程と
    を有することを特徴とするステンシルマスクの製造方法
  2. 前記基板反り防止膜の内部応力と厚さとを乗じた値が、前記中間層の内部応力と厚さとを乗じた値に等しくなるように基板反り防止膜が設けられていることを特徴とする請求項1記載のステンシルマスクの製造方法
  3. 前記基板反り防止膜が、前記中間層と同じ薄膜形成法にて形成されていることを特徴とする請求項1または2記載のステンシルマスクの製造方法
  4. 前記基板はシリコン基板であることを特徴とする請求項1から3のいれか一つに記載のステンシルマスクの製造方法
  5. 前記中間層はシリコン酸化膜であることを特徴とする請求項1から4のいれか一つに記載のステンシルマスクの製造方法
JP2004202809A 2004-07-09 2004-07-09 ステンシルマスクの製造方法 Expired - Fee Related JP4582299B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004202809A JP4582299B2 (ja) 2004-07-09 2004-07-09 ステンシルマスクの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004202809A JP4582299B2 (ja) 2004-07-09 2004-07-09 ステンシルマスクの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000343487A Division JP3818049B2 (ja) 2000-11-10 2000-11-10 ステンシルマスク

Publications (2)

Publication Number Publication Date
JP2004320051A JP2004320051A (ja) 2004-11-11
JP4582299B2 true JP4582299B2 (ja) 2010-11-17

Family

ID=33475789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004202809A Expired - Fee Related JP4582299B2 (ja) 2004-07-09 2004-07-09 ステンシルマスクの製造方法

Country Status (1)

Country Link
JP (1) JP4582299B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295009A (ja) * 2005-04-13 2006-10-26 Dainippon Printing Co Ltd 荷電粒子線用転写マスクの作製方法及び荷電粒子線用転写マスク
JP5256928B2 (ja) * 2008-08-18 2013-08-07 凸版印刷株式会社 ステンシルマスク及びその製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302740A (ja) * 1988-05-30 1989-12-06 Toshiba Corp 誘電体分離半導体基板およびその製造方法
JPH03250615A (ja) * 1990-02-28 1991-11-08 Shin Etsu Handotai Co Ltd 接合ウエーハの製造方法
JPH05216216A (ja) * 1992-02-07 1993-08-27 Matsushita Electric Ind Co Ltd ステンシルマスク形成方法
JPH06104153A (ja) * 1992-03-16 1994-04-15 American Teleph & Telegr Co <Att> 半導体集積回路の製造方法
JPH07135129A (ja) * 1993-06-23 1995-05-23 Hitachi Ltd Si転写マスク、及び、Si転写マスクの製造方法
JPH08195344A (ja) * 1995-01-13 1996-07-30 Nec Corp アパーチャ及びその製造方法
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JPH1078650A (ja) * 1996-09-04 1998-03-24 Nec Corp 荷電ビーム描画装置用アパチャおよびその製造方法
JP2000021729A (ja) * 1998-07-01 2000-01-21 Nec Corp 荷電ビーム一括露光用透過マスクおよびその製造方法
JP2000098593A (ja) * 1998-09-21 2000-04-07 Hyundai Electronics Ind Co Ltd ステンシルマスク製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302740A (ja) * 1988-05-30 1989-12-06 Toshiba Corp 誘電体分離半導体基板およびその製造方法
JPH03250615A (ja) * 1990-02-28 1991-11-08 Shin Etsu Handotai Co Ltd 接合ウエーハの製造方法
JPH05216216A (ja) * 1992-02-07 1993-08-27 Matsushita Electric Ind Co Ltd ステンシルマスク形成方法
JPH06104153A (ja) * 1992-03-16 1994-04-15 American Teleph & Telegr Co <Att> 半導体集積回路の製造方法
JPH07135129A (ja) * 1993-06-23 1995-05-23 Hitachi Ltd Si転写マスク、及び、Si転写マスクの製造方法
JPH08195344A (ja) * 1995-01-13 1996-07-30 Nec Corp アパーチャ及びその製造方法
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JPH1078650A (ja) * 1996-09-04 1998-03-24 Nec Corp 荷電ビーム描画装置用アパチャおよびその製造方法
JP2000021729A (ja) * 1998-07-01 2000-01-21 Nec Corp 荷電ビーム一括露光用透過マスクおよびその製造方法
JP2000098593A (ja) * 1998-09-21 2000-04-07 Hyundai Electronics Ind Co Ltd ステンシルマスク製造方法

Also Published As

Publication number Publication date
JP2004320051A (ja) 2004-11-11

Similar Documents

Publication Publication Date Title
JP3406302B2 (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
JP3818049B2 (ja) ステンシルマスク
JP4220229B2 (ja) 荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスクの製造方法
JP4582299B2 (ja) ステンシルマスクの製造方法
JP4655411B2 (ja) マスクおよびその製造方法と半導体装置の製造方法
WO2001091167A1 (fr) Substrat pour masque de transfert, masque de transfert et son procede de fabrication
JPH10261713A (ja) 半導体装置の製造方法
US8143175B2 (en) Dry etching method
US6372082B1 (en) Method and apparatus for semiconductor device fabrication
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
JP4333107B2 (ja) 転写マスク及び露光方法
JP3622308B2 (ja) 荷電ビーム一括露光用透過マスク
JP4228441B2 (ja) 転写マスクの製造方法
JP4788249B2 (ja) ステンシルマスクブランク及びステンシルマスク並びにそれを用いた荷電粒子線のパターン露光方法
JP3913145B2 (ja) パターン形成方法
US20130130503A1 (en) Method for fabricating ultra-fine nanowire
JP4451335B2 (ja) 半導体装置の製造方法
JP2003115483A (ja) 基板の湾曲を低減させる薄膜積層素子の製造方法
JP2001351840A (ja) 転写マスクの製造方法及び転写マスク
JP3271390B2 (ja) 荷電ビーム露光用透過マスク及びその製造方法
JP4639823B2 (ja) 荷電粒子線露光用マスクブランク、荷電粒子線露光用マスク、及びその製造方法、並びにパターン露光方法
JP5332776B2 (ja) 転写マスクの製造方法
JPH11214290A (ja) レジスト膜及び半導体装置の製造方法
JP2728310B2 (ja) 半導体ウェーハーのゲッタリング方法
JP3303858B2 (ja) X線マスク及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100817

R150 Certificate of patent or registration of utility model

Ref document number: 4582299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees