JP3271616B2 - 電子線露光用マスク及びその製造方法 - Google Patents
電子線露光用マスク及びその製造方法Info
- Publication number
- JP3271616B2 JP3271616B2 JP21364399A JP21364399A JP3271616B2 JP 3271616 B2 JP3271616 B2 JP 3271616B2 JP 21364399 A JP21364399 A JP 21364399A JP 21364399 A JP21364399 A JP 21364399A JP 3271616 B2 JP3271616 B2 JP 3271616B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- buried insulating
- semiconductor
- insulating film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/04—Means for controlling the discharge
- H01J2237/043—Beam blanking
- H01J2237/0435—Multi-aperture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31793—Problems associated with lithography
- H01J2237/31794—Problems associated with lithography affecting masks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、電子線露光用マ
スク及びその製造方法に係り、詳しくは、マスクの機械
的強度を損なうことなく微細パターン部の形成を可能に
した電子線露光用マスク及びその製造方法に関する。
スク及びその製造方法に係り、詳しくは、マスクの機械
的強度を損なうことなく微細パターン部の形成を可能に
した電子線露光用マスク及びその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩ（大規模集積回路）で代表される
半導体装置の製造では、半導体基板上に形成したシリコ
ン酸化膜、シリコン窒化膜等の絶縁膜、あるいはアルミ
ニウム合金膜、銅合金膜等の導電膜を含む各種薄膜を所
望の形状にパターニングするために、リソグラフィ技術
が欠かせない。このリソグラフィ技術では、従来から、
紫外線に感光するフォトレジストを用いて薄膜上に塗布
してフォトレジスト膜を形成した後、このフォトレジス
ト膜にマスクパターンを介して紫外線を照射（露光）し
て、紫外線照射領域を可溶化（ポジ型）、あるいは紫外
線非照射領域を可溶化（ネガ型）に変質させるようにし
てレジストマスクを形成するようにした、フォトリソグ
ラフィ技術が広く採用されている。
半導体装置の製造では、半導体基板上に形成したシリコ
ン酸化膜、シリコン窒化膜等の絶縁膜、あるいはアルミ
ニウム合金膜、銅合金膜等の導電膜を含む各種薄膜を所
望の形状にパターニングするために、リソグラフィ技術
が欠かせない。このリソグラフィ技術では、従来から、
紫外線に感光するフォトレジストを用いて薄膜上に塗布
してフォトレジスト膜を形成した後、このフォトレジス
ト膜にマスクパターンを介して紫外線を照射（露光）し
て、紫外線照射領域を可溶化（ポジ型）、あるいは紫外
線非照射領域を可溶化（ネガ型）に変質させるようにし
てレジストマスクを形成するようにした、フォトリソグ
ラフィ技術が広く採用されている。
【０００３】ところで、ＬＳＩの高性能化に伴う集積化
の向上につれて、より微細な加工が可能なリソグラフィ
技術が要求されるようになり、これに伴って露光媒体と
して紫外線より短い波長の電子線を用いるようにした電
子線リソグラフィ技術が開発されてきている。この電子
線リソグラフィ技術においては電子線に感光する電子線
用レジストが用いられて、この電子線用レジストに電子
線を照射して露光することにより所望のパターンを描画
することが行われる。ここで、上述の電子線用レジスト
に所望のパターンを描画するにあたっては、ステンシル
マスクいわゆるアパーチャマスク（以下、電子線露光用
マスクと称する）が使用される。この電子線露光用マス
クの材料としては、電子の散乱、吸収効率の高く、微細
加工に適したものが選ばれ、一般にシリコン薄膜等の半
導体膜が用いられている。
の向上につれて、より微細な加工が可能なリソグラフィ
技術が要求されるようになり、これに伴って露光媒体と
して紫外線より短い波長の電子線を用いるようにした電
子線リソグラフィ技術が開発されてきている。この電子
線リソグラフィ技術においては電子線に感光する電子線
用レジストが用いられて、この電子線用レジストに電子
線を照射して露光することにより所望のパターンを描画
することが行われる。ここで、上述の電子線用レジスト
に所望のパターンを描画するにあたっては、ステンシル
マスクいわゆるアパーチャマスク（以下、電子線露光用
マスクと称する）が使用される。この電子線露光用マス
クの材料としては、電子の散乱、吸収効率の高く、微細
加工に適したものが選ばれ、一般にシリコン薄膜等の半
導体膜が用いられている。
【０００４】図４は、従来の電子線露光用マスクの構成
を示す断面図である。電子線露光用マスク５１は、同図
に示すように、例えばシリコン単結晶から成り開口５３
が形成されている基板部５２と、この基板部５２により
支持された薄膜部５４とから構成されている。薄膜部５
４は例えばシリコン酸化膜から成る埋め込み絶縁膜５５
を介してシリコン単結晶から成る半導体活性膜５６が形
成されて、この半導体活性膜５６には開口５３と連通す
る開口５８を有する所望の形状のパターン部５７が形成
されている。ここで、基板部５２の開口５３及び半導体
活性膜５６の開口５８は、電子線露光の際に電子線の通
過孔となる。
を示す断面図である。電子線露光用マスク５１は、同図
に示すように、例えばシリコン単結晶から成り開口５３
が形成されている基板部５２と、この基板部５２により
支持された薄膜部５４とから構成されている。薄膜部５
４は例えばシリコン酸化膜から成る埋め込み絶縁膜５５
を介してシリコン単結晶から成る半導体活性膜５６が形
成されて、この半導体活性膜５６には開口５３と連通す
る開口５８を有する所望の形状のパターン部５７が形成
されている。ここで、基板部５２の開口５３及び半導体
活性膜５６の開口５８は、電子線露光の際に電子線の通
過孔となる。
【０００５】次に、図５及び図６を参照して、同電子線
露光用マスクの製造方法について工程順に説明する。ま
ず、図５（ａ）に示すように、シリコン単結晶から成る
半導体基板６０を用いて、その裏面にＣＶＤ(Chemical
Vapor Deposition）法等によりシリコン窒化膜、シリコ
ン酸化膜等から成るエッチングマスク６１を形成する。
露光用マスクの製造方法について工程順に説明する。ま
ず、図５（ａ）に示すように、シリコン単結晶から成る
半導体基板６０を用いて、その裏面にＣＶＤ(Chemical
Vapor Deposition）法等によりシリコン窒化膜、シリコ
ン酸化膜等から成るエッチングマスク６１を形成する。
【０００６】次に、図５（ｂ）に示すように、半導体基
板６０の表面に周知のＳＩＭＯＸ(Separation by Impla
nted Oxygen)技術を利用して、酸素をイオン注入してシ
リコン酸化膜から成る埋め込み絶縁膜５５を形成して、
この埋め込み酸化膜５５を介して半導体基板６０から分
離された半導体活性膜５６を形成する。
板６０の表面に周知のＳＩＭＯＸ(Separation by Impla
nted Oxygen)技術を利用して、酸素をイオン注入してシ
リコン酸化膜から成る埋め込み絶縁膜５５を形成して、
この埋め込み酸化膜５５を介して半導体基板６０から分
離された半導体活性膜５６を形成する。
【０００７】次に、図５（ｃ）に示すように、周知のフ
ォトリソグラフィ法を利用して半導体活性膜５６の表面
の必要領域をフォトレジスト膜６２で覆った後、このフ
ォトレジスト膜６２をマスクとしてドライエッチングを
行って、半導体活性膜５６を所望の形状にパターニング
する。これにより、開口５８を有する所望の形状のパタ
ーン部５７が形成される。
ォトリソグラフィ法を利用して半導体活性膜５６の表面
の必要領域をフォトレジスト膜６２で覆った後、このフ
ォトレジスト膜６２をマスクとしてドライエッチングを
行って、半導体活性膜５６を所望の形状にパターニング
する。これにより、開口５８を有する所望の形状のパタ
ーン部５７が形成される。
【０００８】次に、開口５８内に露出されている埋め込
み絶縁膜５５を選択的にエッチングした後、図６（ｄ）
に示すように、エッチングマスク６１の必要領域をフォ
トレジスト膜６３で覆った後、このフォトレジスト膜６
３をマスクとしてドライエッチングを行って、エッチン
グマスク６１を所望の形状にパターニングする。
み絶縁膜５５を選択的にエッチングした後、図６（ｄ）
に示すように、エッチングマスク６１の必要領域をフォ
トレジスト膜６３で覆った後、このフォトレジスト膜６
３をマスクとしてドライエッチングを行って、エッチン
グマスク６１を所望の形状にパターニングする。
【０００９】次に、図６（ｅ）に示すように、フォトレ
ジスト膜６３を除去した後、エッチングマスク６１をマ
スクとして半導体基板６１を裏面からウエットエッチン
グして、半導体基板６０を選択的にエッチングして開口
５３を形成する。次に、エッチングマスク６１及び開口
５３内に露出されている埋め込み絶縁膜５５をドライエ
ッチングにより除去することにより、図４の電子線露光
用マスク５１を完成させる。
ジスト膜６３を除去した後、エッチングマスク６１をマ
スクとして半導体基板６１を裏面からウエットエッチン
グして、半導体基板６０を選択的にエッチングして開口
５３を形成する。次に、エッチングマスク６１及び開口
５３内に露出されている埋め込み絶縁膜５５をドライエ
ッチングにより除去することにより、図４の電子線露光
用マスク５１を完成させる。
【００１０】
【発明が解決しようとする課題】ところで、従来の電子
線露光用マスクでは、基板部により支持されている薄膜
部のパターン部を形成すべき半導体活性膜が全体にわた
って同じ膜厚に形成されているので、パターン精度を部
分的に変更するのが困難である、という問題がある。す
なわち、電子線露光用マスクでは、設計ルールに応じて
一枚のマスク上で部分的にパターン精度を変更して一部
のみに微細パターンを形成したい場合があるが、このよ
うな微細パターンを形成するには加工精度上、上述の半
導体活性膜の膜厚を薄くしなければならない。しかし、
半導体活性膜の膜厚を薄くすると必然的にマスクの機械
的強度が低下して、マスク耐性が低下するようになる。
一方、マスクの機械的強度を向上させるには、半導体活
性膜の膜厚を厚くしなければならない。
線露光用マスクでは、基板部により支持されている薄膜
部のパターン部を形成すべき半導体活性膜が全体にわた
って同じ膜厚に形成されているので、パターン精度を部
分的に変更するのが困難である、という問題がある。す
なわち、電子線露光用マスクでは、設計ルールに応じて
一枚のマスク上で部分的にパターン精度を変更して一部
のみに微細パターンを形成したい場合があるが、このよ
うな微細パターンを形成するには加工精度上、上述の半
導体活性膜の膜厚を薄くしなければならない。しかし、
半導体活性膜の膜厚を薄くすると必然的にマスクの機械
的強度が低下して、マスク耐性が低下するようになる。
一方、マスクの機械的強度を向上させるには、半導体活
性膜の膜厚を厚くしなければならない。
【００１１】例えば、機械的強度を確保するために半導
体活性膜を厚い膜厚に最適化した場合には、微細な開口
寸法が必要な領域ではアスペクト比が大きくなるため、
加工精度が不足するので微細パターンの形成は困難にな
る。逆に、半導体活性膜を薄い膜厚に最適化した場合に
は、微細パターンの形成は容易になるが、マスク全体の
膜厚が厚くなるので機械的強度が低下することになる。
体活性膜を厚い膜厚に最適化した場合には、微細な開口
寸法が必要な領域ではアスペクト比が大きくなるため、
加工精度が不足するので微細パターンの形成は困難にな
る。逆に、半導体活性膜を薄い膜厚に最適化した場合に
は、微細パターンの形成は容易になるが、マスク全体の
膜厚が厚くなるので機械的強度が低下することになる。
【００１２】上述したように、電子線露光用マスクを製
造する上で、微細パターンを形成することと、機械的強
度を向上させることとは相反する関係にあり、従来にお
いては、パターンを形成する半導体活性膜の膜厚が同じ
に設定されているので、いずれか一方の観点からしかマ
スクが製造できないという制約があった。
造する上で、微細パターンを形成することと、機械的強
度を向上させることとは相反する関係にあり、従来にお
いては、パターンを形成する半導体活性膜の膜厚が同じ
に設定されているので、いずれか一方の観点からしかマ
スクが製造できないという制約があった。
【００１３】また、従来において、半導体基板に代え
て、２枚の基板を張り合わせたＳＯＩ(Silicon On Insu
lator)基板を製造することも行われているが、このよう
な張り合わせは高い応力で行われるため、マスクの薄膜
化を図るとマスクが応力の影響で撓むようになる。ま
た、張り合わせ時の平坦性が低下したり、ボイドが発生
し易くなるので、製造工程の途中でエッチング液がボイ
ドに浸透してパターン破壊が起きる場合がある。
て、２枚の基板を張り合わせたＳＯＩ(Silicon On Insu
lator)基板を製造することも行われているが、このよう
な張り合わせは高い応力で行われるため、マスクの薄膜
化を図るとマスクが応力の影響で撓むようになる。ま
た、張り合わせ時の平坦性が低下したり、ボイドが発生
し易くなるので、製造工程の途中でエッチング液がボイ
ドに浸透してパターン破壊が起きる場合がある。
【００１４】この発明は、上述の事情に鑑みてなされた
もので、微細パターンの形成と機械的強度の向上とを両
立させることができるようにした電子線露光用マスク及
びその製造方法を提供することを目的としている。
もので、微細パターンの形成と機械的強度の向上とを両
立させることができるようにした電子線露光用マスク及
びその製造方法を提供することを目的としている。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、基板部と、該基板部により
支持された薄膜部とから構成され、該薄膜部には埋め込
み絶縁膜を介して形成された半導体膜に所望の形状のパ
ターン部が形成されてなる電子線露光用マスクに係り、
上記薄膜部に第１の半導体膜と該第１の半導体膜よりも
膜厚が厚い第２の半導体膜が形成され、上記第１の半導
体膜に小径開口を有する微細パターン部が形成されてい
る一方、上記第２の半導体膜に大径開口を有する大寸法
パターン部が形成されていることを特徴としている。
に、請求項１記載の発明は、基板部と、該基板部により
支持された薄膜部とから構成され、該薄膜部には埋め込
み絶縁膜を介して形成された半導体膜に所望の形状のパ
ターン部が形成されてなる電子線露光用マスクに係り、
上記薄膜部に第１の半導体膜と該第１の半導体膜よりも
膜厚が厚い第２の半導体膜が形成され、上記第１の半導
体膜に小径開口を有する微細パターン部が形成されてい
る一方、上記第２の半導体膜に大径開口を有する大寸法
パターン部が形成されていることを特徴としている。
【００１６】請求項２記載の発明は、請求項１記載の電
子線露光用マスクに係り、上記基板部上に、上記第１の
半導体膜が第１の埋め込み絶縁膜を介して形成されてい
る一方、上記第２の半導体膜が上記第１の埋め込み絶縁
膜より膜厚の薄い第２の埋め込み絶縁膜を介して形成さ
れていることを特徴としている。
子線露光用マスクに係り、上記基板部上に、上記第１の
半導体膜が第１の埋め込み絶縁膜を介して形成されてい
る一方、上記第２の半導体膜が上記第１の埋め込み絶縁
膜より膜厚の薄い第２の埋め込み絶縁膜を介して形成さ
れていることを特徴としている。
【００１７】また、請求項３記載の発明は、請求高１又
は２記載の電子線露光用マスクに係り、上記基板部に、
上記小径開口及び大径開口と連通する開口が形成されて
いることを特徴としている。
は２記載の電子線露光用マスクに係り、上記基板部に、
上記小径開口及び大径開口と連通する開口が形成されて
いることを特徴としている。
【００１８】請求項４記載の発明は、電子線露光用マス
クの製造方法に係り、半導体基板の裏面及び表面にそれ
ぞれエッチングマスク及び埋め込み絶縁膜を形成し、該
埋め込み絶縁膜を介して上記半導体基板から分離された
半導体膜を形成する第１段階の半導体膜形成工程と、上
記埋め込み絶縁膜の膜厚を部分的に増加させて該埋め込
み絶縁膜を第１の埋め込み絶縁膜と該第１の埋め込み絶
縁膜よりも膜厚の薄い第２の埋め込み絶縁膜とに分ける
ことにより、上記第１の埋め込み絶縁膜上に第１の半導
体膜を形成すると共に、上記第２の埋め込み絶縁膜上に
上記第１の半導体膜よりも膜厚の厚い第２の半導体膜厚
を形成する第２段階の半導体膜形成工程と、上記第１の
半導体膜に小径開口を有する微細パターン部を形成する
と共に、上記第２の半導体膜に大径開口を有する大寸法
パターン部を形成するパターン部形成工程と、上記エッ
チングマスクを所望の形状にパターニングするエッチン
グマスクパターニング工程と、上記エッチングマスクを
マスクとして上記半導体基板を裏面から選択的にエッチ
ングして上記小径開口及び大径開口と連通する開口を形
成する半導体基板エッチング工程とを含むことを特徴と
している。
クの製造方法に係り、半導体基板の裏面及び表面にそれ
ぞれエッチングマスク及び埋め込み絶縁膜を形成し、該
埋め込み絶縁膜を介して上記半導体基板から分離された
半導体膜を形成する第１段階の半導体膜形成工程と、上
記埋め込み絶縁膜の膜厚を部分的に増加させて該埋め込
み絶縁膜を第１の埋め込み絶縁膜と該第１の埋め込み絶
縁膜よりも膜厚の薄い第２の埋め込み絶縁膜とに分ける
ことにより、上記第１の埋め込み絶縁膜上に第１の半導
体膜を形成すると共に、上記第２の埋め込み絶縁膜上に
上記第１の半導体膜よりも膜厚の厚い第２の半導体膜厚
を形成する第２段階の半導体膜形成工程と、上記第１の
半導体膜に小径開口を有する微細パターン部を形成する
と共に、上記第２の半導体膜に大径開口を有する大寸法
パターン部を形成するパターン部形成工程と、上記エッ
チングマスクを所望の形状にパターニングするエッチン
グマスクパターニング工程と、上記エッチングマスクを
マスクとして上記半導体基板を裏面から選択的にエッチ
ングして上記小径開口及び大径開口と連通する開口を形
成する半導体基板エッチング工程とを含むことを特徴と
している。
【００１９】請求項５記載の発明は、請求項４記載の電
子線露光用マスクの製造方法に係り、上記半導体基板エ
ッチング工程の後に、上記エッチングマスク及び上記開
口内に露出されている上記第１及び第２の埋め込み絶縁
膜をエッチングするエッチング工程を含むことを特徴と
している。
子線露光用マスクの製造方法に係り、上記半導体基板エ
ッチング工程の後に、上記エッチングマスク及び上記開
口内に露出されている上記第１及び第２の埋め込み絶縁
膜をエッチングするエッチング工程を含むことを特徴と
している。
【００２０】請求項６記載の発明は、請求項４記載の電
子線露光用マスクの製造方法に係り、上記第１段階の半
導体膜形成工程における上記埋め込み絶縁膜の形成、上
記第２段階の半導体膜形成工程における上記第１及び第
２の埋め込み絶縁膜の形成を共に、酸素のイオン注入に
より行うことを特徴としている。
子線露光用マスクの製造方法に係り、上記第１段階の半
導体膜形成工程における上記埋め込み絶縁膜の形成、上
記第２段階の半導体膜形成工程における上記第１及び第
２の埋め込み絶縁膜の形成を共に、酸素のイオン注入に
より行うことを特徴としている。
【００２１】また、請求項７記載の発明は、請求項４記
載の電子線露光用マスクの製造方法に係り、上記第１段
階及び第２段階の半導体膜形成工程を、ＳＩＭＯＸ技術
を利用して行うことを特徴としている。
載の電子線露光用マスクの製造方法に係り、上記第１段
階及び第２段階の半導体膜形成工程を、ＳＩＭＯＸ技術
を利用して行うことを特徴としている。
【００２２】さらにまた、請求項８記載の発明は、請求
項４乃至７のいずれか１に記載の電子線露光用マスクの
製造方法に係り、上記エッチングマスクとしてシリコン
窒化膜、又はシリコン酸化膜を用いることを特徴として
いる。
項４乃至７のいずれか１に記載の電子線露光用マスクの
製造方法に係り、上記エッチングマスクとしてシリコン
窒化膜、又はシリコン酸化膜を用いることを特徴として
いる。
【００２３】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。図１は、この発明の一実施例である電子
線露光用マスクの構成を示す断面図、また、図２及び図
３は同電子線露光用マスクの製造方法を工程順に示す工
程図である。この例の電子線露光用マスク１は、図１に
示すように、例えばシリコン単結晶から成り開口３が形
成されている基板部２と、この基板部２により支持され
た薄膜部４とから構成され、薄膜部４に小厚半導体活性
膜（第１の半導体膜）６Ａと、この小厚半導体活性膜６
Ａよりも膜厚が厚い大厚半導体活性膜（第２の半導体
膜）６Ｂとが形成され、小厚半導体活性膜６Ａに小径開
口８Ａを有する微細パターン部７Ａが形成される一方、
大厚半導体活性膜６Ｂに大径開口８Ｂを有する大寸法パ
ターン部７Ｂが形成されている。
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。図１は、この発明の一実施例である電子
線露光用マスクの構成を示す断面図、また、図２及び図
３は同電子線露光用マスクの製造方法を工程順に示す工
程図である。この例の電子線露光用マスク１は、図１に
示すように、例えばシリコン単結晶から成り開口３が形
成されている基板部２と、この基板部２により支持され
た薄膜部４とから構成され、薄膜部４に小厚半導体活性
膜（第１の半導体膜）６Ａと、この小厚半導体活性膜６
Ａよりも膜厚が厚い大厚半導体活性膜（第２の半導体
膜）６Ｂとが形成され、小厚半導体活性膜６Ａに小径開
口８Ａを有する微細パターン部７Ａが形成される一方、
大厚半導体活性膜６Ｂに大径開口８Ｂを有する大寸法パ
ターン部７Ｂが形成されている。
【００２４】上述の小厚半導体活性膜６Ａ及び大厚半導
体活性膜６Ｂはそれぞれ、大厚埋め込み絶縁膜５Ａ及び
及びこの大厚埋め込み絶縁膜５Ａよりも膜厚が薄い埋め
込み絶縁膜５Ｂを介して基板部２上に形成されている。
基板部２の開口３は、小厚半導体活性膜６Ａの小径開口
８Ａ及び大厚半導体活性膜６Ｂの大径開口８Ｂと連通さ
れていて、各開口３、６Ａ、６Ｂは電子線露光の際に電
子線の通過孔となる。
体活性膜６Ｂはそれぞれ、大厚埋め込み絶縁膜５Ａ及び
及びこの大厚埋め込み絶縁膜５Ａよりも膜厚が薄い埋め
込み絶縁膜５Ｂを介して基板部２上に形成されている。
基板部２の開口３は、小厚半導体活性膜６Ａの小径開口
８Ａ及び大厚半導体活性膜６Ｂの大径開口８Ｂと連通さ
れていて、各開口３、６Ａ、６Ｂは電子線露光の際に電
子線の通過孔となる。
【００２５】ここで、基板部２は膜厚が４００〜７００
μｍに設定されている。また、微細パターン部７Ａを構
成している大厚埋め込み絶縁膜５Ａの膜厚は、５〜２０
μｍに、小厚半導体活性膜６Ａの膜厚は１〜８μｍに設
定されている。一方、大寸法パターン部７Ｂを構成して
いる小厚埋め込み絶縁膜５Ｂの膜厚は、１〜８μｍに、
大厚半導体活性膜６Ｂの膜厚は５〜２０μｍに設定され
ている。
μｍに設定されている。また、微細パターン部７Ａを構
成している大厚埋め込み絶縁膜５Ａの膜厚は、５〜２０
μｍに、小厚半導体活性膜６Ａの膜厚は１〜８μｍに設
定されている。一方、大寸法パターン部７Ｂを構成して
いる小厚埋め込み絶縁膜５Ｂの膜厚は、１〜８μｍに、
大厚半導体活性膜６Ｂの膜厚は５〜２０μｍに設定され
ている。
【００２６】次に、図２及び図３を参照して、同電子線
露光用マスクの製造方法について工程順に説明する。ま
ず、図２（ａ）に示すように、シリコン単結晶から成る
膜厚が４００〜７００μｍの半導体基板１０を用いて、
その裏面にＣＶＤ法等によりシリコン窒化膜、シリコン
酸化膜等から成る膜厚が０．１〜０．３μｍのエッチン
グマスク１１を形成する。これらのシリコン窒化膜、又
はシリコン酸化膜は成膜が容易であり、また半導体基板
１０との選択比が良好であるので、エッチングマスクと
して優れている。
露光用マスクの製造方法について工程順に説明する。ま
ず、図２（ａ）に示すように、シリコン単結晶から成る
膜厚が４００〜７００μｍの半導体基板１０を用いて、
その裏面にＣＶＤ法等によりシリコン窒化膜、シリコン
酸化膜等から成る膜厚が０．１〜０．３μｍのエッチン
グマスク１１を形成する。これらのシリコン窒化膜、又
はシリコン酸化膜は成膜が容易であり、また半導体基板
１０との選択比が良好であるので、エッチングマスクと
して優れている。
【００２７】次に、図２（ｂ）に示すように、半導体基
板１０の表面に周知のＳＩＭＯＸ技術を利用して、酸素
をイオン注入してシリコン酸化膜から成る膜厚が１〜８
μｍの埋め込み絶縁膜５を形成して、この埋め込み酸化
膜５を介して半導体基板１０から分離された膜厚が１〜
８μｍの半導体活性膜６を形成する。
板１０の表面に周知のＳＩＭＯＸ技術を利用して、酸素
をイオン注入してシリコン酸化膜から成る膜厚が１〜８
μｍの埋め込み絶縁膜５を形成して、この埋め込み酸化
膜５を介して半導体基板１０から分離された膜厚が１〜
８μｍの半導体活性膜６を形成する。
【００２８】次に、図２（ｃ）に示すように、周知のフ
ォトリソグラフィ法を利用して半導体基板１０の表面の
大寸法パターン部を形成すべき領域のみをフォトレジス
ト膜１２で覆った後、このフォトレジスト膜１２をマス
クとして、上述の工程（ｂ）と略同様に酸素をイオン注
入する。この結果、フォトレジスト膜１２でマスクされ
ていない微細パターン部を形成すべき領域のみに選択的
に酸素イオンが注入されて、この領域の埋め込み絶縁膜
は膜厚が５〜２０μｍに増加した大厚埋め込み絶縁膜５
Ａとなる。一方、フォトレジスト膜１２でマスクされて
いる領域は酸素イオンが注入されないので、この領域の
埋め込み絶縁膜は膜厚が上述の１〜８μｍに維持された
ままとなり、大厚埋め込み絶縁膜５Ａに対して小厚埋め
込み絶縁膜５Ｂとなる。
ォトリソグラフィ法を利用して半導体基板１０の表面の
大寸法パターン部を形成すべき領域のみをフォトレジス
ト膜１２で覆った後、このフォトレジスト膜１２をマス
クとして、上述の工程（ｂ）と略同様に酸素をイオン注
入する。この結果、フォトレジスト膜１２でマスクされ
ていない微細パターン部を形成すべき領域のみに選択的
に酸素イオンが注入されて、この領域の埋め込み絶縁膜
は膜厚が５〜２０μｍに増加した大厚埋め込み絶縁膜５
Ａとなる。一方、フォトレジスト膜１２でマスクされて
いる領域は酸素イオンが注入されないので、この領域の
埋め込み絶縁膜は膜厚が上述の１〜８μｍに維持された
ままとなり、大厚埋め込み絶縁膜５Ａに対して小厚埋め
込み絶縁膜５Ｂとなる。
【００２９】それゆえ、この工程（ｃ）により、上述の
埋め込み絶縁膜５は、大厚埋め込み絶縁膜５Ａと大厚埋
め込み絶縁膜５Ｂとに分けられることになり、大厚埋め
込み絶縁膜５Ａ上には膜厚が１〜８μｍの小厚半導体活
性膜６Ａが形成されると共に、小厚埋め込み絶縁膜５Ｂ
上には膜厚が５〜２０μｍの大厚半導体活性膜６Ｂが形
成される。
埋め込み絶縁膜５は、大厚埋め込み絶縁膜５Ａと大厚埋
め込み絶縁膜５Ｂとに分けられることになり、大厚埋め
込み絶縁膜５Ａ上には膜厚が１〜８μｍの小厚半導体活
性膜６Ａが形成されると共に、小厚埋め込み絶縁膜５Ｂ
上には膜厚が５〜２０μｍの大厚半導体活性膜６Ｂが形
成される。
【００３０】次に、図３（ｄ）に示すように、周知のフ
ォトリソグラフィ法を利用して小厚半導体活性膜６Ａ及
び大厚半導体活性膜６Ｂの表面の必要領域をフォトレジ
スト膜１３で覆った後、このフォトレジスト膜１３をマ
スクとしてドライエッチングを行って、各半導体活性膜
６Ａ、６Ｂを所望の形状にパターニングする。これによ
り、小厚半導体活性膜６Ａに小径開口８Ａを有する微細
パターン部７Ａが形成される一方、大厚半導体活性膜６
Ｂには大径開口８Ｂを有する大寸法パターン部７Ｂが形
成される。
ォトリソグラフィ法を利用して小厚半導体活性膜６Ａ及
び大厚半導体活性膜６Ｂの表面の必要領域をフォトレジ
スト膜１３で覆った後、このフォトレジスト膜１３をマ
スクとしてドライエッチングを行って、各半導体活性膜
６Ａ、６Ｂを所望の形状にパターニングする。これによ
り、小厚半導体活性膜６Ａに小径開口８Ａを有する微細
パターン部７Ａが形成される一方、大厚半導体活性膜６
Ｂには大径開口８Ｂを有する大寸法パターン部７Ｂが形
成される。
【００３１】次に、小径開口８Ａ及び大径開口８Ｂ内に
それぞれ露出されている大厚埋め込み絶縁膜５Ａ及び小
厚埋め込み絶縁膜５Ｂを選択的にエッチングした後、図
３（ｅ）に示すように、エッチングマスク１１の必要領
域をフォトレジスト膜１４で覆った後、このフォトレジ
スト膜１４をマスクとしてドライエッチングを行って、
エッチングマスク１１を所望の形状にパターニングす
る。
それぞれ露出されている大厚埋め込み絶縁膜５Ａ及び小
厚埋め込み絶縁膜５Ｂを選択的にエッチングした後、図
３（ｅ）に示すように、エッチングマスク１１の必要領
域をフォトレジスト膜１４で覆った後、このフォトレジ
スト膜１４をマスクとしてドライエッチングを行って、
エッチングマスク１１を所望の形状にパターニングす
る。
【００３２】次に、図３（ｆ）に示すように、フォトレ
ジスト膜１４を除去した後、エッチングマスク１１をマ
スクとして半導体基板１０を裏面からウエットエッチン
グして、半導体基板１０を選択的にエッチングして開口
３を形成する。次に、エッチングマスク１１、小径開口
８Ａ及び大径開口８Ｂ内に露出されているそれぞれの大
厚埋め込み絶縁膜５Ａ及び小厚埋め込み絶縁膜５Ｂをド
ライエッチングにより除去することにより、図１の電子
線露光用マスク１を完成させる。
ジスト膜１４を除去した後、エッチングマスク１１をマ
スクとして半導体基板１０を裏面からウエットエッチン
グして、半導体基板１０を選択的にエッチングして開口
３を形成する。次に、エッチングマスク１１、小径開口
８Ａ及び大径開口８Ｂ内に露出されているそれぞれの大
厚埋め込み絶縁膜５Ａ及び小厚埋め込み絶縁膜５Ｂをド
ライエッチングにより除去することにより、図１の電子
線露光用マスク１を完成させる。
【００３３】上述したような電子線露光用マスクの製造
方法によれば、半導体基板１０の表面に予め大厚埋め込
み絶縁膜５Ａを介して形成した小厚半導体活性膜６Ａに
微細パターン部７Ａを形成するので、高精度でパターン
を加工でき、それゆえ、半導体活性膜を薄い膜厚に最適
化して所望の微細なパターンを容易に形成することがで
きる。また、半導体基板１０に予め小厚埋め込み絶縁膜
５Ｂを介して形成した大厚半導体活性膜６Ｂに大寸法パ
ターン部７Ｂを形成するので、膜厚を厚く保持できるた
め半導体活性膜を厚い膜厚に最適化して機械的強度の向
上を図ることができる。 これによって、アスペクト比
がパターンの加工精度に合わせて最適化され、半導体活
性膜のドライエッチング時のローディング効果による寸
法変動の影響なく設計寸法通りのパターンエッチングが
可能になる。したがって、設計ルールに応じて一枚のマ
スク上で部分的にパターン精度を変更して一部のみに微
細パターンを形成したい場合でも、機械的強度を損なう
ことなく要望を満たすことができるようになる。
方法によれば、半導体基板１０の表面に予め大厚埋め込
み絶縁膜５Ａを介して形成した小厚半導体活性膜６Ａに
微細パターン部７Ａを形成するので、高精度でパターン
を加工でき、それゆえ、半導体活性膜を薄い膜厚に最適
化して所望の微細なパターンを容易に形成することがで
きる。また、半導体基板１０に予め小厚埋め込み絶縁膜
５Ｂを介して形成した大厚半導体活性膜６Ｂに大寸法パ
ターン部７Ｂを形成するので、膜厚を厚く保持できるた
め半導体活性膜を厚い膜厚に最適化して機械的強度の向
上を図ることができる。 これによって、アスペクト比
がパターンの加工精度に合わせて最適化され、半導体活
性膜のドライエッチング時のローディング効果による寸
法変動の影響なく設計寸法通りのパターンエッチングが
可能になる。したがって、設計ルールに応じて一枚のマ
スク上で部分的にパターン精度を変更して一部のみに微
細パターンを形成したい場合でも、機械的強度を損なう
ことなく要望を満たすことができるようになる。
【００３４】上述したように、設計ルールの大きい領域
では半導体活性膜の膜厚を厚くすることにより、この領
域における機械的強度を高めることができるので、検査
装置等の装置に搭載するときにマスク耐性を向上させる
ことができる。また、微細なパターンが必要な領域では
半導体活性膜の膜厚を薄くすることにより、マスク強度
に与える影響を最小限にして限界加工寸法を追い込むこ
とも可能になる。
では半導体活性膜の膜厚を厚くすることにより、この領
域における機械的強度を高めることができるので、検査
装置等の装置に搭載するときにマスク耐性を向上させる
ことができる。また、微細なパターンが必要な領域では
半導体活性膜の膜厚を薄くすることにより、マスク強度
に与える影響を最小限にして限界加工寸法を追い込むこ
とも可能になる。
【００３５】このように、この例の構成によれば、開口
３が形成されている基板部２と、この基板部２により支
持された薄膜部４とから構成され、薄膜部４に小厚半導
体活性膜（第１の半導体膜）６Ａと、この小厚半導体活
性膜６Ａよりも膜厚が厚い大厚半導体活性膜（第２の半
導体膜）６Ｂとが形成され、小厚半導体活性膜６Ａに小
径開口８Ａを有する微細パターン部７Ａが形成される一
方、大厚半導体活性膜６Ｂに大径開口８Ｂを有する大寸
法パターン部７Ｂが形成されているので、微細パターン
部を部分的に形成することができる。したがって、微細
パターンの形成と機械的強度の向上とを両立させること
ができる。
３が形成されている基板部２と、この基板部２により支
持された薄膜部４とから構成され、薄膜部４に小厚半導
体活性膜（第１の半導体膜）６Ａと、この小厚半導体活
性膜６Ａよりも膜厚が厚い大厚半導体活性膜（第２の半
導体膜）６Ｂとが形成され、小厚半導体活性膜６Ａに小
径開口８Ａを有する微細パターン部７Ａが形成される一
方、大厚半導体活性膜６Ｂに大径開口８Ｂを有する大寸
法パターン部７Ｂが形成されているので、微細パターン
部を部分的に形成することができる。したがって、微細
パターンの形成と機械的強度の向上とを両立させること
ができる。
【００３６】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、基板部及
び薄膜部を構成する材料としてはシリコン単結晶に限ら
ず、他の半導体膜を用いることができる。また、ＳＯＩ
基板を用いることもできる。また、この発明は、半導体
装置の製造を対象とした電子線露光用マスクに例をあげ
て説明したがこれに限らず、微細パターンの加工を必要
とする用途にはすべて適用することができる。また、各
半導体膜、各絶縁膜等の膜厚、成膜方法等は一例を示し
たものであり、用途、目的等によって変更することがで
きる。
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、基板部及
び薄膜部を構成する材料としてはシリコン単結晶に限ら
ず、他の半導体膜を用いることができる。また、ＳＯＩ
基板を用いることもできる。また、この発明は、半導体
装置の製造を対象とした電子線露光用マスクに例をあげ
て説明したがこれに限らず、微細パターンの加工を必要
とする用途にはすべて適用することができる。また、各
半導体膜、各絶縁膜等の膜厚、成膜方法等は一例を示し
たものであり、用途、目的等によって変更することがで
きる。
【００３７】
【発明の効果】以上説明したように、この発明の電子線
露光用マスクによれば、開口が形成されている基板部
と、この基板部により支持された薄膜部とから構成さ
れ、薄膜部に小厚半導体活性膜と、この小厚半導体活性
膜よりも膜厚が厚い大厚半導体活性膜とが形成され、小
厚半導体活性膜に小径開口を有する微細パターン部が形
成される一方、大厚半導体活性膜に大径開口を有する大
寸法パターン部が形成されているので、微細パターン部
を部分的に形成することができる。また、この発明の電
子線露光用マスクの製造方法によれば、半導体基板に予
め大厚埋め込み絶縁膜を介して形成した小厚半導体活性
膜に微細パターン部を形成すると共に、半導体基板に予
め小厚埋め込み絶縁膜を介して形成した大厚半導体活性
膜に大寸法パターン部を形成するので、部分的にパター
ン精度を変更したマスクを機械的強度を損なうことなく
容易に製造することができる。したがって、微細パター
ンの形成と機械的強度の向上とを両立させることができ
る。
露光用マスクによれば、開口が形成されている基板部
と、この基板部により支持された薄膜部とから構成さ
れ、薄膜部に小厚半導体活性膜と、この小厚半導体活性
膜よりも膜厚が厚い大厚半導体活性膜とが形成され、小
厚半導体活性膜に小径開口を有する微細パターン部が形
成される一方、大厚半導体活性膜に大径開口を有する大
寸法パターン部が形成されているので、微細パターン部
を部分的に形成することができる。また、この発明の電
子線露光用マスクの製造方法によれば、半導体基板に予
め大厚埋め込み絶縁膜を介して形成した小厚半導体活性
膜に微細パターン部を形成すると共に、半導体基板に予
め小厚埋め込み絶縁膜を介して形成した大厚半導体活性
膜に大寸法パターン部を形成するので、部分的にパター
ン精度を変更したマスクを機械的強度を損なうことなく
容易に製造することができる。したがって、微細パター
ンの形成と機械的強度の向上とを両立させることができ
る。
【図１】この発明の一実施例である電子線露光用マスク
の構成を示す断面図である。
の構成を示す断面図である。
【図２】同電子線露光用マスクの製造方法を工程順に示
す工程図である。
す工程図である。
【図３】同電子線露光用マスクの製造方法を工程順に示
す工程図である。
す工程図である。
【図４】従来の電子線露光用マスクの構成を示す断面図
である。
である。
【図５】同電子線露光用マスクの製造方法を工程順に示
す工程図である。
す工程図である。
【図６】同電子線露光用マスクの製造方法を工程順に示
す工程図である。
す工程図である。
１ 電子線露光用マスク ２ 基板部 ３ 開口 ４ 薄膜部 ５ 埋め込み絶縁膜 ５Ａ 大厚埋め込み絶縁膜 ５Ｂ 小厚埋め込み絶縁膜 ６ 半導体活性膜 ６Ａ 小厚半導体活性膜 ６Ｂ 大厚半導体活性膜 ７Ａ 微細パターン部 ７Ｂ 大寸法パターン部 ８Ａ 小径開口 ８Ｂ 大径開口 １０ 半導体基板 １１ エッチングマスク １２〜１４ フォトレジスト膜
Claims (8)
- 【請求項１】 基板部と、該基板部により支持された薄
膜部とから構成され、該薄膜部には埋め込み絶縁膜を介
して形成された半導体膜に所望の形状のパターン部が形
成されてなる電子線露光用マスクであって、 前記薄膜部に第１の半導体膜と該第１の半導体膜よりも
膜厚が厚い第２の半導体膜が形成され、前記第１の半導
体膜に小径開口を有する微細パターン部が形成されてい
る一方、前記第２の半導体膜に大径開口を有する大寸法
パターン部が形成されていることを特徴とする電子線露
光用マスク。 - 【請求項２】 前記基板部上に、前記第１の半導体膜が
第１の埋め込み絶縁膜を介して形成されている一方、前
記第２の半導体膜が前記第１の埋め込み絶縁膜より膜厚
の薄い第２の埋め込み絶縁膜を介して形成されているこ
とを特徴とする請求項１記載の電子線露光用マスク。 - 【請求項３】 前記基板部に、前記小径開口及び大径開
口と連通する開口が形成されていることを特徴とする請
求項１又は２に記載の電子線露光用マスク。 - 【請求項４】 半導体基板の裏面及び表面にそれぞれエ
ッチングマスク及び埋め込み絶縁膜を形成し、該埋め込
み絶縁膜を介して前記半導体基板から分離された半導体
膜を形成する第１段階の半導体膜形成工程と、 前記埋め込み絶縁膜の膜厚を部分的に増加させて該埋め
込み絶縁膜を第１の埋め込み絶縁膜と該第１の埋め込み
絶縁膜よりも膜厚の薄い第２の埋め込み絶縁膜とに分け
ることにより、前記第１の埋め込み絶縁膜上に第１の半
導体膜を形成すると共に、前記第２の埋め込み絶縁膜上
に前記第１の半導体膜よりも膜厚の厚い第２の半導体膜
厚を形成する第２段階の半導体膜形成工程と、 前記第１の半導体膜に小径開口を有する微細パターン部
を形成すると共に、前記第２の半導体膜に大径開口を有
する大寸法パターン部を形成するパターン部形成工程
と、 前記エッチングマスクを所望の形状にパターニングする
エッチングマスクパターニング工程と、 前記エッチングマスクをマスクとして前記半導体基板を
裏面から選択的にエッチングして前記小径開口及び大径
開口と連通する開口を形成する半導体基板エッチング工
程とを含むことを特徴とする電子線露光用マスクの製造
方法。 - 【請求項５】 前記半導体基板エッチング工程の後に、
前記エッチングマスク及び前記開口内に露出されている
前記第１及び第２の埋め込み絶縁膜をエッチングするエ
ッチング工程を含むことを特徴とする請求項４記載の電
子線露光用マスクの製造方法。 - 【請求項６】 前記第１段階の半導体膜形成工程におけ
る前記埋め込み絶縁膜の形成、前記第２段階の半導体膜
形成工程における前記第１及び第２の埋め込み絶縁膜の
形成を共に、酸素のイオン注入により行うことを特徴と
する請求項４記載の電子線露光用マスクの製造方法。 - 【請求項７】 前記第１段階及び第２段階の半導体膜形
成工程を、ＳＩＭＯＸ技術を利用して行うことを特徴と
する請求項４記載の電子線露光用マスクの製造方法。 - 【請求項８】 前記エッチングマスクとしてシリコン窒
化膜、又はシリコン酸化膜を用いることを特徴とする請
求項４乃至７のいずれか１に記載の電子線露光用マスク
の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21364399A JP3271616B2 (ja) | 1999-07-28 | 1999-07-28 | 電子線露光用マスク及びその製造方法 |
| US09/626,117 US6492070B1 (en) | 1999-07-28 | 2000-07-26 | Electron beam exposure mask and method for manufacturing electron beam exposure mask |
| KR1020000043043A KR20010015438A (ko) | 1999-07-28 | 2000-07-26 | 전자빔 노광 마스크 및 그 제조 방법 |
| TW089115209A TW478035B (en) | 1999-07-28 | 2000-07-28 | Electron beam exposure mask and method for manufacturing electron beam exposure mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21364399A JP3271616B2 (ja) | 1999-07-28 | 1999-07-28 | 電子線露光用マスク及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044103A JP2001044103A (ja) | 2001-02-16 |
| JP3271616B2 true JP3271616B2 (ja) | 2002-04-02 |
Family
ID=16642560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21364399A Expired - Fee Related JP3271616B2 (ja) | 1999-07-28 | 1999-07-28 | 電子線露光用マスク及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6492070B1 (ja) |
| JP (1) | JP3271616B2 (ja) |
| KR (1) | KR20010015438A (ja) |
| TW (1) | TW478035B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW453139B (en) * | 1998-07-13 | 2001-09-01 | Siemens Ag | Method to produce circuit-plates with coarse conductive patterns and at least one region with fine conductive patterns |
| JP3900901B2 (ja) * | 2001-11-16 | 2007-04-04 | ソニー株式会社 | マスクおよびその製造方法と半導体装置の製造方法 |
| KR100472012B1 (ko) * | 2001-12-17 | 2005-03-08 | 조수제 | 섀도우 마스크 및 그 제조 방법 |
| JP2004207572A (ja) * | 2002-12-26 | 2004-07-22 | Toshiba Corp | ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法 |
| JP2009216693A (ja) * | 2008-02-13 | 2009-09-24 | Denso Corp | 物理量センサ |
| KR101854796B1 (ko) * | 2011-09-15 | 2018-05-09 | 삼성디스플레이 주식회사 | 마스크 제조 방법 |
| US10022748B2 (en) | 2014-09-12 | 2018-07-17 | Toshiba Memory Corporation | Stencil mask, stencil mask manufacturing method, and imprinting method |
| CN108735899B (zh) * | 2017-04-14 | 2022-02-01 | 合肥视涯技术有限公司 | 用于oled蒸镀的荫罩及其制作方法、oled面板的制作方法 |
| CN113652747A (zh) * | 2021-07-12 | 2021-11-16 | 杭州电子科技大学 | 一种可产生热载流子弛豫效应的低维硅设计制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5234781A (en) * | 1988-11-07 | 1993-08-10 | Fujitsu Limited | Mask for lithographic patterning and a method of manufacturing the same |
| JPH078748A (ja) | 1993-06-14 | 1995-01-13 | Babcock Hitachi Kk | 湿式排煙脱硫方法および装置 |
| JPH0778748A (ja) * | 1993-09-09 | 1995-03-20 | Toshiba Corp | アパーチャマスク及びその製造方法 |
| JP3565652B2 (ja) | 1996-04-25 | 2004-09-15 | 富士通株式会社 | 荷電粒子ビーム露光装置用透過マスク及びそれを利用した露光装置 |
| JPH1025503A (ja) | 1996-05-10 | 1998-01-27 | Sumitomo Metal Ind Ltd | 高炉内装入物の降下速度計測方法及びその装置 |
| KR100192549B1 (ko) * | 1996-07-31 | 1999-06-15 | 구본준 | 마스크의 구조 및 제조방법 |
| KR100214277B1 (ko) * | 1996-10-02 | 1999-08-02 | 김영환 | 셀 어퍼쳐 제조방법과 반도체소자의 미세패턴 형성방법 |
| JP2874683B2 (ja) * | 1997-03-24 | 1999-03-24 | 日本電気株式会社 | 電子ビ−ム装置用マスク及びその製造方法 |
| KR19990003876A (ko) * | 1997-06-26 | 1999-01-15 | 김영환 | 셀 프로젝션 마스크 제작 방법 |
| US6300017B1 (en) * | 1998-08-20 | 2001-10-09 | Micron Technology, Inc. | Stencil masks and methods of manufacturing stencil masks |
| US6140020A (en) * | 1998-11-30 | 2000-10-31 | Motorola, Inc. | Method for manufacturing a semiconductor wafer using a mask that has several regions with different scattering ability |
-
1999
- 1999-07-28 JP JP21364399A patent/JP3271616B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-26 KR KR1020000043043A patent/KR20010015438A/ko not_active Application Discontinuation
- 2000-07-26 US US09/626,117 patent/US6492070B1/en not_active Expired - Fee Related
- 2000-07-28 TW TW089115209A patent/TW478035B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW478035B (en) | 2002-03-01 |
| JP2001044103A (ja) | 2001-02-16 |
| KR20010015438A (ko) | 2001-02-26 |
| US6492070B1 (en) | 2002-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206264B (zh) | 用于增加工艺裕度的鳍图案化方法 | |
| JP4334832B2 (ja) | 広い面積を有するメンブレンマスクおよびこれを作製する方法 | |
| JP2003037055A (ja) | 半導体装置製造用マスク及びその作製方法、並びに半導体装置の製造方法 | |
| JP2006186327A (ja) | 鉛系物質を利用した電子ビームリソグラフィ法 | |
| TW200402761A (en) | Semiconductor device and manufacturing method thereof | |
| JP3271616B2 (ja) | 電子線露光用マスク及びその製造方法 | |
| JP2012208350A (ja) | レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法 | |
| JP2003100583A (ja) | マスクおよびその製造方法と半導体装置の製造方法 | |
| JP5011774B2 (ja) | 転写マスクブランク及び転写マスク並びにパターン露光方法 | |
| WO2007116362A1 (en) | Method of manufacturing a semiconductor device | |
| JP2001326169A (ja) | ステンシルマスク及びその製造方法 | |
| KR100310541B1 (ko) | 스텐실 마스크 | |
| KR20090040614A (ko) | 하프톤형 위상 시프트 마스크의 제조방법 | |
| JP4066636B2 (ja) | 露光マスク、その製造方法、露光装置および露光方法 | |
| KR20050031389A (ko) | 스텐실 마스크 및 그 제조 방법, 노광 장치 및 노광 방법,전자 장치의 제조 방법 | |
| JPH10268506A (ja) | 電子ビ−ム装置用マスク及びその製造方法 | |
| JP5428318B2 (ja) | イオン注入用ステンシルマスク及びその製造方法 | |
| JPH10312994A (ja) | 半導体装置の製造方法 | |
| JP2013074272A (ja) | ステンシルマスクおよびその製造方法、ならびに露光方法 | |
| JPS62195125A (ja) | 微細パタ−ンの形成方法 | |
| KR100532945B1 (ko) | 스텐실 마스크 및 그의 제조방법 | |
| KR100401517B1 (ko) | 반도체 제조용 노광 마스크의 제조방법 | |
| JP2003068615A (ja) | 転写マスクブランクス、その製造方法、転写マスク、その製造方法及び露光方法 | |
| TW392209B (en) | Method for fabricating cell projection mask background of the invention | |
| JPH11145046A (ja) | 半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |