JPH0661747A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0661747A JPH0661747A JP4231462A JP23146292A JPH0661747A JP H0661747 A JPH0661747 A JP H0661747A JP 4231462 A JP4231462 A JP 4231462A JP 23146292 A JP23146292 A JP 23146292A JP H0661747 A JPH0661747 A JP H0661747A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- transistors
- resistors
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
ない半導体集積回路装置を得る。 【構成】 前段の差動増幅回路81と、エミッタフォロ
ワ回路82と、後段の差動増幅回路83とからなる回路
の、前段の差動増幅回路81に、電源電圧の変動に依存
した電流値をとりその電流を前段回路202の出力段か
ら引出す電流源80を用いることで、電源電圧に対応し
た電圧降下を導き、電源電圧依存性を緩和し、結果とし
て後段回路201の動作範囲が狭くなるのを抑えること
ができる。
Description
関し、特にその電源電圧を変動させてもその動作範囲が
狭くならないようにしたものに関する。
例である、差動増幅回路を示す。図4において、1およ
び2は初段の差動増幅回路の入力端子(第1,第2の入
力端子)、30,31はこの入力端子1,2からの入力
信号がベースに入力される差動トランジスタ(第4,第
5のトランジスタ)、22,23はこの差動トランジス
タ30,31のエミッタ間に相互に直列に接続された抵
抗(第7,第8の抵抗)、40はこの抵抗22,23の
接続点とグランド間に接続された第1の定電流源、2
0,21は差動トランジスタ30,31のコレクタと電
源電圧Vccを持つ電源10との間にそれぞれ接続され
た第5,第6の抵抗であり、81は以上の回路素子によ
り構成された差動増幅回路である。
節点61,62、即ち、抵抗20,21の電源とは反対
側の端子に接続され、コレクタが電源10に直結された
エミッタフォロワトランジスタ(第6,第7のトランジ
スタ)、41,42はこのエミッタフォロワトランジス
タ32,33のエミッタとグランド間にそれぞれ接続さ
れた第2,第3の定電流源であり、以上の回路素子によ
りエミッタフォロワ回路82が構成されており、さらに
このエミッタフォロワ回路82と差動増幅回路81とで
前段回路200が構成されている。
源、34,35はベースが動作確認用の節点63,6
4、即ち、エミッタフォロワトランジスタ32,33の
エミッタに接続された差動トランジスタ(第8,第9の
トランジスタ)、24,25はこの差動トランジスタ3
4,35のエミッタ間に相互に直列に接続された第1
1,第12の抵抗、43はこの抵抗24,25の接続点
とグランド間に接続された第4の定電流源、26,27
は差動トランジスタ34,35のコレクタと定電圧源1
1との間に接続された第9,第10の抵抗、50,51
は差動トランジスタ34,35のコレクタに接続された
第1,第2の出力端子であり、以上の回路素子により後
段回路201、即ち差動増幅回路83が構成されてい
る。なお、抵抗22,23は差動トランジスタ30,3
1のエミッタ抵抗をもこれに含めている。
る。図4の200の部分、即ち、初段の差動増幅回路8
1とそのエミッタフォロワ回路82とからなる部分にお
いて、その電源10の電圧値をVcc、抵抗20〜23
の抵抗値をR20〜R23、定電流源40の電流値をI
40とする。
0の場合、定電流源40の電流がトランジスタ30,3
1で同じ大きさ(I40/2)に分流されて各トランジ
スタ30,31を流れるため、節点61の電圧V61
は、
ワトランジスタ32のベース−エミッタ間電圧である。
X〔V〕少ない電圧を、入力端子2にはX〔V〕多い電
圧を加える(但し、Xは数百mVより小さい任意の電圧
値であり、以下、この条件を条件Aと称する)と、この
僅少差の電圧Xは抵抗値R20,R22で決まる初段の
差動増幅回路の増幅率(R20/R22)で増幅される
ため、節点61の電圧値V61は、
1、63の電圧V61、V63は、一意の値を得る。と
ころが、電源電圧Vccが±数%の変動をみせるとき、
Vccの変動する分の電圧値が(1)〜(4)式より直
接V61,V63に影響してくる。従って、電源電圧の
変動差が後段(図4の201の領域)にも現れるため、
電源変動のないときと比べて同一の動作範囲で駆動させ
ようとすると歪が生じる。そこで、歪を生じないように
動作範囲を設定するとその動作範囲が狭くなってしま
う。
装置の一例である差動増幅回路は以上のように構成され
ているので、電源電圧の変動による歪でその動作範囲が
狭くなってしまうという問題点があった。
ためになされたもので、電源電圧に変動が生じてもその
動作範囲が狭くならない半導体集積回路装置を得ること
を目的とする。
積回路装置は、前段に電源電圧に依存した電流を流す電
流源を設け、初段の回路の出力側から電流を引出すこと
により、電源電圧の変動に応じた電圧降下を起こすよう
にしたものである。
は、初段の差動増幅回路と、この初段の差動増幅回路の
出力を受けるエミッタフォロワ回路と、このエミッタフ
ォロワ回路の出力を受ける次段の差動増幅回路とからな
る回路の初段に、電流源を設け、その電流源をカレント
ミラー回路で構成するようにしたものである。ようにし
たものである。
は、カレントミラーで構成したその電流源に、ベース電
流補償用のトランジスタを設けるようにしたものであ
る。
置は、カレントミラーで構成したその電流源に、電源電
圧変動抑制用のダイオードを設けるようにしたものであ
る。
電流源を設け、その電流で初段の回路の出力段から電流
を引出すようにしたが、その電流は、電源電圧の変動に
対応して変化するため、次段以降の動作範囲が狭くなる
のを防ぐ。
回路と、この初段の差動増幅回路の出力を受けるエミッ
タフォロワ回路と、このエミッタフォロワ回路の出力を
受ける次段の差動増幅回路とからなる回路に、電流源を
設けるようにしたので、電源電圧が数パーセント変動し
ただけでその出力に影響が現れる差動増幅回路の、その
影響を解消でき、また、その電流源をカレントミラー回
路で構成するようにしたので、電源電圧の変動に応じた
電流を前段回路の出力側から忠実に引き出すことがで
き、簡単な構成で電源電圧の変動による影響を抑制でき
る。
で構成したその電流源に、ベース電流補償用のトランジ
スタを設けるようにしたので、カレントミラー回路の電
流の誤差を抑えることができ、電源電圧の変動による影
響をより効果的に解消できる。
ーで構成したその電流源に、電源電圧変動を補償するた
めのダイオードを設けるようにしたので、カレントミラ
ー回路の電流の誤差を抑えることができ、電源電圧の変
動による影響をより効果的に解消できる。
はこの発明の一実施例による半導体集積回路装置の一例
としての差動増幅回路を示す。
幅回路の入力端子(第1,第2の入力端子)、30,3
1はこの入力端子1,2からの入力信号がベースに入力
される差動トランジスタ(第4,第5のトランジス
タ)、22,23はこの差動トランジスタ30,31の
エミッタ間に相互に直列に接続された抵抗(第7,第8
の抵抗)、40はこの抵抗22,23の接続点とグラン
ド間に接続された第1の定電流源、20,21は差動ト
ランジスタ30,31のコレクタと電源電圧Vccを持
つ電源10との間にそれぞれ接続された第5,第6の抵
抗であり、以上の回路素子により差動増幅回路81が構
成されている。
節点61,62、即ち、抵抗20,21の電源とは反対
側の端子に接続され、コレクタが電源10に直結された
エミッタフォロワトランジスタ(第6,第7のトランジ
スタ)、41,42はこのエミッタフォロワトランジス
タ32,33のエミッタとグランド間にそれぞれ接続さ
れた第2,第3の定電流源であり、以上の回路素子によ
りエミッタフォロワ回路82が構成されている。
源、34,35はベースが動作確認用の節点63,6
4、即ち、エミッタフォロワトランジスタ32,33の
エミッタに接続された差動トランジスタ(第8,第9の
トランジスタ)、24,25はこの差動トランジスタ3
4,35のエミッタ間に相互に直列に接続された第1
1,第12の抵抗、43はこの抵抗24,25の接続点
とグランド間に接続された第4の定電流源、26,27
は差動トランジスタ34,35のコレクタと定電圧源1
1との間に接続された第9,第10の抵抗、50,51
は差動トランジスタ34,35のコレクタに接続された
第1,第2の出力端子であり、以上の回路要素により、
後段回路201、即ち差動増幅回路83が構成されてい
る。なお、抵抗22,23は差動トランジスタ30,3
1のエミッタ抵抗をもこれに含めている。
ものである。101〜103および111〜114は本
実施例において新たに追加した構成要素であり、第1の
トランジスタ101はそのベースおよびコレクタが第1
の抵抗114を介して電源10に接続され、エミッタが
第2の抵抗111を介してグランドに接続されている。
102,103はこの第1のトランジスタ101とベー
スが共通に接続された第2,第3のトランジスタであ
り、コレクタがそれぞれトランジスタ30,31のコレ
クタに接続されエミッタはそれぞれ第3,第4の抵抗1
12,113を介してグランドに接続されている。
が構成されており、この電流源80および差動増幅回路
81,エミッタフォロワ回路82により前段回路202
が構成されている。
2からの入力電圧差が0の時、抵抗111に流れる電流
をI111とおくと、
る。
の出力側から引き出す電流値となる。
時、節点61の電圧V61は、
き、V61は、
る。
体的な数値を代入することで説明を行なう。
V、R114=30KΩ、R111=R112=R11
3=13KΩ、R20=R21=10KΩ、R22=R
23=1KΩ(エミッタ抵抗を含んだ値)、I40=1
00μA、VBE=0.7V、X=50mV。
が0の時、節点61の電圧V61は(11)式より、
1は(13)式より、
る。
0%変化したときのことを考える。
時、節点61,63の電圧V61,V63は(11),
(12)式より、
1、V63は(13),(14)式より、
て、節点63の変動を抑えることができ、結果として図
1のAの領域の動作範囲が狭くなることを防ぐことがで
きる。
電圧に依存した電流を発生する電流源を設けたことによ
り、電源電圧が変動を起こしても、それに応じた電流を
前段回路の出力側より引出すことができ、これにより、
その電源電圧依存性を緩和することができ、電源電圧が
変動しても、後段回路の動作範囲が狭くならない回路を
得ることができる。
差動増幅回路の出力を受けるエミッタフォロワ回路と、
このエミッタフォロワ回路の出力を受ける後段の差動増
幅回路とからなる回路に適用するようにしたので、電源
電圧が数パーセント変動しただけでその出力に影響が現
れる差動増幅回路の、その影響を解消でき、電流回路を
カレントミラー回路を用いて構成するようにしたので、
電源電圧の変動に応じた電流を前段回路の出力側から忠
実に引き出すことができ、簡単な構成で電源電圧の変動
による影響を抑制できる。
の例として、2トランジスタ型のカレントミラー回路を
使用していたが、図2のように、ベース電流補償型のカ
レントミラー回路を使用することにより、差動増幅回路
の双方の引き出し電流のペアリング精度を上げ、より精
度良く目的の回路を得ることができる。
1〜103により構成されたカレントミラー回路のベー
ス電流を補償するための第10のトランジスタであり、
ベースがトランジスタ101のコレクタに、エミッタが
トランジスタ101〜103のベースに、コレクタが電
源10にそれぞれ接続されている。
101と抵抗114との間にダイオードを設けることに
より、電源電圧に対する依存性を更に改善することがで
きる。
4の電源とは反対側の端子と、トランジスタ101のコ
レクタおよびこれに直結されたベースとの間に相互に直
列に接続されたダイオードである。
1,122を設けることにより、電圧一定のトランジス
タ101のコレクタと電源10との間の電圧差の変動を
ダイオード121,122により抑え、カレントミラー
回路の電流の誤差を抑えるようにしたものであり、これ
により、より精度良く目的の回路を得ることができる。
1個、あるいは複数個配置してもよく、上記実施例と同
様の効果を得られる。
せもってもよいことは言うまでもない。
段回路の増幅器として差動増幅器を用いたものを示した
が、これはオペアンプ等であってもよく、上記各実施例
と同様の効果を奏する。
回路装置によれば、回路の前段に電源電圧に依存した電
流を流す電流回路を設け、その電流を後段の回路に供給
するようにしたので、電源電圧変動に対する依存性を抑
えることができ、動作範囲を狭くしない回路が得られ
る、という効果がある。
よれば、初段の差動増幅回路と、この初段の差動増幅回
路の出力を受けるエミッタフォロワ回路と、このエミッ
タフォロワ回路の出力を受ける次段の差動増幅回路とか
らなる回路に、電流回路を設けるようにしたので、電源
電圧の変動の影響を受けやすい差動増幅回路における、
電源電圧の変動の影響を解消できる効果があり、また、
その電流回路をカレントミラー回路で構成するようにし
たので、簡単な構成で、電源電圧の変動による影響を抑
制できる効果がある。
よれば、カレントミラーで構成したその電流回路に、ベ
ース電流補償用のトランジスタを設けるようにしたの
で、カレントミラー回路の電流の誤差を抑えることがで
き、電源電圧の変動による影響をより解消できる効果が
ある。
によれば、カレントミラーで構成したその電流回路に、
電源電圧変動を補償するためのダイオードを設けるよう
にしたので、カレントミラー回路の電流の誤差を抑える
ことができ、電源電圧の変動による影響を解消できる効
果がある。
示す回路図である。
を示す回路図である。
路装置を示す回路図である。
る。
は、初段の差動増幅回路と、この初段の差動増幅回路の
出力を受けるエミッタフォロワ回路と、このエミッタフ
ォロワ回路の出力を受ける次段の差動増幅回路とからな
る回路の初段に、電流源を設け、その電流源をカレント
ミラー回路で構成するようにしたものである。
置は、カレントミラーで構成したその電流源に、電流を
作り出す抵抗の温度係数を打消すためのダイオードを設
けるようにしたものである。
節点61,及び節点62、即ち、抵抗20,21の電源
とは反対側の端子に接続され、コレクタが電源10に直
結されたエミッタフォロワトランジスタ(第6,第7の
トランジスタ)、41,42はこのエミッタフォロワト
ランジスタ32,33のエミッタとグランド間にそれぞ
れ接続された第2,第3の定電流源であり、以上の回路
素子によりエミッタフォロワ回路82が構成されてい
る。
源、34,35はベースが動作確認用の節点63,及び
節点64、即ち、エミッタフォロワトランジスタ32,
33のエミッタに接続された差動トランジスタ(第8,
第9のトランジスタ)、24,25はこの差動トランジ
スタ34,35のエミッタ間に相互に直列に接続された
第11,第12の抵抗、43はこの抵抗24,25の接
続点とグランド間に接続された第4の定電流源、26,
27は差動トランジスタ34,35のコレクタと定電圧
源11との間に接続された第9,第10の抵抗、50,
51は差動トランジスタ34,35のコレクタに接続さ
れた第1,第2の出力端子であり、以上の回路要素によ
り、後段回路201、即ち差動増幅回路83が構成され
ている。なお、抵抗22,23は差動トランジスタ3
0,31のエミッタ抵抗をもこれに含めている。
10%変化したときのことを考える。
1,122を設けることにより、正の温度係数を持つ抵
抗20によって作られた電流を、負の温度係数を持つダ
イオード121,122で抵抗20の温度依存性を打消
し、温度に依存しない電流を得ることができる。その結
果、カレントミラー回路の電流の誤差が抑えられ、これ
により、より精度良く目的の回路を得ることができる。
を作り出す抵抗とダイオードとの温度係数のかねあいに
応じて1個、あるいは複数個配置してもよく、上記実施
例と同様の効果を得られる。
によれば、カレントミラーで構成したその電流回路に、
電流を作り出す抵抗の温度係数を打消すためのダイオー
ドを設けるようにしたので、カレントミラー回路の電流
の誤差を抑えることができ、電源電圧の変動による影響
を解消できる効果がある。
Claims (4)
- 【請求項1】 所要の回路の前段回路に、当該前段回路
の出力段から電源電圧の変動に応じた電流を引き出し、
当該前段回路の電源電圧依存性を緩和する電流源を備え
たことを特徴とする半導体集積回路装置。 - 【請求項2】 前記所要の回路が差動増幅回路からな
り、 前記前段回路が、差動増幅回路と、この差動増幅回路の
出力を受けるエミッタフォロワ回路とからなり、 前記所要の回路の差動増幅回路は、 第2,第3のトランジスタとコレクタ同士が接続された
第4,第5のトランジスタと、 第2,第3のトランジスタのコレクタと第1の電源ノー
ドとの間に接続された第5,第6の抵抗と、 第4,第5のトランジスタのエミッタ間に相互に直列に
接続された第7,第8の抵抗と、 第7,第8の抵抗の接続点と第2の電源ノードとの間に
接続された第1の定電流源と、 第4,第5のトランジスタのベースと接続された第1,
第2の入力端子とを備えたものであり、 前記エミッタフォロワ回路は、 ベースが第4,第5のトランジスタのコレクタに接続さ
れコレクタが第1の電源ノードに接続された第6,第7
のトランジスタと、 第6,第7のトランジスタのエミッタと第2の電源ノー
ドとの間に接続された第2,第3の定電流源とを備えた
ものであり、 前記前段回路の差動増幅回路は、 ベースが第6,第7のトランジスタのエミッタに接続さ
れた第8,第9のトランジスタと、 一端が第8,第9のトランジスタのコレクタに接続され
た第9,第10の抵抗と、 第8,第9のトランジスタのエミッタ間に相互に直列に
接続された第11,第12の抵抗と、 第9,第10の抵抗の他端同士の接続点と第2の電源ノ
ードとの間に接続された電圧源と、 第11,第12の抵抗の接続点と第2の電源ノードとの
間に接続された第4の定電流源と、 第8,第9のトランジスタのコレクタと接続された第
1,第2の出力端子とを備えたものであり、 前記電流源が、一端が第1の電源ノードに接続された第
1の抵抗と、 ベースおよびコレクタが第1の抵抗の他端と接続された
第1のトランジスタと、 第1のトランジスタのエミッタと第2の電源ノードとの
間に接続された第2の抵抗と、 第1のトランジスタとベース同士が接続された第2,第
3のトランジスタと、 第2,第3のトランジスタのエミッタと第2の電源ノー
ドとの間に接続された第3,第4の抵抗とを備えたもの
であることを特徴とする請求項1記載の半導体集積回路
装置。 - 【請求項3】 第1のトランジスタのベースおよびコレ
クタがエミッタおよびベースにそれぞれ接続されコレク
タが第1の電源ノードに接続された第10のトランジス
タを備えたことを特徴とする請求項2記載の半導体集積
回路装置。 - 【請求項4】 第1の抵抗の他端と第1のトランジスタ
のコレクタとの間に相互に接続された、1つのダイオー
ドあるいは相互に直列接続された複数のダイオードを備
えたことを特徴とする請求項2記載の半導体集積回路装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4231462A JP3058998B2 (ja) | 1992-08-05 | 1992-08-05 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4231462A JP3058998B2 (ja) | 1992-08-05 | 1992-08-05 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0661747A true JPH0661747A (ja) | 1994-03-04 |
JP3058998B2 JP3058998B2 (ja) | 2000-07-04 |
Family
ID=16923892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4231462A Expired - Lifetime JP3058998B2 (ja) | 1992-08-05 | 1992-08-05 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3058998B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002111410A (ja) * | 2000-06-13 | 2002-04-12 | Fairchild Semiconductor Corp | 増幅回路の改善されたスルーレート |
-
1992
- 1992-08-05 JP JP4231462A patent/JP3058998B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002111410A (ja) * | 2000-06-13 | 2002-04-12 | Fairchild Semiconductor Corp | 増幅回路の改善されたスルーレート |
DE10128570B4 (de) * | 2000-06-13 | 2012-11-29 | Fairchild Semiconductor Corporation | Verbesserte Anstiegsgeschwindigkeit in Verstärkerschaltungen |
Also Published As
Publication number | Publication date |
---|---|
JP3058998B2 (ja) | 2000-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0121642B2 (ja) | ||
KR900008752B1 (ko) | 전류미러회로 | |
JPH01137709A (ja) | 差動増幅器 | |
JP4240691B2 (ja) | 定電流回路 | |
JPH1124769A (ja) | 定電流回路 | |
JPH0661747A (ja) | 半導体集積回路装置 | |
JPS6154286B2 (ja) | ||
JP2809927B2 (ja) | 定電流源回路 | |
US6259307B1 (en) | Temperature compensated voltage gain stage | |
JP2644191B2 (ja) | バッファアンプ | |
KR100724145B1 (ko) | 씨모스 레퍼런스 회로 | |
JPH09162721A (ja) | 電流切換型論理回路 | |
JPH0814616B2 (ja) | ホール素子装置 | |
JP3591253B2 (ja) | 温度補償回路及びこれを用いた基準電圧発生回路 | |
JP2609749B2 (ja) | 電流供給回路 | |
JPS6333726B2 (ja) | ||
JPS5961206A (ja) | 差動増幅装置 | |
JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
JP3431380B2 (ja) | バンドギヤツプ回路 | |
JP3688478B2 (ja) | 光受信回路 | |
JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
KR850000581B1 (ko) | 신호 변환 회로 | |
JPH0677745A (ja) | 電圧電流変換回路 | |
JP2613266B2 (ja) | 電圧・電流変換回路 | |
JP2001177349A (ja) | 2個のmosトランジスタのゲート・ソース電圧間の差を補償する回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 13 |