JP3058768B2 - エンコーダ信号の通信装置 - Google Patents
エンコーダ信号の通信装置Info
- Publication number
- JP3058768B2 JP3058768B2 JP4242979A JP24297992A JP3058768B2 JP 3058768 B2 JP3058768 B2 JP 3058768B2 JP 4242979 A JP4242979 A JP 4242979A JP 24297992 A JP24297992 A JP 24297992A JP 3058768 B2 JP3058768 B2 JP 3058768B2
- Authority
- JP
- Japan
- Prior art keywords
- serial
- parallel
- signal
- converter
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【０００１】
【産業上の利用分野】本発明はモータの位置制御時にお
けるインクリメンタルエンコーダの矩形波信号Ａ、Ｂ、
Ｃ相のエンコーダ信号を通信する装置に関するものであ
る。
けるインクリメンタルエンコーダの矩形波信号Ａ、Ｂ、
Ｃ相のエンコーダ信号を通信する装置に関するものであ
る。
【０００２】
【従来の技術】モータの位置を精密に検出するために、
通常エンコーダやレゾルバが用いられる。インクリメン
タル方式を用いたエンコーダの場合、モータの絶対位置
と移動方向を知るために３つの信号を必要とする。すな
わち、９０°位相の異なる矩形波Ａ相、Ｂ相と、原点位
置を知るための矩形波Ｃ相である。したがって、これら
の信号をエンコーダから位置制御装置に送信する場合に
は、３つの信号を必要とする。
通常エンコーダやレゾルバが用いられる。インクリメン
タル方式を用いたエンコーダの場合、モータの絶対位置
と移動方向を知るために３つの信号を必要とする。すな
わち、９０°位相の異なる矩形波Ａ相、Ｂ相と、原点位
置を知るための矩形波Ｃ相である。したがって、これら
の信号をエンコーダから位置制御装置に送信する場合に
は、３つの信号を必要とする。
【０００３】
【発明が解決しようとする課題】上記の方法では、１個
のインクリメンタルエンコーダから位置制御装置に信号
を送る際に３本の信号線を必要とし、モータの暴走を防
ぐため各々の信号線について断線検出の手段を講じる必
要があった。コストや信頼性を考慮すると、信号線の数
は少ないほど良い。
のインクリメンタルエンコーダから位置制御装置に信号
を送る際に３本の信号線を必要とし、モータの暴走を防
ぐため各々の信号線について断線検出の手段を講じる必
要があった。コストや信頼性を考慮すると、信号線の数
は少ないほど良い。
【０００４】本発明は上記従来の問題点を解決するもの
で、エンコーダから位置制御装置への信号を１つにして
送信することができるエンコーダ信号の通信装置と、簡
易な構成で信号線の断線検出を可能としたエンコーダ信
号の通信装置を提供することを目的とする。
で、エンコーダから位置制御装置への信号を１つにして
送信することができるエンコーダ信号の通信装置と、簡
易な構成で信号線の断線検出を可能としたエンコーダ信
号の通信装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】この目的を達成するため
に本発明は、エンコーダの矩形波信号Ａ、Ｂ、Ｃ相のエ
ンコーダ信号を通信する装置において、送信側は前記矩
形波信号Ａ、Ｂ、Ｃ相を入力とし、それらの論理“０”
と“１”の組み合わせパターンに応じて４ビットのパラ
レル信号“００００”、“１０００”、“１１００”、
“１１１０”、“１１１１”を出力する送出コード変換
器と、送出コード変換器のパラレル出力信号の前に
“１”、後に“０”を加えるか、又は前に“０”、後に
“１”を加えた６ビットのパラレル信号をシリアル信号
に変換するパラレル−シリアル変換器とを有し、受信側
はパラレル−シリアル変換器の出力であるシリアル信号
を６ビットパラレル信号に変換し、前後１ビットづつを
取り除いた４ビットを出力するシリアル−パラレル変換
器と、シリアル−パラレル変換器の出力である４ビット
パラレル信号を入力とし、そのパターンに応じてエンコ
ーダ矩形波信号Ａ、Ｂ、Ｃ相を出力する再生コード変換
器とを有することを特徴とする。
に本発明は、エンコーダの矩形波信号Ａ、Ｂ、Ｃ相のエ
ンコーダ信号を通信する装置において、送信側は前記矩
形波信号Ａ、Ｂ、Ｃ相を入力とし、それらの論理“０”
と“１”の組み合わせパターンに応じて４ビットのパラ
レル信号“００００”、“１０００”、“１１００”、
“１１１０”、“１１１１”を出力する送出コード変換
器と、送出コード変換器のパラレル出力信号の前に
“１”、後に“０”を加えるか、又は前に“０”、後に
“１”を加えた６ビットのパラレル信号をシリアル信号
に変換するパラレル−シリアル変換器とを有し、受信側
はパラレル−シリアル変換器の出力であるシリアル信号
を６ビットパラレル信号に変換し、前後１ビットづつを
取り除いた４ビットを出力するシリアル−パラレル変換
器と、シリアル−パラレル変換器の出力である４ビット
パラレル信号を入力とし、そのパターンに応じてエンコ
ーダ矩形波信号Ａ、Ｂ、Ｃ相を出力する再生コード変換
器とを有することを特徴とする。
【０００６】又本発明は、上記構成に加え、パラレル−
シリアル変換器の出力であるシリアルデータ中に“００
００００”というデータが観測された瞬間に断線検出信
号を出力する断線検出器を備えたことを特徴とする。
シリアル変換器の出力であるシリアルデータ中に“００
００００”というデータが観測された瞬間に断線検出信
号を出力する断線検出器を備えたことを特徴とする。
【０００７】
【作用】本発明は上記の構成によって、エンコーダ矩形
波信号Ａ、Ｂ、Ｃ相を１本の信号線で送信することが可
能であり、かつ信号線の断線を検出することができる。
波信号Ａ、Ｂ、Ｃ相を１本の信号線で送信することが可
能であり、かつ信号線の断線を検出することができる。
【０００８】
【実施例】以下本発明の実施例について図面を参照しな
がら説明する。
がら説明する。
【０００９】図１（ａ）は送信側の構成を示しており、
１、２、３はそれぞれエンコーダのＡ、Ｂ、Ｃ相入力、
４は送出コード変換器、５は論理“１”入力、６、７、
８、９はパラレル信号、１０は論理“０”入力、１１は
パラレル−シリアル変換器、１２ａはシリアル出力であ
る。
１、２、３はそれぞれエンコーダのＡ、Ｂ、Ｃ相入力、
４は送出コード変換器、５は論理“１”入力、６、７、
８、９はパラレル信号、１０は論理“０”入力、１１は
パラレル−シリアル変換器、１２ａはシリアル出力であ
る。
【００１０】図１（ｂ）は受信側の構成を示しており、
１２ｂはシリアル入力、１４はシリアル−パラレル変換
器、１５、１６、１７、１８はパラレル信号、１９は再
生コード変換器、２０、２１、２２はそれぞれエンコー
ダのＡ、Ｂ、Ｃ相出力である。
１２ｂはシリアル入力、１４はシリアル−パラレル変換
器、１５、１６、１７、１８はパラレル信号、１９は再
生コード変換器、２０、２１、２２はそれぞれエンコー
ダのＡ、Ｂ、Ｃ相出力である。
【００１１】モータ位置に対する矩形波信号Ａ、Ｂ、Ｃ
相が図３のような関係にあるインクリメンタルエンコー
ダの場合、Ａ、Ｂ、Ｃ相の論理の組み合わせは、モータ
位置３１の場合“１１０”、モータ位置３２の場合“０
１０”、モータ位置３３の場合“０００”、モータ位置
３４の場合“１００”、モータ位置３５の場合“１１
１”となり、任意のモータ位置におけるＡ、Ｂ、Ｃ相の
論理の組はこの５種類で表せる。そこで送出コード変換
器４に、（表１）に示すような信号生成ルールを持たせ
ておく。例えばＡ、Ｂ、Ｃ相入力の組が“１１１”の時
はパラレル信号“１１１１”を出力する。この場合パラ
レル−シリアル変換器１１の入力は、前記パラレル信号
“１１１１”の前に論理“１”、後に論理“０”を加え
た“１１１１１０”となるので、シリアル出力１２は６
ビットシリアルデータ“１１１１１０”となる。上記動
作を一周期として連続的に行うことにより、エンコーダ
のＡ、Ｂ、Ｃ相の状態を１つの信号として送信できる。
また、このシリアル出力は必らず“１”で始まり、
“０”で終わる６ビットの繰り返しとなる。
相が図３のような関係にあるインクリメンタルエンコー
ダの場合、Ａ、Ｂ、Ｃ相の論理の組み合わせは、モータ
位置３１の場合“１１０”、モータ位置３２の場合“０
１０”、モータ位置３３の場合“０００”、モータ位置
３４の場合“１００”、モータ位置３５の場合“１１
１”となり、任意のモータ位置におけるＡ、Ｂ、Ｃ相の
論理の組はこの５種類で表せる。そこで送出コード変換
器４に、（表１）に示すような信号生成ルールを持たせ
ておく。例えばＡ、Ｂ、Ｃ相入力の組が“１１１”の時
はパラレル信号“１１１１”を出力する。この場合パラ
レル−シリアル変換器１１の入力は、前記パラレル信号
“１１１１”の前に論理“１”、後に論理“０”を加え
た“１１１１１０”となるので、シリアル出力１２は６
ビットシリアルデータ“１１１１１０”となる。上記動
作を一周期として連続的に行うことにより、エンコーダ
のＡ、Ｂ、Ｃ相の状態を１つの信号として送信できる。
また、このシリアル出力は必らず“１”で始まり、
“０”で終わる６ビットの繰り返しとなる。
【００１２】
【表１】
【００１３】一方受信側において、シリアル−パラレル
変換器１４は、シリアル入力１２ｂ（すなわちパラレル
−シリアル変換器１１のシリアル出力１２ａ）が論理
“０”から論理“１”になったビットをスタートビット
として６ビット分をパラレル変換し、前記１ビットづつ
取り除いた４ビットをパラレル信号１５、１６、１７、
１８として出力する。例えば、シリアル入力１３が“１
１１１１０”の場合、パラレル信号１５、１６、１７、
１８は“１１１１”となる。再生コード変換器１９は送
出コード変換器４の持つ信号生成ルール（表１）を逆に
用いて、前記４ビットのパラレル信号１５、１６、１
７、１８より３つのエンコーダ信号２０、２１、２２を
出力する。例えば、パラレル信号１５、１６、１７、１
８が“１１１１”の場合、（表１）よりエンコーダ信号
出力２０、２１、２２は“１１１”となる。上記動作が
繰り返されることによって、エンコーダのＡ、Ｂ、Ｃ相
が連続的に出力される。
変換器１４は、シリアル入力１２ｂ（すなわちパラレル
−シリアル変換器１１のシリアル出力１２ａ）が論理
“０”から論理“１”になったビットをスタートビット
として６ビット分をパラレル変換し、前記１ビットづつ
取り除いた４ビットをパラレル信号１５、１６、１７、
１８として出力する。例えば、シリアル入力１３が“１
１１１１０”の場合、パラレル信号１５、１６、１７、
１８は“１１１１”となる。再生コード変換器１９は送
出コード変換器４の持つ信号生成ルール（表１）を逆に
用いて、前記４ビットのパラレル信号１５、１６、１
７、１８より３つのエンコーダ信号２０、２１、２２を
出力する。例えば、パラレル信号１５、１６、１７、１
８が“１１１１”の場合、（表１）よりエンコーダ信号
出力２０、２１、２２は“１１１”となる。上記動作が
繰り返されることによって、エンコーダのＡ、Ｂ、Ｃ相
が連続的に出力される。
【００１４】次に、受信側で断線検出を行う場合につい
て図２を用いて説明する。同図において２３は断線検出
器、２４は断線検出出力である。上記に説明したよう
に、シリアル出力１２ａは“１”から始まり“０”で終
わる６ビットの繰り返しであるから、信号線が断線して
いなければシリアル入力１２ｂに“００００００”とい
うデータは含まれない。したがって断線検出器２３は、
受信したシリアルデータ中に“００００００”というデ
ータが観測された時に断線したと判断し、断線検出出力
２４より論理“１”（断線検出）を出力する。
て図２を用いて説明する。同図において２３は断線検出
器、２４は断線検出出力である。上記に説明したよう
に、シリアル出力１２ａは“１”から始まり“０”で終
わる６ビットの繰り返しであるから、信号線が断線して
いなければシリアル入力１２ｂに“００００００”とい
うデータは含まれない。したがって断線検出器２３は、
受信したシリアルデータ中に“００００００”というデ
ータが観測された時に断線したと判断し、断線検出出力
２４より論理“１”（断線検出）を出力する。
【００１５】以上のように本実施例によれば、３つのエ
ンコーダ信号を１本の信号線で送信することが可能であ
り、かつ信号線の断線を検出することができる。
ンコーダ信号を１本の信号線で送信することが可能であ
り、かつ信号線の断線を検出することができる。
【００１６】本実施例では送出コード変換器４のルール
が（表１）の場合についてのみ説明したが、同表に示す
エンコーダ信号の論理とパラレル信号の組み合わせは全
部で５×４×３×２×１＝１２０通り存在し、いずれの
場合も送出コード変換器４と再生コード変換器１９の持
つ組み合わせを同じものにすれば良い。また、本実施例
では図３のようにＣ相の論理“１”の位置が、Ａ相、Ｂ
相の論理“１１”の位置と一致しているエンコーダの場
合を取り上げて説明したが、他の論理“０１”、“０
０”、“１０”と一致するように設計されたエンコーダ
の場合についても、（表１）のＣ相入力３（出力２２）
の欄を変更するだけでよいことは言うまでもない。更
に、送出コード変換器のパラレル出力信号の前に
“０”、後に“１”を加えた６ビットのパラレル信号を
パラレル−シリアル変換器によってシリアル信号に変換
する構成としてもよい。
が（表１）の場合についてのみ説明したが、同表に示す
エンコーダ信号の論理とパラレル信号の組み合わせは全
部で５×４×３×２×１＝１２０通り存在し、いずれの
場合も送出コード変換器４と再生コード変換器１９の持
つ組み合わせを同じものにすれば良い。また、本実施例
では図３のようにＣ相の論理“１”の位置が、Ａ相、Ｂ
相の論理“１１”の位置と一致しているエンコーダの場
合を取り上げて説明したが、他の論理“０１”、“０
０”、“１０”と一致するように設計されたエンコーダ
の場合についても、（表１）のＣ相入力３（出力２２）
の欄を変更するだけでよいことは言うまでもない。更
に、送出コード変換器のパラレル出力信号の前に
“０”、後に“１”を加えた６ビットのパラレル信号を
パラレル−シリアル変換器によってシリアル信号に変換
する構成としてもよい。
【００１７】
【発明の効果】以上のように本発明は、エンコーダの３
つの信号Ａ、Ｂ、Ｃ相を１本の信号線で送信することが
可能となるという効果を奏する。又本発明はパラレル−
シリアル変換器の出力であるシリアルデータ中に“００
００００”というデータが観測された瞬間に断線検出信
号を出力する断線検出器を備えることによって信号線の
断線検出を行える。
つの信号Ａ、Ｂ、Ｃ相を１本の信号線で送信することが
可能となるという効果を奏する。又本発明はパラレル−
シリアル変換器の出力であるシリアルデータ中に“００
００００”というデータが観測された瞬間に断線検出信
号を出力する断線検出器を備えることによって信号線の
断線検出を行える。
【図１】本発明の実施例を示すブロック図であって、
（ａ）は送信側を、（ｂ）は受信側を夫々示す。
（ａ）は送信側を、（ｂ）は受信側を夫々示す。
【図２】受信側で断線検出を行う場合の一実施例を示す
ブロック図である。
ブロック図である。
【図３】モータ位置とエンコーダの矩形波信号Ａ、Ｂ、
Ｃ相の関係を示すグラフである。
Ｃ相の関係を示すグラフである。
４ 送出コード変換器 １１ パラレル−シリアル変換器 １４ シリアル−パラレル変換器 １９ 再生コード変換器 ２３ 断線検出器
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01D 5/00 - 5/62
Claims (2)
- 【請求項１】 １個のインクリメンタルエンコーダから
出力される３つの矩形波信号Ａ、Ｂ、Ｃ相のエンコーダ
信号を通信する装置において、送信側は前記矩形波信号
Ａ、Ｂ、Ｃ相を入力とし、それらの論理“０”と“１”
の組み合わせパターンに応じて４ビットのパラレル信号
“００００”、“１０００”、“１１００”、“１１１
０”、“１１１１”を出力する送出コード変換器と、送
出コード変換器のパラレル出力信号の前に“１”、後に
“０”を加えるか、又は前に“０”、後に“１”を加え
た６ビットのパラレル信号をシリアル信号に変換するパ
ラレル−シリアル変換器とを有し、受信側はパラレル−
シリアル変換器の出力であるシリアル信号を６ビットパ
ラレル信号に変換し、前後１ビットづつを取り除いた４
ビットを出力するシリアル−パラレル変換器と、シリア
ル−パラレル変換器の出力である４ビットパラレル信号
を入力とし、そのパターンに応じてエンコーダ矩形波信
号Ａ、Ｂ、Ｃ相を出力する再生コード変換器とを有する
ことを特徴とするエンコーダ信号の通信装置。 - 【請求項２】 パラレル−シリアル変換器の出力である
シリアルデータ中に“００００００”というデータが観
測された瞬間に断線検出信号を出力する断線検出器を備
えた請求項１記載のエンコーダ信号の通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4242979A JP3058768B2 (ja) | 1992-09-11 | 1992-09-11 | エンコーダ信号の通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4242979A JP3058768B2 (ja) | 1992-09-11 | 1992-09-11 | エンコーダ信号の通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0694480A JPH0694480A (ja) | 1994-04-05 |
| JP3058768B2 true JP3058768B2 (ja) | 2000-07-04 |
Family
ID=17097090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4242979A Expired - Fee Related JP3058768B2 (ja) | 1992-09-11 | 1992-09-11 | エンコーダ信号の通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3058768B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5317454B2 (ja) * | 2007-09-25 | 2013-10-16 | 株式会社東芝 | 異常検出装置、及びこれを備える磁気共鳴イメージング装置 |
| JP6365334B2 (ja) * | 2015-02-09 | 2018-08-01 | 株式会社デンソー | モータ制御装置 |
-
1992
- 1992-09-11 JP JP4242979A patent/JP3058768B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0694480A (ja) | 1994-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004513532A5 (ja) | ||
| JP3058768B2 (ja) | エンコーダ信号の通信装置 | |
| JPH039638A (ja) | 高速回線データ送信方式 | |
| JPH02179046A (ja) | 信号符号化方式 | |
| JPH01157284A (ja) | サーボモータの信号伝送装置 | |
| JPH0734559B2 (ja) | ディジタル伝送方式 | |
| JP2677274B2 (ja) | 可変長シリアルデータ通信方式 | |
| JPH0548657A (ja) | シリアル伝送方式 | |
| JPH04354218A (ja) | データ伝送方式 | |
| JPH04316126A (ja) | 符号変換装置 | |
| JPS63146629A (ja) | デ−タ伝送装置 | |
| JPS6312630Y2 (ja) | ||
| JPS61101142A (ja) | デ−タ保護回路 | |
| JP2981332B2 (ja) | フレーム同期方法 | |
| JPH0746802B2 (ja) | フレ−ム同期回路 | |
| JPH03175754A (ja) | 光データリンク | |
| JPH067601Y2 (ja) | ビットエラーレート検出回路 | |
| JPS6044876B2 (ja) | 遠方監視制御システム | |
| JPH0638569A (ja) | エンコーダ信号伝送装置 | |
| JPS63312755A (ja) | 符号変換装置 | |
| JPS6057750A (ja) | 非同期転送方式 | |
| JPH06197109A (ja) | データ通信装置 | |
| JPH0792878B2 (ja) | エンコーダ異常伝達方法 | |
| JPH04253246A (ja) | 転送誤り検出方式 | |
| JPS5810991A (ja) | 遠方監視制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |