JPH0734559B2 - ディジタル伝送方式 - Google Patents
ディジタル伝送方式Info
- Publication number
- JPH0734559B2 JPH0734559B2 JP63043377A JP4337788A JPH0734559B2 JP H0734559 B2 JPH0734559 B2 JP H0734559B2 JP 63043377 A JP63043377 A JP 63043377A JP 4337788 A JP4337788 A JP 4337788A JP H0734559 B2 JPH0734559 B2 JP H0734559B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- conversion circuit
- parallel
- input
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル伝送分野に利用される。
本発明はディジタル伝送方式に関し、特に、nBmB符号を
伝送路信号に用い、入力信号断のとき所定の固定パター
ン信号（以下、AIS信号という。）を送出する中継器を
備えた光ディジタル伝送方式に関する。
伝送路信号に用い、入力信号断のとき所定の固定パター
ン信号（以下、AIS信号という。）を送出する中継器を
備えた光ディジタル伝送方式に関する。
本発明は、nBmB符号を伝送路信号として用いるディジタ
ル伝送方式において、 中継器への入力信号が断となったとき、任意のｍ個のビ
ットで構成されたブロックの繰り返しをAIS信号として
送出することにより、 簡単な構成でnBmB符号則で満足できるようにしたもので
ある。
ル伝送方式において、 中継器への入力信号が断となったとき、任意のｍ個のビ
ットで構成されたブロックの繰り返しをAIS信号として
送出することにより、 簡単な構成でnBmB符号則で満足できるようにしたもので
ある。
〔従来の技術〕 従来、光ディジタル伝送方式において、このAIS信号
は、低次群信号入力が断となったときに、伝送路への送
信信号として「１」を送出していた。
は、低次群信号入力が断となったときに、伝送路への送
信信号として「１」を送出していた。
第２図は従来の光ディジタル伝送方式の一例の要部を示
すブロック構成図で、一つの中継器の送信部とその中継
器に伝送路を介して接続された他中継器の受信部とを示
す。
すブロック構成図で、一つの中継器の送信部とその中継
器に伝送路を介して接続された他中継器の受信部とを示
す。
送信部10に入力データ信号１と入力クロック信号２が入
力され、直並列変換回路11により５個の並列信号３に変
換される。この並列信号３は5B6B変換回路12により６個
の並列信号４に変換され、さらに並直列変換回路13によ
り直列信号５に変換され伝送路30に送出される。一方、
入力クロック信号２は速度変換回路14により1.2倍に速
度が変換される。
力され、直並列変換回路11により５個の並列信号３に変
換される。この並列信号３は5B6B変換回路12により６個
の並列信号４に変換され、さらに並直列変換回路13によ
り直列信号５に変換され伝送路30に送出される。一方、
入力クロック信号２は速度変換回路14により1.2倍に速
度が変換される。
伝送路30を通って受信部20へ送られてきた直列信号５
は、直並列変換回路21により６個の並列信号６に変換さ
れ、さらに6B5B変換回路22で５個の並列信号７に変換さ
れ、並直列変換回路23により直列信号８となる。また速
度変換は速度変換回路24により0.83倍に速度変換され
る。
は、直並列変換回路21により６個の並列信号６に変換さ
れ、さらに6B5B変換回路22で５個の並列信号７に変換さ
れ、並直列変換回路23により直列信号８となる。また速
度変換は速度変換回路24により0.83倍に速度変換され
る。
入力データ信号１と入力クロック信号２の入力断が入力
断検出回路15により検出されると、入力断検出回路15は
制御信号９を5B6B変換回路12に対して出力する。5B6B変
換回路12は制御信号９により、AIS信号として、オール
「１」すなわち、「110101」と「001010」とが交互にな
るように送出する。
断検出回路15により検出されると、入力断検出回路15は
制御信号９を5B6B変換回路12に対して出力する。5B6B変
換回路12は制御信号９により、AIS信号として、オール
「１」すなわち、「110101」と「001010」とが交互にな
るように送出する。
しかし、入力クロック信号２が断のときは、入力データ
信号１の不一致（disparity）検出ができないので、5B6
B符号則を満足させることができない。そこで、5B6B符
号則を満足させるために、外部に発振器16をもたせて不
一致検出を行う必要があり、回路規模および消費電力が
増大する欠点があった。
信号１の不一致（disparity）検出ができないので、5B6
B符号則を満足させることができない。そこで、5B6B符
号則を満足させるために、外部に発振器16をもたせて不
一致検出を行う必要があり、回路規模および消費電力が
増大する欠点があった。
本発明の目的は、前記の欠点を除去することにより、簡
単な構成で5B6B符号則を満足できるディジタル伝送方式
を提供することにある。
単な構成で5B6B符号則を満足できるディジタル伝送方式
を提供することにある。
本発明は、入力データ信号を複数ｎ個の並列信号に変換
出力する直並列変換回路と、前記ｎ個の並列信号を複数
ｍ個の並列信号に変換出力するnBmB変換回路と、前記入
力データ信号断を検出し制御信号を前記nBmB回路に対し
て出力する入力断検出回路とを含み、前記nBmB変換回路
は前記制御信号が入力されたとき所定の固定パターン信
号を送出する固定パターン信号送出手段を含む中継器を
備えたディジタル伝送方式において、前記固定パターン
信号送出手段は、任意のｍ個のビットで構成された同一
符号のブロックの繰り返しを前記固定パターン信号とし
て送出する手段であることを特徴とする。
出力する直並列変換回路と、前記ｎ個の並列信号を複数
ｍ個の並列信号に変換出力するnBmB変換回路と、前記入
力データ信号断を検出し制御信号を前記nBmB回路に対し
て出力する入力断検出回路とを含み、前記nBmB変換回路
は前記制御信号が入力されたとき所定の固定パターン信
号を送出する固定パターン信号送出手段を含む中継器を
備えたディジタル伝送方式において、前記固定パターン
信号送出手段は、任意のｍ個のビットで構成された同一
符号のブロックの繰り返しを前記固定パターン信号とし
て送出する手段であることを特徴とする。
固定パターン信号送出手段は、AIS信号として、任意の
Ｍ個のビットで構成されたブロックの繰り返し、例えば
5B6B符号則の場合、「101001」の繰り返し信号をAIS信
号として送出する。
Ｍ個のビットで構成されたブロックの繰り返し、例えば
5B6B符号則の場合、「101001」の繰り返し信号をAIS信
号として送出する。
従って、不一致は０となり、nB側（例えば5B則）での不
一致検出が不要となり、従来のように外部発振器を必要
とせず、回路規模が小さくなるとともに、入力クロック
信号が断となってもnBmB（例えば5B6B）符号則を満足さ
せることが可能となる。
一致検出が不要となり、従来のように外部発振器を必要
とせず、回路規模が小さくなるとともに、入力クロック
信号が断となってもnBmB（例えば5B6B）符号則を満足さ
せることが可能となる。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の要部を示すブロック構成図
で、一つの中継器の送信部とその中継器に伝送路を介し
て接続された他中継器の受信部とを示す。
で、一つの中継器の送信部とその中継器に伝送路を介し
て接続された他中継器の受信部とを示す。
本実施例は、入力データ信号１を５個の並列信号３に変
換出力する直並列変換回路11と、５個の並列信号３を６
個並列信号４に変換出力する5B6B変換回路12と、入力デ
ータ信号断を検出し制御信号９を5B6B変換回路12に対し
て出力する入力断検出回路15とを含み、5B6B変換回路12
は制御信号９が入力されたとき所定のAIS信号を送出す
る図外の固定パターン信号送出手段を含む中継器を備え
たディジタル伝送方式において、 前記固定パターン信号送出手段として、任意の６個のビ
ットで構成された同一符号のブロックの繰り返しを前記
AIS信号として送出する図外の手段を有している。
換出力する直並列変換回路11と、５個の並列信号３を６
個並列信号４に変換出力する5B6B変換回路12と、入力デ
ータ信号断を検出し制御信号９を5B6B変換回路12に対し
て出力する入力断検出回路15とを含み、5B6B変換回路12
は制御信号９が入力されたとき所定のAIS信号を送出す
る図外の固定パターン信号送出手段を含む中継器を備え
たディジタル伝送方式において、 前記固定パターン信号送出手段として、任意の６個のビ
ットで構成された同一符号のブロックの繰り返しを前記
AIS信号として送出する図外の手段を有している。
なお、第１図において、13は６個の並列信号を直列信号
５に変換して伝送路30へ送出する並直列変換器、14は入
力クロック信号２の速度を1.2倍に変換する速度変換回
路であり、直並列変換回路11、5B6B変換回路12、並直列
変換回路13、速度変換回路14および入力断検出回路15は
一つの中継器の送信部10に含まれる。
５に変換して伝送路30へ送出する並直列変換器、14は入
力クロック信号２の速度を1.2倍に変換する速度変換回
路であり、直並列変換回路11、5B6B変換回路12、並直列
変換回路13、速度変換回路14および入力断検出回路15は
一つの中継器の送信部10に含まれる。
また、20は他中継器の受信部であり、伝送路30から入力
される直列信号５を６個の並列信号６に変換する並直列
変換回路21と、並列信号６を５個の並列信号７に変換す
る6B5B変換回路22と、並列信号７を直列信号８に変換出
力する並直列変換回路23と、回線速度を0.83倍に変換す
る速度変換回路24とを含んでいる。
される直列信号５を６個の並列信号６に変換する並直列
変換回路21と、並列信号６を５個の並列信号７に変換す
る6B5B変換回路22と、並列信号７を直列信号８に変換出
力する並直列変換回路23と、回線速度を0.83倍に変換す
る速度変換回路24とを含んでいる。
本発明の特徴は、第１図において、第２図に示した従来
例における発振器16を取外し、5B6B変換回路12内に、AI
S信号として、任意のｍ個のビットで構成されたブロッ
クの繰り返し信号を送出する図外の固定パターン信号送
出手段を設けたことにある。
例における発振器16を取外し、5B6B変換回路12内に、AI
S信号として、任意のｍ個のビットで構成されたブロッ
クの繰り返し信号を送出する図外の固定パターン信号送
出手段を設けたことにある。
次に、本実施例の動作について説明する。
送信部10に入力データ信号１と入力クロック信号２とが
入力され、直並列変換回路11により５個の並列信号３に
変換される。この並列信号３は5B6B変換回路12より６個
の並列信号４に変換されて、並直列変換回路13により直
列信号５に変換され伝送路30に送出される。また、入力
信号断検出回路15により入力データ信号１と入力クロッ
ク信号２とが監視され、入力断時には5B6B変換回路12に
制御信号９が送られ、伝送路30にAIS信号が送出され
る。受信部20では送られてきた直列信号５を直並列変換
回路21により６個の並列信号６に変換され、6B5B変換回
路22で５個の並列信号６に変換され、並直列変換回路23
により直列信号８になる。
入力され、直並列変換回路11により５個の並列信号３に
変換される。この並列信号３は5B6B変換回路12より６個
の並列信号４に変換されて、並直列変換回路13により直
列信号５に変換され伝送路30に送出される。また、入力
信号断検出回路15により入力データ信号１と入力クロッ
ク信号２とが監視され、入力断時には5B6B変換回路12に
制御信号９が送られ、伝送路30にAIS信号が送出され
る。受信部20では送られてきた直列信号５を直並列変換
回路21により６個の並列信号６に変換され、6B5B変換回
路22で５個の並列信号６に変換され、並直列変換回路23
により直列信号８になる。
そして、前記AIS信号としては、例えば、「101001」の
ブロックの繰り返し信号が出力される。
ブロックの繰り返し信号が出力される。
従って、不一致が０となり、5B側での不一致検出は不要
となるとともに、5B6B符号則が満足される。
となるとともに、5B6B符号則が満足される。
AIS信号としては上記例の他任意のｍビットの固定パタ
ーンを用い、これがあらかじめ定められていればどのよ
うなパターンであってもよい。
ーンを用い、これがあらかじめ定められていればどのよ
うなパターンであってもよい。
なお、以上の説明においては、nBmB符号則として5B6B符
号則を用いたけれども、本発明は一般にnBmB符号則に対
して適用される。
号則を用いたけれども、本発明は一般にnBmB符号則に対
して適用される。
以上説明したように、本発明は、不一致検出が不要とな
り、回路規模も小さくてすみ、かつ入力クロック信号が
断とってもnBmB符号則を満足しうる効果がある。
り、回路規模も小さくてすみ、かつ入力クロック信号が
断とってもnBmB符号則を満足しうる効果がある。
第１図は本発明の一実施例の要部を示すブロック構成
図。 第２図は従来例の要部を示すブロック構成図。 １…入力データ信号、２…入力クロック信号、３、４、
６、７…並列信号、５、８…直列信号、９…制御信号、
10…送信部、11、21…直並列変換回路、12…5B6B変換回
路、13、23…並直列変換回路、14、24…速度変換回路、
15…入力断検出回路、16…発振器、20…受信部、22…6B
5B変換回路、30…伝送路。
図。 第２図は従来例の要部を示すブロック構成図。 １…入力データ信号、２…入力クロック信号、３、４、
６、７…並列信号、５、８…直列信号、９…制御信号、
10…送信部、11、21…直並列変換回路、12…5B6B変換回
路、13、23…並直列変換回路、14、24…速度変換回路、
15…入力断検出回路、16…発振器、20…受信部、22…6B
5B変換回路、30…伝送路。
Claims (1)
- 【請求項１】入力データ信号を複数ｎ個の並列信号に変
換出力する直並列変換回路（11）と、前記ｎ個の並列信
号を複数ｍ個の並列信号に変換出力するnBmB変換回路
（12）と、前記入力データ信号断を検出し制御信号を前
記nBmB変換回路に対して出力する入力断検出回路（15）
とを含み、前記nBmB変換回路は前記制御信号が入力され
たとき所定の固定パターンの警報信号を送出する固定パ
ターン信号送出手段を含む中継器を備えたディジタル伝
送方式において、 前記固定パターン信号送出手段は、ｍビットで構成され
た任意の同一符号のブロックの繰り返しを前記固定パタ
ーンの警報信号として送出する手段である ことを特徴とするディジタル伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043377A JPH0734559B2 (ja) | 1988-02-26 | 1988-02-26 | ディジタル伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043377A JPH0734559B2 (ja) | 1988-02-26 | 1988-02-26 | ディジタル伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01218247A JPH01218247A (ja) | 1989-08-31 |
| JPH0734559B2 true JPH0734559B2 (ja) | 1995-04-12 |
Family
ID=12662134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63043377A Expired - Lifetime JPH0734559B2 (ja) | 1988-02-26 | 1988-02-26 | ディジタル伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734559B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1152565A1 (en) * | 1999-01-19 | 2001-11-07 | Sharp Kabushiki Kaisha | Transmission method and device |
| JP3712369B2 (ja) | 2001-09-13 | 2005-11-02 | アライドテレシスホールディングス株式会社 | メディアコンバータおよびそのリンク切断方法 |
| WO2003026225A1 (fr) * | 2001-09-13 | 2003-03-27 | Allied-Telesis, K.K. | Convertisseur de support |
| JP2003273939A (ja) | 2002-03-13 | 2003-09-26 | Nec Corp | 多重伝送システムおよび変換装置と警報転送方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167550A (ja) * | 1984-02-09 | 1985-08-30 | Nec Corp | 符号変換装置 |
| JPS6278935A (ja) * | 1985-10-02 | 1987-04-11 | Hitachi Ltd | 中継伝送路監視方式 |
-
1988
- 1988-02-26 JP JP63043377A patent/JPH0734559B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01218247A (ja) | 1989-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0734559B2 (ja) | ディジタル伝送方式 | |
| JPH039638A (ja) | 高速回線データ送信方式 | |
| SE9303338L (sv) | Signalbearbetande enhet vilken omvandlar ingående överföringshastighet till en därifrån skild utgående överföringshastighet | |
| JPH0823310A (ja) | 光信号伝送装置 | |
| US5042053A (en) | Zero-sync-time apparatus for encoding and decoding | |
| JPH02174445A (ja) | 複線式データ伝送装置 | |
| SU1644201A1 (ru) | Система передачи и приема цифровой информации | |
| JPS63131737A (ja) | 補助信号伝送方式 | |
| JPS62253251A (ja) | 信号伝送方式 | |
| KR0139755B1 (ko) | 디지탈 오디오신호의 변조장치 | |
| SU711610A1 (ru) | Устройство дл контрол систем передачи сигналов | |
| TW357515B (en) | Network exchanger | |
| JP3317406B2 (ja) | デジタル信号の送受装置 | |
| JPH03175838A (ja) | 光スター型通信装置 | |
| JPS61146037A (ja) | 遠隔デ−タ収集装置 | |
| JPH0537494A (ja) | 多重変換器 | |
| JPS6024750A (ja) | 多重信号伝送装置 | |
| JPS6394746A (ja) | 補助信号受信回路 | |
| JPH0795755B2 (ja) | ｍＢ−ｎＢ逆符号変換装置 | |
| JPS61102851A (ja) | 副信号伝送方法 | |
| JPH01115246A (ja) | ディジタル伝送装置 | |
| JPS6348025A (ja) | 回線断情報変換方式 | |
| JPH02268044A (ja) | 光スター型通信装置 | |
| JPH0650841B2 (ja) | 光ループ伝送方式 | |
| JPS63193731A (ja) | 無線警報転送装置 |