JP3056188B1 - 電源回路の過電流保護回路 - Google Patents

Abstract

【要約】 【課題】 過電流時に、電源回路の入力側の開放接点付
きスイッチを断としない出力と断とする出力とを混在さ
せることができる過電流保護回路を提供する。 【解決手段】 出力１の過電流検出素子６で過電流を検
出した場合には、ＰＷＭ制御回路４の制御により出力電
圧ＶOUT1が一定レベル以下になったことを電圧低下検出
回路１０が検出し、開放接点駆動回路２が動作し、開放
接点付きスイッチ１を駆動する。一方、出力２の電流検
出素子１２で過電流を検出した場合には、電流−電圧変
換回路１５の出力により開放接点駆動回路２の動作を無
効とするため、開放接点付きスイッチ１は動作しない。
これにより、過電流保護動作時に入力側の開放接点付き
スイッチを断とする出力と断としない出力を混在させる
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一つのトランスか
ら２以上の電源出力を得る多出力の電源回路の過電流保
護回路に関する。

【０００２】

【従来の技術】従来のこの種の過電流保護回路の一例に
ついて、図８および図９を参照して説明する。図８は従
来の過電流保護回路を適用した電源回路のブロック図で
あり、図９は図８の開放接点駆動回路２および電圧低下
検出回路１０の詳細を示す回路図である。図８および図
９において、１は過電流動作時に入力を切断する開放接
点付きスイッチ（サーキットブレーカ等）である。２は
開放接点付きスイッチ１を制御する開放接点駆動回路で
ある。３はスイッチング用のトランジスタ、４はトラン
ジスタ３をオン・オフ制御するＰＷＭ（パルス幅変調）
制御回路である。５は一つの１次巻線５ａと２つの２次
巻線５ｂ、５ｃで構成されるトランスである。６はトラ
ンス５の２次巻線５ｂに流れる電流を検出する電流検出
素子である。

【０００３】７は電流検出素子６の検出電流値を電圧に
変換する電流−電圧変換回路であり、その出力はダイオ
ード１１を介してＰＷＭ制御回路４へ供給される。８は
トランス５の２次巻線５ｂからの出力を整流し平滑化す
る整流・平滑回路、９は整流・平滑回路８の出力をＰＷ
Ｍ制御回路４にフィードバックする帰還制御回路であ
る。１０は出力１の出力電圧ＶOUT1の低下を検出する電
圧低下検出回路であり、その出力は解放接点駆動回路２
へ供給される。また、トランス５の２次巻線５ｃの出力
電圧は電流検出素子１２を介して整流・平滑回路１３へ
供給され、ここで整流・平滑され、安定化回路１４にお
いて安定化され、出力電圧ＶOUT2として出力される。ま
た、図９において、１７、２５、２６、３０は抵抗、１
８はコンデンサである。１９は基準電圧Ｖ20と非反転入
力端子の電圧とを比較する比較器である。２８はフォト
カプラ、２９はツェナーダイオードである。

【０００４】次に、上述した回路の動作を説明する。図
８において、過電流保護回路が動作していない状態で
は、出力１の出力電圧ＶOUT1が一定レベルの電圧である
ため電圧低下検出回路１０のツェナーダイオード２９は
オンの状態であり、フォトカプラ２８のフォトトランジ
スタがオン状態にあり、コンデンサ１８の両端が短絡さ
れている。このため、比較器１９の非反転入力端子はロ
ーレベルにあり、したがって、比較器１９の出力がロー
レベルにあり、トランジスタ２１がカットオフ状態にあ
る。

【０００５】いま、出力１の出力電流ＩOUT1が増加し電
流−電圧変換回路７の出力電圧が増加して、ＰＷＭ制御
回路４の過電流検出電圧に対応する過電流保護動作点を
越えると、ＰＷＭ制御回路４の制御によりトランジスタ
３のオン比率を小さくする。これにより出力電圧ＶOUT1
が低下し始める。さらに出力電流ＩOUT1が増加し、これ
に伴い出力電圧ＶOUT1が低下して電圧低下検出回路１０
の検出電圧が所定の出力電圧を下回ると、電圧低下検出
回路１０のツェナーダイオード２９がオフとなり、これ
によりフォトカプラ２８のフォトトランジスタがオフと
なる。その結果、比較器１９（図９）の非反転入力端子
の電圧Ｖ18が、抵抗１７とコンデンサ１８により決まる
時定数で上昇し、基準電圧Ｖ20を越えると比較器１９の
出力がハイレベルとなり、トランジスタ２１のベースを
オンにバイアスする。これによりトランジスタ２１に電
流が流れ、開放接点付きスイッチ１が駆動され、開放接
点が断となる。その結果、出力１および出力２ともにそ
の出力が断となる。

【０００６】次に、出力２の出力電流ＩOUT2が増加し、
ＰＷＭ制御回路４の過電流検出電圧に対応する過電流保
護動作点を越えると、ＰＷＭ制御回路４の動作により出
力電圧ＶOUT2が低下し始める。また、出力１の出力電圧
ＶOUT1は出力電圧ＶOUT2の電圧低下と同時に低下し始め
る。さらに出力電流ＩOUT2が増加し、ＰＷＭ制御回路４
の動作により、出力電圧ＶOUT1が低下して電圧低下検出
回路１０の検出電圧が所定の出力電圧を下回ると、電圧
低下検出回路１０のツェナーダイオード２９がオフとな
り、これによりフォトカプラ２８のフォトトランジスタ
がオフとなる。その結果、比較器１９の非反転入力端子
の電圧が、抵抗１７とコンデンサ１８により決まる時定
数で上昇し、電圧Ｖ18が基準電圧Ｖ20を越えると比較器
１９の出力がハイレベルとなり、トランジスタ２１のベ
ースをオンにバイアスする。これによりトランジスタ２
１に電流が流れ、開放接点付きスイッチ１が駆動され、
開放接点が断となる。これにより、出力１および出力２
が共に断となる。

【０００７】以上述べたように、図８に示す回路では、
過電流時においても入力側の開放接点付きスイッチ１を
断としたくない出力２が過電流状態になった場合にも、
開放接点付きスイッチ１が断となってしまうという問題
があった。すなわち、従来の過電流保護回路にあって
は、負荷側の要求によって、過電流時にスイッチ１を断
とする出力と、断としない出力が要求された場合に、１
つのトランスから２以上の出力を得る電源回路では、そ
の要求を満足させることができなかった。

【０００８】

【発明が解決しようとする課題】本発明は、上記の問題
に鑑みてなされたもので、１つのトランスから２つ以上
の電源出力を得る電源回路において、過電流保護動作時
に過電流保護動作のみで電源回路の入力側の開放接点付
きスイッチを断としない出力と、過電流保護動作時に入
力側の開放接点付きスイッチを断とする出力とを混在さ
せることができる過電流保護回路を提供することを目的
とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の発明は、トランスの１次側回路
をオン／オフする開閉器と、前記１次側回路を周期的に
オン／オフするスイッチング手段と、前記トランスの２
次側に設けられた第１、第２の出力回路と、前記第１、
第２の出力回路にそれぞれ設けられた第１、第２の電流
検出手段と、前記第１または第２の電流検出手段の出力
が、予めそれぞれに対応して設定された第１または第２
の一定値以上になった時、前記第１または第２の電流検
出手段の出力に対応して前記スイッチング手段のオン時
間を短くするように制御する制御手段と、前記第１の出
力回路の出力電圧が一定値以下となった時前記開閉器を
オフとする開閉器制御手段と、前記第２の電流検出手段
の出力が一定値を越えた時、前記開閉器制御手段内の前
記開閉器をオフとする制御素子を動作しないように制御
する制御回路とを設けてなるものである。

【００１０】請求項２に記載の発明は、請求項１に記載
の電源回路の過電流保護回路において、前記制御回路
は、前記第２の電流検出手段の出力と一定電圧とを比較
する比較手段と、前記比較手段の出力によって駆動さ
れ、前記開閉器制御手段内の前記開閉器をオフとする制
御素子を動作しないように制御するトランジスタとを具
備することを特徴とする。

【００１１】

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を図１
および図２を参照して説明する。図１は同実施の形態に
よる過電流保護回路を適用した電源回路のブロック図で
あり、図２は図１の開放接点駆動回路２および電圧低下
検出回路１０の詳細を示す回路図である。図１および図
２において、図８および図９と同一部分には同一符号を
付してその説明を省略する。図１および図２に示す回路
が、図８および図９に示す回路と異なる点は、図２に示
す開放接点駆動回路２において、比較器１９の出力の状
態に関係なくトランジスタ２１をカットオフ状態に保持
する保持回路５０（図２）を設けたことである。

【００１３】この保持回路５０は、基準電圧Ｖ24および
電流−電圧変換回路１５の出力ＶC2を入力とする比較器
２３と、比較器２３の出力を抵抗２７を介してそのベー
スに接続したトランジスタ２２とを備え、トランジスタ
２２のコレクタ、エミッタを各々トランジスタ２１のベ
ース、エミッタに接続して構成される。

【００１４】次に、本発明の実施形態の動作について、
図３，図４を参照しながら説明する。図３は、図１に示
す出力１（ＶOUT1）が過電流時の動作を示すタイムチャ
ートである。図４は、図１に示す出力２が過電流時の動
作を示すタイムチャートである。まず、過電流保護回路
が動作していない状態では、電圧低下検出回路１０のツ
ェナーダイオード２９はオンの状態であり、フォトカプ
ラ２８のフォトトランジスタによりコンデンサ１８（図
２）の両端を短絡している。このため、比較器１９の出
力はローレベルにある。

【００１５】ここで、出力１の出力電流ＩOUT1が増加し
ていくと、それに伴いその電流を検出している電流検出
素子６の検出電流が増え、電流−電圧変換回路７の出力
電圧ＶC1が増加(図３(b))する。さらに出力電流ＩOUT1
が増加し、ＰＷＭ制御回路４の過電流検出電圧ＶTHに対
応する過電流保護動作点Ｉ1を越えると、ＰＷＭ制御回
路４の制御によりトランジスタ３のオン比率が小さくな
り、出力電圧ＶOUT1が低下し始める(図３(a))。また、
他方の出力電圧ＶOUT2は出力電圧ＶOUT1の電圧低下開始
後に安定化回路１４の制御電圧が不足し始めた時から低
下し始める。これは、出力電圧ＶOUT2を出力電圧ＶOUT1
と同じトランスから得ているためである。

【００１６】さらに出力電流ＩOUT1が増加し、ＰＷＭ制
御回路４の制御により、出力電圧ＶOUT1が低下して電圧
低下検出回路１０の検出電圧がＩ2に相当する出力電圧
を下回ると、電圧低下検出回路１０のツェナーダイオー
ド２９がオフとなる。これによりフォトカプラ２８のフ
ォトトランジスタがオフとなると、出力電流ＩOUT1がＩ
2となった時刻ｔ0以降、比較器１９の非反転入力端子の
電圧が、抵抗１７とコンデンサ１８により決まる時定数
で上昇し、時刻ｔ1で電圧Ｖ18が基準電圧Ｖ20を越える
と(図３(c))、比較器１９の出力がハイレベルとなり、
トランジスタ２１のベース電圧V25をハイレベルにバイ
アスし(図３(d))、トランジスタ２１がオンとなる。こ
れにより、開放接点付きスイッチ１が駆動され(図３
(e))、開放接点付きスイッチ１の開放接点が断となる。

【００１７】次に、出力２が過電流状態になった場合に
ついて説明する。出力２の出力電流ＩOUT2が増加してい
くと、それに伴い電流検出素子１２の検出電流が増え、
電流−電圧検出回路１５の出力電圧ＶC2が増加する(図
４(f))。さらに出力電流ＩOUT2が増加し、ＰＷＭ制御回
路４の過電流検出電圧ＶTHに対応する出力２の過電流保
護動作点Ｉ3を越えると、ＰＷＭ制御回路４の制御によ
りトランジスタ３のオン比率が小さくなり、出力電圧Ｖ
OUT2が低下し始める(図４(a))。また、出力１の出力電
圧ＶOUT1は、出力電圧ＶOUT2の電圧低下と同時に低下し
始める。これは、出力電圧ＶOUT1を出力電圧ＶOUT2と同
じトランスから得ているためである。

【００１８】出力電流ＩOUT2がＩ3となった時、電流−
電圧変換回路１５の出力電圧ＶC2が図２における比較器
２３の基準電圧Ｖ24を越えるように基準電圧Ｖ24を予め
設定しておくと、その時点で比較器２３の出力電圧Ｖ23
がハイレベルとなり(図４(g))、トランジスタ２２をオ
ン状態に駆動して、トランジスタ２１のベースをローレ
ベルに固定する(図４(d))。さらに出力電流ＩOUT2が増
加し、ＰＷＭ制御回路４の制御によりトランジスタ３の
オン比率が小さくなり、出力電圧ＶOUT2およびＶOUT1が
低下して、出力１の電圧低下検出回路１０の検出電圧が
出力電流Ｉ4に相当する出力電圧を下回ると、電圧検出
回路１０のツェナーダイオード２９がオフとなり、これ
によりフォトカプラ２８のフォトトランジスタがオフと
なる。

【００１９】その結果、出力電流ＩOUT2がＩ4となった
時刻ｔ0以降、比較器１９の非反転入力端子の電圧Ｖ18
が、抵抗１７とコンデンサ１８により決まる時定数で上
昇し、時間ｔ1で電圧Ｖ18が基準電圧Ｖ20を越えると(図
４(c))、比較器１９の出力がハイレベルとなり、トラン
ジスタ２１のベースをオンにバイアスしようとする。し
かし、前述のトランジスタ２２の動作によりトランジス
タ２１のベースはローレベルに固定されているため(図
４(d))、トランジスタ２１はオンとならず(図４(e))、
開放接点付きスイッチ１は駆動されず開放接点付きスイ
ッチ１の開放接点は断とならない。

【００２０】このように、１つのトランスから２つ以上
の電源出力を得る電源回路において、過電流保護動作時
に過電流保護動作のみで電源回路の入力側の開放接点付
きスイッチを断としない出力と、過電流保護動作時に入
力側の開放接点付きスイッチを断とする出力とを混在さ
せることが出来る。

【００２１】次に、本発明の他の実施形態について説明
する。図５は、本発明を３出力の電源回路に適用したも
のである。この図に示すように、３出力に各々対応する
電流−電圧変換回路７、１５、３７の各出力をダイオー
ド１１、１６、３１、３２、３３を介して、開放接点駆
動回路２およびＰＷＭ制御回路４に接続する構成とする
ことで、出力数を３またはそれ以上に増やすことが出来
る。

【００２２】図６は、図２の保持回路５０の他の構成例
を示す回路図であり、この図に示す保持回路５１は、図
２における比較器２３，抵抗２７，トランジスタ２２に
代えて、オープンコレクタタイプの出力を有する比較器
２４を用いている。図７は、図２の保持回路５０の更に
他の構成例を示す回路図であり、この図に示す回路は、
電流−電圧変換回路１５の出力ＶC2をツェナーダイオー
ド３９を介してトランジスタ４０のベースへ印加し、こ
のトランジスタ４０のコレクタでトランジスタ２１のベ
ースの電位をローレベルに保持するようになっている。
この回路の場合、電流−電圧変換回路１５の出力ＶC2が
ツェナーダイオード３９のツェナー電圧を越えると、ト
ランジスタ４０がオンとなり、以後、トランジスタ２１
のベース電位がローレベルに保持される。

【００２３】

【発明の効果】以上説明したように、この発明によれ
ば、１つのトランスから２つ以上の電源出力を得る電源
回路において、過電流保護動作時に電源回路の入力側の
開放接点付きスイッチを断にする出力と断にしない出力
とを混在させることが出来る効果が得られる。

【図面の簡単な説明】

【図１】 この発明の一実施形態による過電流保護回路
を適用した電源回路の構成を示すブロック図である。

【図２】 同実施形態における過電流保護回路の開放接
点駆動回路２および電圧低下検出回路１０の詳細を示す
回路図である。

【図３】 図１に示す出力１が過電流時の過電流保護回
路の動作を示すタイムチャートである。

【図４】 図１に示す出力２が過電流時の過電流保護回
路の動作を示すタイムチャートである。

【図５】 本発明の他の実施形態の構成を示すブロック
図である。

【図６】 図２における保持回路５０の他の構成例を示
す回路図である。

【図７】 図２における保持回路５０の更に他の構成例
を示す回路図である。

【図８】 従来の過電流保護回路を用いた電源回路の構
成を示すブロック図である。

【図９】 図８に示す過電流保護回路の開放接点駆動回
路２および電圧低下検出回路１０の詳細を示す回路図で
ある。

【符号の説明】

１…開放接点付きスイッチ ２…開放接点駆動回
路 ３、２１、２２、４０…トランジスタ ４…ＰＷＭ
制御回路 ５…トランス ６、１２、３４…電流検出素子 ７、１５、３７…電流−電圧変換回路 ８、１３、
３５…整流・平滑回路 ９…帰還制御回路 １０…電圧低下検出回路 １１、１６、３１、３２、３３…ダイオード １
４、３６…安定化回路 １７、２５、２６、２７、３０、３８…抵抗 １
８…コンデンサ １９、２３、２４…比較器 Ｖ20、Ｖ24…基準電
圧 ２８…フォトカプラ ２９、３９…ツェナーダイオ
ード ５０、５１、５２…保持回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 トランスの１次側回路をオン／オフする
   開閉器と、 前記１次側回路を周期的にオン／オフするスイッチング
   手段と、 前記トランスの２次側に設けられた第１、第２の出力回
   路と、 前記第１、第２の出力回路にそれぞれ設けられた第１、
   第２の電流検出手段と、 前記第１または第２の電流検出手段の出力が、予めそれ
   ぞれに対応して設定された第１または第２の一定値以上
   になった時、前記第１または第２の電流検出手段の出力
   に対応して前記スイッチング手段のオン時間を短くする
   ように制御する制御手段と、 前記第１の出力回路の出力電圧が一定値以下となった時
   前記開閉器をオフとする開閉器制御手段と、 前記第２の電流検出手段の出力が一定値を越えた時、前
   記開閉器制御手段内の前記開閉器をオフとする制御素子
   を動作しないように制御する制御回路と、 を具備してなる電源回路の過電流保護回路。
2. 【請求項２】 前記制御回路は、前記第２の電流検出
   手段の出力と一定電圧とを比較する比較手段と、前記比
   較手段の出力によって駆動され、前記開閉器制御手段内
   の前記開閉器をオフとする制御素子を動作しないように
   制御するトランジスタとを具備することを特徴とする請
   求項１に記載の電源回路の過電流保護回路。