JP4973916B2 - 保護回路およびスイッチング電源装置 - Google Patents
保護回路およびスイッチング電源装置 Download PDFInfo
- Publication number
- JP4973916B2 JP4973916B2 JP2006211344A JP2006211344A JP4973916B2 JP 4973916 B2 JP4973916 B2 JP 4973916B2 JP 2006211344 A JP2006211344 A JP 2006211344A JP 2006211344 A JP2006211344 A JP 2006211344A JP 4973916 B2 JP4973916 B2 JP 4973916B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- resistor
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
後者の条件は、入力電圧により起動回路から供給される電流が異なるため、間欠動作中の間欠周期にばらつきが発生する。
図5に間欠動作中の負荷電流波形を示す。間欠動作の周期が短い時は、平均電流も小さくならず、出力容量にも関係するが、過渡電流が定格電流の3〜4倍セット側に流れる。その結果、過電流により最悪の場合、セットが破壊されることもある。
特許文献1には、補助巻線の直流検出部と1次側の制御回路の電流検出端子間に抵抗を接続して、垂下特性の開始電圧の変動を小さくする技術が開示されている。
上記電源装置の第1の出力端子に直列に接続された第1の抵抗と第2の抵抗と、上記第2の抵抗にカソードが接続された第1のツェナーダイオードと、上記第1の出力端子にカソードが接続された第2のツェナーダイオードと、上記第2のツェナーダイオードのアノードに接続された第3の抵抗と、上記第1のツェナーダイオードのアノードにコレクタが接続され、ベースが上記第3の抵抗に接続された第1のトランジスタと、上記第1の出力端子にエミッタが接続され、上記第1の抵抗と上記第2の抵抗の共通接続点がベースに接続され、コレクタが第4の抵抗を介して上記第1のトランジスタのベースに接続された第2のトランジスタと、上記第2のトランジスタのコレクタにベースが接続され、上記第1の出力端子と上記電源装置の第2の出力端子間の電圧が変化したとき上記電源装置の出力の過電流を防止する制御信号をコレクタまたはエミッタから出力する第3のトランジスタとを有する。
上記電源装置の第1の出力端子に一端が接続され、第1の基準電圧を発生する第1の基準電圧発生回路と、上記第1の出力端子に一端が接続され、第2の基準電圧を発生する第2の基準電圧発生回路と、上記第1の基準電圧発生回路の他端と上記電源装置の第2の出力端子間に接続され、上記第2の基準電圧発生回路で生成される第2の基準電圧で制御される第1のトランジスタと、上記第1の出力端子に出力の一端が接続され、上記第1の基準電圧発生回路により生成される第1の基準電圧で制御される第2のトランジスタと、上記第2のトランジスタの出力の他端と上記電源装置の第2の端子間に接続され、上記第1のトランジスタを制御する電圧を発生する制御回路と、上記電源装置の第1の出力端子と上記電源装置の第2の出力端子間の電圧が可変し、上記第2のトランジスタが動作したとき、該第2のトランジスタにより制御されて、上記電源装置の第1の出力端子と上記第2の出力端子間に流れる過電流を防止する制御電圧を出力する第3のトランジスタとを有する。
上記第2の制御回路は、上記トランスの2次側の第1の出力端子に直列に接続された第1の抵抗と第2の抵抗と、上記第2の抵抗にカソードが接続された第1のツェナーダイオードと、上記トランスの2次側の第1の出力端子にカソードが接続された第2のツェナーダイオードと、上記第2のツェナーダイオードのアノードが接続された第3の抵抗と、上記第1のツェナーダイオードのアノードにコレクタが接続され、ベースが上記第3の抵抗に接続された第1のトランジスタと、上記トランスの2次側の第1の出力端子にエミッタが接続され、上記第1の抵抗と上記第2の抵抗の共通接続点がベースに接続され、コレクタが第4の抵抗を介して上記第1のトランジスタのベースに接続される第2のトランジスタと、上記第2のトランジスタのコレクタにベースが接続され、上記トランスの2次側の上記第1の出力端子と第2の出力端子間の電圧が変化したとき制御信号をコレクタまたはエミッタから出力する第3のトランジスタとを有する、
スイッチング電源装置が提供される。
起動回路102の一端は、1次制御回路(PWMなど)104とダイオード111のカソードとコンデンサ113の一端の電源VCCに接続される。1次制御回路104の入力はホトカプラー(ホトトランジスタ)114の出力が接続され、出力は制御SW103に接続される。
トランス130の1次側の補助巻線131の一端は、抵抗112の一端に接続され、抵抗112の他端はダイオード111のアノードに接続される。ダイオード111のカソードは起動回路102、コンデンサ113と1次制御回路104に接続される。
端子T3とグランド間に抵抗157と抵抗158が直列接続され、また端子T3はホトカプラー(ホトダイオード)153、2次制御回路142、CC,CV制御部143に接続される。
2次制御回路142は後述する図2に示すように、NPNトランジスタQ1(211)を内蔵し、ベースにラッチ動作を制御するための制御信号を印加し、エミッタはCC,CV制御部143のCC制御部に接続される。またNPNトランジスタ211のコレクタは、抵抗154を介してホトカプラー(ホトダイオードの他端のカソード)153に接続される。またホトカプラー153の出力は抵抗155を介してCC,CV制御部143のCV制御部に接続される。
また不図示の電源供給用トランジスタのエミッタに接続された(起動回路102に内蔵の)ダイオードのカソードがダイオード111のカソードに接続され、ダイオード111のアノードは抵抗112を介してトランス130の補助巻線131の端子に接続される。
起動回路102は、電源投入直後に1次制御回路104に電源を供給し、1次制御回路104が所定電圧以上になると上述の電源供給用トランジスタの出力に接続された不図示のダイオードが逆バイアスされてOFFし、起動回路102から1次制御回路104へ電源を供給することを停止する。
補助巻線131で発生する電圧が上昇し、ダイオード111がONすると、補助巻線131で発生した電圧が抵抗112、ダイオード111を介してコンデンサ113に充電され、1次制御回路104は動作を継続する。
このように、起動回路102は、起動直後から所定の電圧になるまで1次制御回路104に電源を供給し、その後OFFする。
スイッチング素子がON/OFF制御されることにより、ON期間にトランス130の1次巻線に所定の電流を流す。
出力に過大電流が流れると、垂下特性に入り、出力特性が低下する。2次制御回路142は、出力電圧が所定電圧(図4の電圧点A)以下になった時、内蔵のトランジスタQ1(211)をOFFにし、ホトカプラー(ホトダイオード)153をオフにして発光を停止する。また、2次制御回路142の基準電圧を制御することにより、垂下特性の検出電圧のA点をコントロールすることができる。
AC電圧が端子T1,T2からダイオードブリッジ回路101に入力されると、全波整流された電圧が起動回路102、コンデンサ110とトランス130の1次側に供給される。
起動時、ダイオードブリッジ回路101とコンデンサ110で整流された出力電圧は、起動回路102に供給され、起動回路102から電圧(電源)が1次制御回路(PWMなど)104に供給される。1次制御回路104から出力された制御パルスは制御SW103に供給されて、スイッチング動作を開始する。補助巻線131から導出された電圧が抵抗112とダイオード111を介してコンデンサ113に供給され、1次制御回路104に電源を供給する。1次制御回路104の電圧が一定値以上になると、起動回路102の動作は停止する。そして、1次制御回路104で生成された制御パルス(PWM)により制御SW103のスイッチング素子が制御される。
スイッチング素子がOFF状態になると、トランス130の1次巻線に流れていた電流と同一のアンペア・ターンを保つように、2次側にも巻き始めから巻き終わりの方向に電流が流れ、その結果ダイオード151は導通する。
トランス130の2次巻線のインダクタンスをLs、2次巻線の誘起電圧をVs、2次ピーク電流をIsp、ダイオード151のOFF期間をToffとすると、ダイオード151に流れる電流はIsp−(Vs/Ls)Toffのスピードで低下しながら、トランス130のインダクタンスに蓄積されていたエネルギーを端子T3,T4へ出力する。
所定期間が過ぎると、1次制御回路(PWMなど)104から供給された、パルス状の制御電圧(または電流)により、制御SW103のスイッチング素子が切り替えられ、ON動作状態になり、トランス130の1次側に電流が流れる。以後このような動作を繰り返す。
端子T3の出力電圧に応じて、ホトカプラー153の光照射期間が制御され、その照射された光がホトカプラー114で受光され、受光期間に応じた電圧または電流が発生し、制御信号として1次制御回路104に供給される。この結果、PWMのパルス幅が制御され、制御SW103のスイッチング素子のスッチング期間が制御されて、出力電圧が一定になるように制御される。
出力電圧が低下し、垂下特性の検出電圧(図4のA点)になると、2次制御回路142のNPNトランジスタ211がON状態からOFF状態へ遷移する。その結果、ホトカプラー153はオープン状態になり、ホトカプラー153、抵抗154とNPNトランジスタ211に電流は流れないので、ホトカプラー153は発光せず、1次制御回路104の特性により間欠動作またはラッチ状態へ移行する。
このように、負荷状態により、過電流が流れても2次制御回路142によりホトカプラー153,114を遮断することにより、1次制御回路104へのフィードバック動作を停止する。ホトカプラー153の発光を停止することにより、過負荷や過電圧と同様な扱いとなり、1次制御回路104の特性により間欠動作、または遮断(ラッチ)へ移行できる。
出力電圧が端子T5とT6に供給され、この端子T5に抵抗R11(201)の一端が接続され、抵抗201の他端が抵抗R12(202)の一端とPNPトランジスタQ2(207)のベースに接続される。抵抗202の他端はツェナーダイオードD5(203)のカソードに接続され、ツェナーダイオード203のアノードはNPNトランジスタQ3(204)のコレクタに接続される。NPNトランジスタ204のエミッタは端子T6に接続され、ベースは抵抗R10(206)と抵抗R9(210)の一端に接続される。
抵抗206の他端はツェナーダイオードD4(205)のアノードに接続され、カソードは端子T5に接続される。
PNPトランジスタ207のエミッタは端子T5に接続され、コレクタは抵抗R7(208)とR8(209)の一端に接続され、抵抗209の他端は抵抗206と抵抗210に接続される。
抵抗208の他端はNPNトランジスタQ1(211)のベースに接続され、トランジスタ211のコレクタは抵抗R5(212)の一端に接続され、エミッタはCC制御部へ接続される。
また、抵抗212の他端はホトカプラー153のカソードと抵抗R6(213)の一端に接続される。ホトカプラー214のアノードは端子T5に接続され、抵抗213の他端はCV制御部へ接続される。
まず、起動状態及び通常状態における制御回路200の動作について説明する。
端子T5に供給される出力電圧が上昇し、NPNトランジスタ204のベース・エミッタ間電圧(Vbe)とツェナーダイオード205のツェナー電圧Vz4を加算した電圧に達すると、NPNトランジスタ204のベースに電流が流れ、ON動作状態となる。
ここで、Vz5(ツェナーダイオード203のツェナー電圧)<Vz4(ツェナーダイオード205のツェナー電圧)となるように設定する。この条件において、ツェナーダイオード203が導通し、抵抗201の両端に発生する電圧がPNPトランジスタ207のVbe(ベース・エミッタ順方向)電圧より大きくなると、PNPトランジスタ207はON(導通)する。
PNPトランジスタ207が導通し、コレクタ電流が抵抗209と抵抗210に流れる。抵抗209、抵抗210で発生した電圧は、分圧されてNPNトランジスタ204のベース−エミッタ間の電圧は常に0.7[V]に保たれる。すなわち、PNPトランジスタ207とNPNトランジスタ204はサイリスタ結合され、ON動作状態を維持する。
PNPトランジスタ207がON動作状態で、NPNトランジスタ211のVbeも0.7[V]以上となり、ON動作状態となる。
この結果、通常動作状態において、NPNトランジスタQ1は常時ONしている。
出力電流が上昇し、電流検出の基準点に達するとCV制御からCC制御へ移行する。図4に示すように、垂下特性に入り、出力電圧Voは下降していく。
出力電圧Voが下降し、VT5(端子T5における出力電圧)<Vbe(PNPトランジスタ207)+Vz5となった時点で、ツェナーダイオード203に電流は流れず、抵抗201の両端に発生する電圧差がPNPトランジスタ207のベース・エミッタ間の順方向電圧より小さくなるで、PNPトランジスタ207はOFFする。
ここで、VbeはPNPトランジスタ207のベース・エミッタ間の順方向電圧、またVz5はツェナーダイオード203のツェナー電圧とする。
PNPトランジスタ207がOFFのとき、PNPトランジスタ207とNPNトランジスタ204で構成されたサイリスタ結合は解除され、NPNトランジスタ204もOFFする。
また、PNPトランジスタ207がOFFしているので、NPNトランジスタ211のベースに電流が供給されず、OFFする。NPNトランジスタ211がOFFすると、ホトカプラー(ホトダイオード)153のカソードはCC制御部から切り離され、その結果ホトカブラー153は発光せず、フィードバック制御は停止される。その結果、間欠動作またラッチ動作(状態)へ移行する。
図3に本発明の第3の実施形態である、フォワード回路のスイッチング電源装置300のブロック構成を示す。
このスイッチング電源装置300は、図1のスイッチング電源装置100と比較してトランス330の2次側の回路構成が異なる。
スイッチング電源装置300は、ダイオードブリッジ回路301、起動回路302、制御SW(スイッチ)303、1次制御回路(PWMなど)304、コンデンサC1(310)、ダイオードD2(311)、抵抗R1(312)、コンデンサC2(313)、ホトカプラー314、トランス330、補助巻線331、ダイオードD3(351)、コンデンサC3(352)、電流検出回路341、2次制御回路342、CC,CV制御部343、ホトカプラー353、抵抗R3(357),R4(358),R5(354),R6(355)で構成される。
起動回路302の一端は、1次制御回路304とダイオード311のカソードとコンデンサ313の一端に接続される。1次制御回路304の入力はホトカプラー314に接続され、電源供給端子はコンデンサ313とダイオード311のカソードに接続される。
トランス330の補助巻線331の一端は、抵抗312の一端に接続され、抵抗312の他端はダイオード311のアノードに接続される。
端子T13とグランド間に抵抗357と抵抗358が直列接続され、また端子T13はホトカプラー353、2次制御回路342、CC,CV制御部343に接続される。
2次制御回路342は内蔵されたトランジスタのベースに制御信号が供給され、エミッタはCC,CV制御部343のCC制御部に接続される。内蔵されたトランジスタのコレクタは、抵抗354を介してホトカプラー(ホトダイオード)353の他端のカソードに接続される。ホトカプラー353のカソードは抵抗355の一端に接続され、他端はCC,CV制御部343のCV制御部に接続される。
スイッチング素子がONのとき、2次巻線の巻き始めがプラス電位となり、ダイオード351が導通し、チョークコイル361を介してコンデンサ352に電圧が充電される。
一方、スイッチング素子がOFFのとき、チョークコイル361の逆起電力によりダイオード360を介してコンデンサ352に充電される。
このように、ダイオード351,360により出力AC電圧が全波整流され、チョークコイル361とコンデンサ352で整流されて、出力端子T13,T14からDC電圧が負荷に供給される。
一方、出力電流が上昇し、端子T13の電圧が低下し、垂下特性の検出電圧A点になると、NPNトランジスタ211がOFF状態となる。ホトカプラー353のカソードに接続された抵抗354からCC制御部はオープンとなり、ホトカブラー314は発光せず、1次制御回路304へ制御信号はフィードバックされない。その結果、1次制御回路304の特性により、間欠動作またラッチ状態へ移行する。
Claims (7)
- 電源装置の出力の過電流を防止する保護回路であって、
上記電源装置の第1の出力端子に直列に接続された第1の抵抗と第2の抵抗と、
上記第2の抵抗にカソードが接続された第1のツェナーダイオードと、
上記第1の出力端子にカソードが接続された第2のツェナーダイオードと、
上記第2のツェナーダイオードのアノードに接続された第3の抵抗と、
上記第1のツェナーダイオードのアノードにコレクタが接続され、ベースが上記第3の抵抗に接続された第1のトランジスタと、
上記第1の出力端子にエミッタが接続され、上記第1の抵抗と上記第2の抵抗の共通接続点がベースに接続され、コレクタが第4の抵抗を介して上記第1のトランジスタのベースに接続された第2のトランジスタと、
上記第2のトランジスタのコレクタにベースが接続され、上記第1の出力端子と上記電源装置の第2の出力端子間の電圧が変化したとき上記電源装置の出力の過電流を防止する制御信号をコレクタまたはエミッタから出力する第3のトランジスタと
を有する、保護回路。 - 上記第1のツェナーダイオードのツェナー電圧は、上記第2のツェナーダイオードのツェナー電圧と上記第1のトランジスタの閾値電圧を加えた電圧より小さい
請求項1記載の保護回路。 - 電源装置の出力の過電流を保護する保護回路であって、
上記電源装置の第1の出力端子に一端が接続され、第1の基準電圧を発生する第1の基準電圧発生回路と、
上記第1の出力端子に一端が接続され、第2の基準電圧を発生する第2の基準電圧発生回路と、
上記第1の基準電圧発生回路の他端と上記電源装置の第2の出力端子間に接続され、上記第2の基準電圧発生回路で生成される第2の基準電圧で制御される第1のトランジスタと、
上記第1の出力端子に出力の一端が接続され、上記第1の基準電圧発生回路により生成される第1の基準電圧で制御される第2のトランジスタと、
上記第2のトランジスタの出力の他端と上記電源装置の第2の端子間に接続され、上記第1のトランジスタを制御する電圧を発生する制御回路と、
上記電源装置の第1の出力端子と上記電源装置の第2の出力端子間の電圧が可変し、上記第2のトランジスタが動作したとき、該第2のトランジスタにより制御されて、上記電源装置の第1の出力端子と上記第2の出力端子間に流れる過電流を防止する制御電圧を出力する第3のトランジスタと
を有する、
保護回路。 - 上記第1の基準電圧発生回路と上記第2の基準電圧発生回路は、それぞれ、ツェナーダイオードと抵抗を有し、上記第1の基準電圧、上記第2の基準電圧として、上記第1のトランジスタと上記第2のトランジスタにバイアスを供給する
請求項3記載の保護回路。 - 上記第1の基準電圧発生回路のツェナーダイオードのツェナー電圧は、上記第2の基準電圧発生回路のツェナーダイオードのツェナー電圧と上記第1のトランジスタの閾値電圧を加えた電圧より小さい
請求項4記載の保護回路。 - トランスの1次側に接続され、1次コイルに流れる電流をスイッチングする制御スイッチング回路と、
上記トランスの2次側の状態に応じて該制御スイッチング回路のスイッチング周期を制御する第1の制御回路と、
上記トランスの2次側に接続され、当該2次側の過電流を検出する電流検出回路と、
上記トランスの2次側の出力端子に接続され、該2次側の出力端子の電圧と上記電流検出回路で検出した電流により、上記トランスの2次側の電圧と電流を制御する電圧電流制御回路と、
上記第1の制御回路に制御信号をフィードバックするため、上記トランスの2次側の出力端子に接続され、上記電流検出回路で検出した電流値に応じて上記電圧電流検出回路が電流制御モードに設定されたとき、上記トランスの2次側の出力端子の電圧が所定値以下であることを検出して、上記第1の制御回路に上記制御信号をフィードバックすることを停止する第2の制御回路と
を有し、
上記第2の制御回路は、
上記トランスの2次側の第1の出力端子に直列に接続された第1の抵抗と第2の抵抗と、
上記第2の抵抗にカソードが接続された第1のツェナーダイオードと、
上記トランスの2次側の第1の出力端子にカソードが接続された第2のツェナーダイオードと、
上記第2のツェナーダイオードのアノードが接続された第3の抵抗と、
上記第1のツェナーダイオードのアノードにコレクタが接続され、ベースが上記第3の抵抗に接続された第1のトランジスタと、
上記トランスの2次側の第1の出力端子にエミッタが接続され、上記第1の抵抗と上記第2の抵抗の共通接続点がベースに接続され、コレクタが第4の抵抗を介して上記第1のトランジスタのベースに接続される第2のトランジスタと、
上記第2のトランジスタのコレクタにベースが接続され、上記トランスの2次側の上記第1の出力端子と第2の出力端子間の電圧が変化したとき制御信号をコレクタまたはエミッタから出力する第3のトランジスタと
を有する、
スイッチング電源装置。 - 上記第1のツェナーダイオードのツェナー電圧は、上記第2のツェナーダイオードのツェナー電圧と上記第1のトランジスタの閾値電圧を加えた電圧より小さい
請求項6記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006211344A JP4973916B2 (ja) | 2006-08-02 | 2006-08-02 | 保護回路およびスイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006211344A JP4973916B2 (ja) | 2006-08-02 | 2006-08-02 | 保護回路およびスイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008042996A JP2008042996A (ja) | 2008-02-21 |
JP4973916B2 true JP4973916B2 (ja) | 2012-07-11 |
Family
ID=39177410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006211344A Expired - Fee Related JP4973916B2 (ja) | 2006-08-02 | 2006-08-02 | 保護回路およびスイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4973916B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101740397B1 (ko) | 2012-12-17 | 2017-05-26 | 주식회사 알파홀딩스 | 고속 입출력 패드를 위한 바이어스 전압 생성 회로 |
JP6026294B2 (ja) * | 2013-01-22 | 2016-11-16 | Fdk株式会社 | 過電流保護回路とそれを備える充電装置 |
JP7161102B2 (ja) * | 2018-10-03 | 2022-10-26 | ミツミ電機株式会社 | スイッチング電源装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0698537A (ja) * | 1992-09-11 | 1994-04-08 | Murata Mfg Co Ltd | スイッチング電源装置 |
JP2737069B2 (ja) * | 1993-03-05 | 1998-04-08 | 東光株式会社 | スイッチング電源 |
JP3369134B2 (ja) * | 1999-11-16 | 2003-01-20 | サンケン電気株式会社 | Dc−dcコンバータ |
JP2003319648A (ja) * | 2002-04-17 | 2003-11-07 | Matsushita Electric Ind Co Ltd | スイッチング電源 |
-
2006
- 2006-08-02 JP JP2006211344A patent/JP4973916B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008042996A (ja) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5169135B2 (ja) | スイッチング電源装置 | |
JP5056395B2 (ja) | スイッチング電源装置 | |
JP2006280138A (ja) | Dc−dcコンバータ | |
US5838556A (en) | Switching power supply circuit | |
JP2004260977A (ja) | Ac−dcコンバータ | |
JP5293016B2 (ja) | Dc−dcコンバータ | |
JPH11235036A (ja) | 自励発振型スイッチング電源装置 | |
JP5062440B2 (ja) | 電源回路 | |
JP6464794B2 (ja) | スイッチング電源装置 | |
JP4973916B2 (ja) | 保護回路およびスイッチング電源装置 | |
US20030110405A1 (en) | Apparatus for and method of supplying power with power saving function | |
JPH11206126A (ja) | 自励発振型スイッチング電源装置 | |
JP6559343B2 (ja) | スイッチング電源回路 | |
JP2016063732A (ja) | スイッチング電源装置 | |
JP5691565B2 (ja) | ドライブ回路及びスイッチング電源装置 | |
JP2008245444A (ja) | スイッチング電源装置 | |
JP5381027B2 (ja) | Dc−dcコンバータ | |
JP2005124252A (ja) | スイッチング電源 | |
JP4905776B2 (ja) | 保護回路およびスイッチング電源装置 | |
JP2008193803A (ja) | スイッチング電源装置 | |
EP0824781B1 (en) | Power-supply circuit | |
JP2009232509A (ja) | スイッチング電源 | |
JP2001309656A (ja) | リンギングチョークコンバータ及び過負荷検出方法 | |
JP2005295662A (ja) | スイッチング電源装置 | |
JP2007068246A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |