JP3055999B2 - マイクロプログラム制御装置群 - Google Patents

マイクロプログラム制御装置群

Info

Publication number
JP3055999B2
JP3055999B2 JP4055865A JP5586592A JP3055999B2 JP 3055999 B2 JP3055999 B2 JP 3055999B2 JP 4055865 A JP4055865 A JP 4055865A JP 5586592 A JP5586592 A JP 5586592A JP 3055999 B2 JP3055999 B2 JP 3055999B2
Authority
JP
Japan
Prior art keywords
microprogram
instruction
address
microinstruction
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4055865A
Other languages
English (en)
Other versions
JPH05257681A (ja
Inventor
晋司 渡部
浩一 石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4055865A priority Critical patent/JP3055999B2/ja
Priority to FR9302944A priority patent/FR2693811B1/fr
Priority to US08/031,941 priority patent/US5430852A/en
Publication of JPH05257681A publication Critical patent/JPH05257681A/ja
Application granted granted Critical
Publication of JP3055999B2 publication Critical patent/JP3055999B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30094—Condition code generation, e.g. Carry, Zero flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262—Arrangements for next microinstruction selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、特
に複数のマイクロプログラム制御装置間で相互に起動を
行うことのできるマイクロプログラム制御装置群に関す
る。
【０００２】
【従来の技術】情報処理装置はマイクロプログラムによ
って制御される演算処理の性能を向上させるために演算
処理のタイプによって分割して設けられた回路に対応し
て専用の小さなマイクロプログラム制御装置を演算回路
の近くに設ける方法がとられるようになってきた。これ
は回路素子の速度の向上に対してＬＳＩ間の信号伝達速
度の向上が少ないため信号伝達にかかる時間を短縮する
ことが重要になってきたためである。このように演算の
タイプによってマイクロプログラム制御装置を分割した
場合、命令の実行の際、基本的にはどれか１つのマイク
ロプログラム制御装置のみが動作すればよいので他のマ
イクロプログラム制御装置は演算回路に対していっさい
動作指示をしないが、複雑な命令の実行の際には複数の
演算回路の制御が必要となる場合がある。このような場
合、動作中のマイクロプログラム制御装置から他の動作
停止中のマイクロプログラム制御装置のいずれかに演算
回路の制御を引き継ぐ必要が生じる。この際、制御の引
き継ぎ以前に動作していた塩安回路の状態を引き継ぎ後
のマイクロプログラム制御装置が条件分岐の際にチェッ
クし分岐先を決定することがある。このような場合、従
来は複数のマイクロプログラム制御装置がアクセス可能
な共通の格納領域に演算回路の状態を格納したうえでマ
イクロプログラム制御の引き継ぎを行っていた。すなわ
ちマイクロプログラムは演算回路の状態を共通の格納領
域に格納し、その後他のマイクロプログラム制御装置に
対して起動コマンドと起動アドレスを送り制御の引き継
ぎを行っていた。また、動作中のマイクロプログラム制
御装置から起動コマンドと起動アドレスを送って動作停
止中のマイクロプログラム制御装置を起動させる際の起
動コマンドと起動アドレスはコントロールメモリから読
み出されたマイクロ命令の一部なのでマイクロ命令の１
ビット誤りが検出された場合、上記起動コマンドまたは
起動アドレスが誤っている可能性がある。このとき動作
中のマイクロプログラム制御装置およびそれに制御され
る演算回路は動作抑止信号によりすぐに動作を停止させ
られ、１ビット誤りが訂正され動作抑止信号が解除され
たあとで正しいマイクロ命令によって制御される。とこ
ろが起動されるマイクロプログラム制御装置は離れた位
置に存在するので動作抑止信号の遅延時間が１クロック
サイクル内で到達しない。このため誤った起動指示コマ
ンドによってあるいは誤った起動アドレスから起動され
る可能性がある。このような場合、従来のマイクロプロ
グラム制御装置群においては、起動されるマイクロプロ
グラム制御装置が受け取った起動アドレスからマイクロ
命令を読み出しこのマイクロ命令によって演算回路を制
御する直前に制御データをキャンセルするキャンセル信
号が動作中のマイクロプログラム制御装置から送られ誤
って読み出されたマイクロ命令による制御が中止されて
いた。
【０００３】
【発明が解決しようとする課題】上述した従来のマイク
ロプログラム制御装置群は複数のマイクロプログラム制
御装置がアクセス可能な共通の格納領域を必要とするの
でその分ハードウェアが増えるし、制御の引き継ぎを行
うのに先立って演算回路の状態を共通の格納領域に書き
込むというマイクロプログラムの処理が必要になるとい
う欠点がある。また、マイクロ命令による演算回路の制
御をキャンセルするためにはキャンセル信号によりマイ
クロ命令のパターンを強制的にオール０にする回路が必
要になる。マイクロ命令は演算回路の各部へ分配されて
いるのでこのキャンセル回路は演算回路の各部で必要と
なり、ハードウェアの増大を招くという欠点がある。
【０００４】
【課題を解決するための手段】本発明の第１の実施例で
あるマイクロプログラム制御装置群は、各々が異る演算
装置を制御するマイクロプログラムを記憶するコントロ
ールメモリを含む複数のマイクロプログラム制御装置か
ら構成されるマイクロプログラム制御装置群において、
前記複数のマイクロプログラム制御装置は互いに排他的
に動作するマイクロプログラム制御装置群であって、前
記各マイクロプログラム制御装置は各マイクロプログラ
ムの条件分岐を実行するために前記各演算装置から出力
される分岐条件を保持する保持手段と、前記保持手段の
保持する分岐条件をチェックしチェック結果に応じて分
岐先アドレスを修飾する条件分岐手段と、動作中でない
前記マイクロプログラム制御装置を起動させる際にマイ
クロ命令の指示にしたがって起動される特定の前記マイ
クロプログラム制御装置に対して起動指示コマンドと起
動アドレスおよび前記保持手段の保持する分岐条件を送
る起動指示手段と、特定の前記マイクロプログラム制御
装置に対して起動を指示したあとは前記演算装置に対し
て動作指示を出すのを抑止する動作指示抑止手段と、動
作中の前記マイクロプログラム制御装置から起動される
際に起動指示コマンドと起動アドレスと起動を指示した
前記マイクロプログラム制御装置の前記保持手段の保持
する分岐条件を受け取ると受け取った分岐条件をラッチ
するとともに受け取った起動アドレスから始まるマイク
ロプログラムを実行する起動開始手段とを有する。
【０００５】本発明の第２の実施例であるマイクロプロ
グラム制御装置群は、各々が異る演算装置を制御するマ
イクロプログラムを記憶するコントロールメモリを含む
複数のマイクロプログラム制御装置から構成されるマイ
クロプログラム制御装置群において、前記複数のマイク
ロプログラム制御装置は互いに排他的に動作するマイク
ロプログラム制御装置群であって前記各マイクロプログ
ラム制御装置は前記各コントロールメモリから読み出さ
れたマイクロ命令の１ビット誤りを検出する検出手段と
１ビット誤りが検出されると前記各演算装置に対して動
作抑止信号を送りマイクロ命令の１ビット誤りを訂正し
訂正後動作抑止信号を解除する訂正手段を含み、さらに
動作中でない前記マイクロプログラムを起動させる際に
マイクロ命令の１ビット誤りが検出されないときはマイ
クロプログラムを起動させる際にマイクロ命令の１ビッ
ト誤りが検出されないときはマイクロ命令の指示にした
がって起動される特定の前記マイクロプログラム制御装
置に対して起動指示コマンドと起動アドレスを送り、マ
イクロ命令の１ビット誤りが検出されると起動コマンド
の送出を抑止し１ビット誤りの検出されたマイクロ命令
が訂正されたのち訂正されたマイクロ命令の指示にした
がって特定の前記マイクロプログラム制御装置に対して
起動指示コマンドと起動アドレスを送る起動指示手段と
特定の前記マイクロプログラム制御装置に対して起動を
指示したあとは前記演算装置に対して動作指示を出すの
を抑止する動作指示抑止手段と動作中の前記マイクロプ
ログラム制御装置から起動される際に起動指示コマンド
と起動アドレスを受け取ると受け取った起動アドレスか
ら始まるマイクロプログラムを実行する起動開始手段と
を有する。
【０００６】
【実施例】次に本発明の実施例について図面を参照して
説明する。
【０００７】図１は本発明の第１の実施例を示す。図１
において本発明のマイクロプログラム制御装置１５０は
演算回路１０８を制御するためのマイクロプログラムを
記憶するコントロールメモリ１０４，コントロールメモ
リ１０４から読み出されたマイクロ命令を格納するリー
ドレジスタ１０５，マイクロ命令中のマイクロプログラ
ム制御装置１６０の起動を指示する起動コマンドおよび
起動アドレスを格納するコマンドレジスタ１０６および
アドレスレジスタ１０７，マイクロプログラムが条件分
岐の際にチェックする条件を格納する条件レジスタ１０
１，信号線１３２を通してマイクロプログラム制御装置
１６０から起動指示がないと条件レジスタ１０１の入力
として演算回路１０８の状態を選択し起動指示があると
マイクロプログラム制御装置１６０内の条件レジスタ１
１１の内容を選択するセレクタ１００，リードレジスタ
１０５内のマイクロ命令がマイクロプログラムの条件分
岐を指示すると条件レジスタ１０１を選択し、条件分岐
を指示していないとリードレジスタ１０５内のアドレス
フィールドの一部を選択するセレクタ１０２，信号線１
４１を通して実行サイクル開始指示信号が届くとコント
ロールメモリ１０４のアドレスとして信号線１４０を通
して送られる実行サイクルの第１ステップ（以後Ｅ１ス
テップという）のアドレスを選択し、信号線１３２を通
して起動指示信号が届くと信号線１３１を通して送られ
る起動アドレスを選択し、実行サイクル開始指示信号も
ないとリードレジスタ１０５内のマイクロ命令のアドレ
スフィールドおよびセレクタ１０２によって示されるア
ドレスを選択するセレクタ１０３，ＮＯＲゲート１０９
を含む。
【０００８】マイクロプログラム制御装置１６０は、マ
イクロプログラム制御装置１５０と同様の機能を有する
レジスタ，セレクタ，ゲートを含む。
【０００９】演算回路１１８は十進命令，キャラクタ命
令のような特殊な命令を実行する回路であり、演算回路
１０８はそれ以外の命令全般を実行する回路である。こ
のように演算のタイプにより演算回路が独立していて、
各演算回路を制御するマイクロプログラム制御装置も独
立しているので一方のマイクロプログラム制御装置が演
算回路を制御して命令を実行している間は他方のマイク
ロプログラム制御装置は演算回路に対して動作指示を出
さない（オール０のパターンをコントロールメモリから
読み出す）。例えば十進命令を実行する場合、コントロ
ールメモリ１１４内の十進命令のＥ１ステップのアドレ
スが信号線１４０から送られ、これと同時に信号線１４
１を通して送られる実行サイクル開始指示信号によって
セレクタ１０３およびセレクタ１１３で選択される。コ
ントロールメモリ１１４内の上記アドレスからは十進命
令のＥ１ステップが読み出されるが、コントロールメモ
リ１０４の同一アドレスからはオール０のパターンが読
み出されるので演算回路１０８の動作制御は行われな
い。
【００１０】Ｅ１ステップのアドレスは上記の通り信号
線１４０を通して送られてくるがＥ２ステップ以降のア
ドレスはリードレジスタ１０５および１１５内のマイク
ロ命令によって指定される。マイクロ命令による次のス
テップのアドレスの指定方法には「無条件分岐」と「条
件分岐」があり、無条件分岐の場合にはリードレジスタ
内のマイクロ命令のアドレスフィールドがそのまま次の
ステップのアドレスとなり、条件分岐の場合にはリード
レジスタ内のマイクロ命令のアドレスフィールドのうち
特定の２ビットを条件レジスタ内の２ビットに置き換え
てできるアドレスが次のアドレスとなる。
【００１１】通常は演算回路１１８の処理だけで十進命
令の実行が終了するのであるが、まれに十進命令の実行
の途中で演算回路１０８の処理を必要とする場合があ
る。
【００１２】このような場合にはコントロールメモリ１
１４内のマイクロプログラムが動作停止中のマイクロプ
ログラム制御装置１５０に対して起動コマンドと起動ア
ドレスを送るとともにオール０のパターンを格納するコ
ントロールメモリ１１４のアドレスへ分岐し以後動作を
停止する。リードレジスタ１１５から出力される起動コ
マンドはマイクロプログラム制御装置１６０内のコマン
ドレジスタ１１６に１サイクル保持されたのちマイクロ
プログラム制御装置１５０へ送られる。起動アドレスも
同様にアドレスレジスタ１１７に１サイクル保持された
のち送られる。起動コマンドと起動アドレスがコマンド
レジスタ１１６，アドレスレジスタ１１７にセットされ
るのと同時に起動コマンドと起動アドレスを発行したマ
イクロ命令により動作制御された演算回路の動作結果の
一部が条件レジスタ１１１にセットされる。条件レジス
タ１１１にセットされた情報はコマンドレジスタ１１６
から起動コマンドが送られ、起動アドレスレジスタ１１
７内のアドレスでコントロールメモリ１０４からマイク
ロ命令が読み出されリードレジスタ１０５にセットされ
るのと同時に条件レジスタ１０１にセットされる。この
ためリードレジスタ１０５内のマイクロ命令は次のステ
ップのアドレスを動作制御の引き継ぎを行った時点の演
算回路１１８の状態に応じて決定することができる。
【００１３】図２は本発明の第２の実施例のブロック図
である。図２において、セレクタ２０３，２１３、コン
トロールメモリ２０４，２１４、リードレジスタ２０
５，２１５、コマンドレジスタ２０６，２１６、アドレ
スレジスタ２０７，２１７、演算回路２０８，２１８、
ＮＯＲゲート２０９，２１９は各々図１のブロック図の
対応する構成要素と同様の機能を有する。
【００１４】訂正回路２０２はリードレジスタ２０５内
のマイクロ命令の１ビットエラーを検出すると信号線２
２３を通してコマンドレジスタ２０６，アドレスレジス
タ２０７，演算回路２０８に対してレジスタ内の情報の
更新を抑止する動作抑止信号を送るととにマイクロ命令
の１ビットエラーを訂正しセレクタ２０１に対して訂正
されたマイクロ命令とセレクタ２０１にこの訂正された
マイクロ命令を選択させるセレクト信号を送る回路であ
る。セレクタ２０１は訂正回路２０２からのセレクと信
号にしたがい１ビットエラーを訂正するときの訂正回路
２０２からの訂正されたマイクロ命令を選択し、それ以
外のときはコントロールメモリ２０４から読み出された
マイクロ命令を選択するセレクタである。訂正回路２１
２とセレクタ２１１は各々訂正回路２０２セレクタ２０
１と同様の機能を有する。
【００１５】図２に示すマイクロプログラム制御装置２
６０でコントロールメモリ２１４からリードレジスタ２
１５に読み出され、マイクロプログラム制御装置２５０
の起動を指示するマイクロ命令が１ビット誤っていた場
合について説明する。訂正回路２１２は１ビット誤りを
検出すると信号線２３３を通して動作抑止信号を演算回
路２１８，コマンドレジスタ２１６，アドレスレジスタ
２１７に送る。
【００１６】したがって、もしマイクロ命令中の起動コ
マンドあるいは起動アドレスが誤っていたとしてもコマ
ンドレジスタ２１６、アドレスレジスタ２１７にはセッ
トされない。リードレジスタ２１５内のマイクロ命令が
訂正されたマイクロ命令に置換され動作抑止信号が解除
されたあとで訂正されたマイクロ命令中の起動コマンド
および起動アドレスがセットされるので誤ってマイクロ
プログラム制御装置２５０が起動されることはない。
【００１７】
【発明の効果】以上説明したように本発明は起動コマン
ドにより動作中のマイクロプログラム制御装置に制御さ
れる演算回路の動作状態を起動されるマイクロプログラ
ム制御装置内のレジスタにセットすることにより複数の
マイクロプログラム制御装置がアクセス可能な共通の格
納領域を必要とせず、また起動コマンドにより演算回路
の状態をレジスタにセットするので制御の引き継ぎに先
立って演算回路の状態を共通の格納領域に書き込むとい
うマイクロプログラムの処理が不要になるという効果が
ある。
【００１８】更に、本発明は起動コマンドと起動アドレ
スを発行するマイクロプログラム制御装置内のレジスタ
で１サイクル保持したのち起動されるマイクロプログラ
ム制御装置に送ることにし、マイクロ命令に１ビット誤
りがる場合これらのレジスタの更新を動作抑止信号で抑
止することにより、誤って起動されたマイクロプログラ
ム制御装置にキャンセル信号を送る回路が不要になると
いう効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例であるマイクロプログラ
ム制御装置群を示すブロック図である。
【図２】本発明の第２の実施例であるマイクロプログラ
ム制御装置群を示すブロック図である。
【符号の説明】
１００，１００ セレクタ １０１，１１１ 条件レジスタ １０２，１１２ セレクタ １０３，１１３，２０３，２１３ セレクタ １０４，１１４，２０４，２１４ コントロールメモ
リ １０５，１１５，２０５，２１５ リードレジスタ １０６，１１６，２０６，２１６ コマンドレジスタ １０７，１１７，２０７，２１７ アドレスレジスタ １０８，１１８，２０８，２１８ 演算回路 １０９，１１９，２０９，２１９ ＮＯＲゲート ２０１，２１１ セレクタ ２０２，２１２ 訂正回路
フロントページの続き (56)参考文献 特開 平３−51913（ＪＰ，Ａ) 特開 平２−141833（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/22 330 G06F 9/22 380 G06F 9/38 370

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 各々が異る演算装置を制御するマイクロ
    プログラムを記憶するコントロールメモリを含む複数の
    マイクロプログラム制御装置から構成されるマイクロプ
    ログラム制御装置群において、前記複数のマイクロプロ
    グラム制御装置は互いに排他的に動作するマイクロプロ
    グラム制御装置群であって、前記各マイクロプログラム
    制御装置は各マイクロプログラムの条件分岐を実行する
    ために前記各演算装置から出力される分岐条件を保持す
    る保持手段と、前記保持手段の保持する分岐条件をチェ
    ックしチェック結果に応じて分岐先アドレスを修飾する
    条件分岐手段と、動作中でない前記マイクロプログラム
    制御装置を起動させる際にマイクロ命令の指示にしたが
    って起動される特定の前記マイクロプログラム制御装置
    に対して起動指示コマンドと起動アドレスおよび前記保
    持手段の保持する分岐条件を送る起動指示手段と、特定
    の前記マイクロプログラム制御装置に対して起動を指示
    したあとは前記演算装置に対して動作指示を出すのを抑
    止する動作指示抑止手段と、動作中の前記マイクロプロ
    グラム制御装置から起動される際に起動指示コマンドと
    起動アドレスと起動を指示した前記マイクロプログラム
    制御装置の前記保持手段の保持する分岐条件を受け取る
    と受け取った分岐条件をラッチするとともに受け取った
    起動アドレスから始まるマイクロプログラムを実行する
    起動開始手段とを有することを特徴とするマイクロプロ
    グラム制御装置群。
  2. 【請求項２】 各々が異る演算装置を制御するマイクロ
    プログラムを記憶するコントロールメモリを含む複数の
    マイクロプログラム制御装置から構成されるマイクロプ
    ログラム制御装置群において、前記複数のマイクロプロ
    グラム制御装置は互いに排他的に動作するマイクロプロ
    グラム制御装置群であって前記各マイクロプログラム制
    御装置は前記各コントロールメモリから読み出されたマ
    イクロ命令の１ビット誤りを検出する検出手段と１ビッ
    ト誤りが検出されると前記各演算装置に対して動作抑止
    信号を送りマイクロ命令の１ビット誤りを訂正し訂正後
    動作抑止信号を解除する訂正手段を含み、さらに動作中
    でない前記マイクロプログラムを起動させる際にマイク
    ロ命令の１ビット誤りが検出されないときはマイクロ命
    令の指示にしたがって起動される特定の前記マイクロプ
    ログラム制御装置に対して起動指示コマンドと起動アド
    レスを送り、マイクロ命令の１ビット誤りが検出される
    と起動コマンドの送出を抑止し１ビット誤りの検出され
    たマイクロ命令が訂正されたのち訂正されたマイクロ命
    令の指示にしたがって特定の前記マイクロプログラム制
    御装置に対して起動指示コマンドと起動アドレスを送る
    起動指示手段と特定の前記マイクロプログラム制御装置
    に対して起動を指示したあとは前記演算装置に対して動
    作指示を出すのを抑止する動作指示抑止手段と動作中の
    前記マイクロプログラム制御装置から起動される際に起
    動指示コマンドと起動アドレスを受け取ると受け取った
    起動アドレスから始まるマイクロプログラムを実行する
    起動開始手段とを有することを特徴とするマイクロプロ
    グラム制御装置群。
JP4055865A 1992-03-16 1992-03-16 マイクロプログラム制御装置群 Expired - Lifetime JP3055999B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4055865A JP3055999B2 (ja) 1992-03-16 1992-03-16 マイクロプログラム制御装置群
FR9302944A FR2693811B1 (fr) 1992-03-16 1993-03-15 Système de commande de microprogrammes.
US08/031,941 US5430852A (en) 1992-03-16 1993-03-16 Control transfer method in system with multiple arithmetic units each with independent microprogram control by transferring start address and branch condition codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4055865A JP3055999B2 (ja) 1992-03-16 1992-03-16 マイクロプログラム制御装置群

Publications (2)

Publication Number Publication Date
JPH05257681A JPH05257681A (ja) 1993-10-08
JP3055999B2 true JP3055999B2 (ja) 2000-06-26

Family

ID=13010969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4055865A Expired - Lifetime JP3055999B2 (ja) 1992-03-16 1992-03-16 マイクロプログラム制御装置群

Country Status (3)

Country Link
US (1) US5430852A (ja)
JP (1) JP3055999B2 (ja)
FR (1) FR2693811B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07219766A (ja) * 1994-02-02 1995-08-18 Toshiba Corp 演算処理装置
GB9514433D0 (en) * 1995-07-14 1995-09-13 Sgs Thomson Microelectronics Computer instruction execution
JPH1063500A (ja) * 1996-08-23 1998-03-06 Matsushita Electric Ind Co Ltd 信号処理装置
US5754762A (en) * 1997-01-13 1998-05-19 Kuo; Chih-Cheng Secure multiple application IC card using interrupt instruction issued by operating system or application program to control operation flag that determines the operational mode of bi-modal CPU
US6697907B1 (en) * 2000-06-30 2004-02-24 Micron Technology, Inc. Hardware initialization of a synchronous memory
US6785765B1 (en) * 2000-06-30 2004-08-31 Micron Technology, Inc. Status register to improve initialization of a synchronous memory

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840214B2 (ja) * 1979-06-26 1983-09-03 株式会社東芝 計算機システム
JPS58182758A (ja) * 1982-04-20 1983-10-25 Toshiba Corp 演算制御装置
US4519077A (en) * 1982-08-30 1985-05-21 Amin Pravin T Digital processing system with self-test capability
JPS5958547A (ja) * 1982-09-28 1984-04-04 Fujitsu Ltd マイクロプログラム制御装置のエラ−処理方式
US4685058A (en) * 1983-08-29 1987-08-04 Amdahl Corporation Two-stage pipelined execution unit and control stores
US4887203A (en) * 1984-10-15 1989-12-12 Motorola, Inc. Microcoded processor executing microroutines with a user specified starting microaddress
JPS61110256A (ja) * 1984-11-02 1986-05-28 Hitachi Ltd 複数の演算部を有するプロセツサ
JPS6246347A (ja) * 1985-08-24 1987-02-28 Hitachi Ltd 情報処理装置のエラ−処理方式
US4789957A (en) * 1986-03-28 1988-12-06 Texas Instruments Incorporated Status output for a bit slice ALU
US5056015A (en) * 1988-03-23 1991-10-08 Du Pont Pixel Systems Limited Architectures for serial or parallel loading of writable control store
JPH0797326B2 (ja) * 1988-11-24 1995-10-18 日本電気株式会社 情報処理装置
US5197133A (en) * 1988-12-19 1993-03-23 Bull Hn Information Systems Inc. Control store addressing from multiple sources
JPH0351913A (ja) * 1989-07-19 1991-03-06 Nec Corp 情報処理装置
US5241637A (en) * 1990-01-05 1993-08-31 Motorola, Inc. Data processor microsequencer having multiple microaddress sources and next microaddress source selection
US4989172A (en) * 1990-02-06 1991-01-29 Unisys Coporation Apparatus and method for checking start signals

Also Published As

Publication number Publication date
FR2693811A1 (fr) 1994-01-21
FR2693811B1 (fr) 1995-03-31
US5430852A (en) 1995-07-04
JPH05257681A (ja) 1993-10-08

Similar Documents

Publication Publication Date Title
US4409654A (en) Data processor adapted for interruption to an instruction stream
EP0554917B1 (en) Digital signal processing system having two instruction memories accessed by a processor under control of host
US4562538A (en) Microprocessor having decision pointer to process restore position
JP3439033B2 (ja) 割り込み制御装置及びプロセッサ
JP3563768B2 (ja) Ｒｏｍプログラム変更装置
US4095268A (en) System for stopping and restarting the operation of a data processor
JP3055999B2 (ja) マイクロプログラム制御装置群
JPH0764957A (ja) タイマ装置
EP0660229B1 (en) Method and apparatus for modifying the contents of a register
JPH0954692A (ja) マイクロプログラム制御システム
JP2622026B2 (ja) 中央処理装置におけるレジスタ書込制御方式
JP3100705B2 (ja) マイクロプロセッサ内の命令準備のための装置
JP2859048B2 (ja) マイクロコンピュータ
JP2665039B2 (ja) マイクロプログラム制御装置
JP2000029508A (ja) プログラマブルコントローラ
JPH04338825A (ja) 演算処理装置
JPH05334099A (ja) 状態設定レジスタの書込回路
JPS60193046A (ja) 命令例外検出方式
JPS6149695B2 (ja)
JPH11282787A (ja) 入出力制御装置
JPS60142450A (ja) 記憶システム
JPH056280A (ja) 割り込み制御方式
JPS62248029A (ja) 表示制御装置
JPH0454531A (ja) プログラム読出し回路
JPH01209534A (ja) データ処理装置の初期化方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000314