JP3054888B2 - オート・ゼロ回路 - Google Patents
オート・ゼロ回路Info
- Publication number
- JP3054888B2 JP3054888B2 JP3307451A JP30745191A JP3054888B2 JP 3054888 B2 JP3054888 B2 JP 3054888B2 JP 3307451 A JP3307451 A JP 3307451A JP 30745191 A JP30745191 A JP 30745191A JP 3054888 B2 JP3054888 B2 JP 3054888B2
- Authority
- JP
- Japan
- Prior art keywords
- set value
- signal
- auto
- active filter
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【0001】
【産業上の利用分野】本発明は、AD変換器に入力する
アナログ信号のオフセット電圧の影響を除去するオート
・ゼロ回路に関する。音声信号等のアナログ信号をディ
ジタル信号に変換する場合、高周波ノイズ成分及び低周
波ノイズ成分を除く為の能動フィルタを介してAD変換
器に入力される構成が一般には採用されている。このよ
うな能動フィルタは演算増幅器等を含むものであり、そ
のオフセット電圧が問題となる。そこで、このオフセッ
ト電圧を補償する為のオート・ゼロ回路が設けられてい
る。このオート・ゼロ回路の引込みを高速化することが
要望されている。
アナログ信号のオフセット電圧の影響を除去するオート
・ゼロ回路に関する。音声信号等のアナログ信号をディ
ジタル信号に変換する場合、高周波ノイズ成分及び低周
波ノイズ成分を除く為の能動フィルタを介してAD変換
器に入力される構成が一般には採用されている。このよ
うな能動フィルタは演算増幅器等を含むものであり、そ
のオフセット電圧が問題となる。そこで、このオフセッ
ト電圧を補償する為のオート・ゼロ回路が設けられてい
る。このオート・ゼロ回路の引込みを高速化することが
要望されている。
【0002】
【従来の技術】図3は従来例の要部ブロック図であり、
31はAD変換器(A/D)、32はローパスフィルタ
(LPF)、33はハイパスフィルタ(HPF)、34
は演算増幅器、35はオート・ゼロ回路、36はカウン
タ部、37は演算増幅器、38はアッテネータ(AT
T)、SW1,SW2はトランジスタ等からなるスイッ
チ、R1,R2は抵抗、C1,C2はコンデンサであ
る。
31はAD変換器(A/D)、32はローパスフィルタ
(LPF)、33はハイパスフィルタ(HPF)、34
は演算増幅器、35はオート・ゼロ回路、36はカウン
タ部、37は演算増幅器、38はアッテネータ(AT
T)、SW1,SW2はトランジスタ等からなるスイッ
チ、R1,R2は抵抗、C1,C2はコンデンサであ
る。
【0003】アナログ信号Ainは、ローパスフィルタ
32により交流電源の周波数成分等の低周波ノイズ成分
が除去され、ハイパスフィルタ33により高周波ノイズ
成分が除去されて、AD変換器31に入力される。AD
変換器31は、例えば、音声アナログ信号Ainの場
合、8kHzでサンプリングされて、そのサンプルホー
ルド値が、A−law又はμ−law等の圧伸則に従っ
た8ビットのディジタル信号Doutに変換される。そ
の最上位ビットMSBがサインビットSBとしてオート
・ゼロ回路35のカウンタ部36に加えられる。
32により交流電源の周波数成分等の低周波ノイズ成分
が除去され、ハイパスフィルタ33により高周波ノイズ
成分が除去されて、AD変換器31に入力される。AD
変換器31は、例えば、音声アナログ信号Ainの場
合、8kHzでサンプリングされて、そのサンプルホー
ルド値が、A−law又はμ−law等の圧伸則に従っ
た8ビットのディジタル信号Doutに変換される。そ
の最上位ビットMSBがサインビットSBとしてオート
・ゼロ回路35のカウンタ部36に加えられる。
【0004】オート・ゼロ回路35のカウンタ部36
は、サインビットSBに対応してアップカウント又はダ
ウンカウントを行い、カウント内容が設定値になると、
スイッチSW1,SW2の切替えを制御する。例えば、
スイッチSW1,SW2が実線位置に切替えられると、
コンデンサC2には、電圧VDD(例えば、+5V)が抵
抗R2を介して印加され、次にスイッチSW2が点線位
置に切替えられると、コンデンサC2の充電電荷は、演
算増幅器37とコンデンサC1とからなる積分回路に転
送され、その積分出力がアッテネータ38を介してハイ
パスフィルタ33の終段の演算増幅器34に補償電圧C
PVとして加えられ、オフセット電圧が補償される。
は、サインビットSBに対応してアップカウント又はダ
ウンカウントを行い、カウント内容が設定値になると、
スイッチSW1,SW2の切替えを制御する。例えば、
スイッチSW1,SW2が実線位置に切替えられると、
コンデンサC2には、電圧VDD(例えば、+5V)が抵
抗R2を介して印加され、次にスイッチSW2が点線位
置に切替えられると、コンデンサC2の充電電荷は、演
算増幅器37とコンデンサC1とからなる積分回路に転
送され、その積分出力がアッテネータ38を介してハイ
パスフィルタ33の終段の演算増幅器34に補償電圧C
PVとして加えられ、オフセット電圧が補償される。
【0005】カウンタ部36は、例えば、サインビット
SBが正極性を示す時にアップカウントし、負極性を示
す時にダウンカウントすることにより、そのカウント内
容がサインビットSBの正極性と負極性との出現数の差
を示すものとなる。一般に、アナログ信号Ainはシグ
ナルグランド電位を中心とした振幅を有するものである
から、所定時間内の正極性と負極性とのサインビットS
Bの出現数は理想的には同一となる。しかし、ローパス
フィルタ32やハイパスフィルタ33は、スイッチト・
キャパシタ・フィルタのように演算増幅器34を含む能
動フィルタ構成が用いられるから、オフセット電圧が生
じることになり、このオフセット電圧がアナログ信号A
inに重畳されると、正しいディジタル信号Doutに
変換することができなくなり、再生音声品質が劣化する
ことになる。
SBが正極性を示す時にアップカウントし、負極性を示
す時にダウンカウントすることにより、そのカウント内
容がサインビットSBの正極性と負極性との出現数の差
を示すものとなる。一般に、アナログ信号Ainはシグ
ナルグランド電位を中心とした振幅を有するものである
から、所定時間内の正極性と負極性とのサインビットS
Bの出現数は理想的には同一となる。しかし、ローパス
フィルタ32やハイパスフィルタ33は、スイッチト・
キャパシタ・フィルタのように演算増幅器34を含む能
動フィルタ構成が用いられるから、オフセット電圧が生
じることになり、このオフセット電圧がアナログ信号A
inに重畳されると、正しいディジタル信号Doutに
変換することができなくなり、再生音声品質が劣化する
ことになる。
【0006】オフセット電圧がアナログ信号Ainに重
畳された場合、正極性と負極性とのサインビットSBの
出現数に差が生じることになり、その出現数の差が、例
えば、16となった時に前述のスイッチSW1,SW2
の切替えを制御する場合、設定値を16とし、それによ
って、カウンタ部36のプリセット値を16とし、カウ
ント内容が0となるとボロー信号を出力し、カウント内
容が32となるとキャリー信号を出力する構成とし、正
極性のサインビットSBによりアップカウントし、負極
性のサインビットSBによりダウンカウントすると、正
極性のサインビットSBが多い場合に、キャリー信号が
出力されることになり、反対に負極性のサインビットS
Bが多い場合は、ボロー信号が出力されることになる。
キャリー信号又はボロー信号はプリセット端子PSに加
えられ、カウンタ部36に16がプリセットされる。
畳された場合、正極性と負極性とのサインビットSBの
出現数に差が生じることになり、その出現数の差が、例
えば、16となった時に前述のスイッチSW1,SW2
の切替えを制御する場合、設定値を16とし、それによ
って、カウンタ部36のプリセット値を16とし、カウ
ント内容が0となるとボロー信号を出力し、カウント内
容が32となるとキャリー信号を出力する構成とし、正
極性のサインビットSBによりアップカウントし、負極
性のサインビットSBによりダウンカウントすると、正
極性のサインビットSBが多い場合に、キャリー信号が
出力されることになり、反対に負極性のサインビットS
Bが多い場合は、ボロー信号が出力されることになる。
キャリー信号又はボロー信号はプリセット端子PSに加
えられ、カウンタ部36に16がプリセットされる。
【0007】キャリー信号が出力されると、スイッチS
W1は実線位置に切替えられ、又スイッチSW2は実線
位置に切替えられた後、点線位置に切替えられる。スイ
ッチSW1が実線位置に切替えられた時に、コンデンサ
C2に電圧VDDが抵抗R2,R1により分圧されて印加
され、スイッチSW2が点線位置に切替えられた時に、
コンデンサC2の充電電荷は、コンデンサC1に転送さ
れる。従って、補償電圧CPVは上昇することになる。
又ボロー信号が出力されると、スイッチSW1は点線位
置に切替えられ、スイッチSW2は実線位置に切替えら
れた後、スイッチSW2は点線位置に切替えられるか
ら、スイッチSW2,SW1と抵抗R2,R1を介して
コンデンサC2には負の電荷が充電され、スイッチSW
2が点線位置に切替えられた時に、コンデンサC1の電
荷がコンデンサC2に転送されるから、補償電圧CPV
は低下する。従って、正負極性のサインビットSBの出
現数の差が零となるように、補償電圧CPVの大きさが
制御され、オフセット電圧が補償されることになる。
W1は実線位置に切替えられ、又スイッチSW2は実線
位置に切替えられた後、点線位置に切替えられる。スイ
ッチSW1が実線位置に切替えられた時に、コンデンサ
C2に電圧VDDが抵抗R2,R1により分圧されて印加
され、スイッチSW2が点線位置に切替えられた時に、
コンデンサC2の充電電荷は、コンデンサC1に転送さ
れる。従って、補償電圧CPVは上昇することになる。
又ボロー信号が出力されると、スイッチSW1は点線位
置に切替えられ、スイッチSW2は実線位置に切替えら
れた後、スイッチSW2は点線位置に切替えられるか
ら、スイッチSW2,SW1と抵抗R2,R1を介して
コンデンサC2には負の電荷が充電され、スイッチSW
2が点線位置に切替えられた時に、コンデンサC1の電
荷がコンデンサC2に転送されるから、補償電圧CPV
は低下する。従って、正負極性のサインビットSBの出
現数の差が零となるように、補償電圧CPVの大きさが
制御され、オフセット電圧が補償されることになる。
【0008】
【発明が解決しようとする問題点】前述の従来例に於い
ては、カウンタ部36のカウント内容が示す正負極性の
サインビットSBの出現数の差が設定値の16に達する
毎に、スイッチSW1,SW2の切替えが制御されて、
オフセット電圧を補償する為の補償電圧CPVが上昇又
は下降される。パワーダウン解除時等に於けるパワーオ
ン時に於いては、オフセット電圧が大きい場合がある。
その場合、アナログ信号Ainはオフセット電圧により
正極側又は負極側に大きくシフトされた状態となり、例
えば、負極性側にシフトされると、正極性のサインビッ
トSBの出現数が連続して多くなる。その場合でも、出
現数の差が16になる毎にスイッチSW1,SW2の切
替えが制御されて、コンデンサC1,C2やアッテネー
タ38等により定まるステップ量だけ補償電圧CPVが
変化する。
ては、カウンタ部36のカウント内容が示す正負極性の
サインビットSBの出現数の差が設定値の16に達する
毎に、スイッチSW1,SW2の切替えが制御されて、
オフセット電圧を補償する為の補償電圧CPVが上昇又
は下降される。パワーダウン解除時等に於けるパワーオ
ン時に於いては、オフセット電圧が大きい場合がある。
その場合、アナログ信号Ainはオフセット電圧により
正極側又は負極側に大きくシフトされた状態となり、例
えば、負極性側にシフトされると、正極性のサインビッ
トSBの出現数が連続して多くなる。その場合でも、出
現数の差が16になる毎にスイッチSW1,SW2の切
替えが制御されて、コンデンサC1,C2やアッテネー
タ38等により定まるステップ量だけ補償電圧CPVが
変化する。
【0009】従って、大きいオフセット電圧を補償する
為の大きい補償電圧CPVを得る場合には、相当の時間
を必要とすることになる。即ち、オート・ゼロ回路35
の引込みに要する時間が長くなる欠点があった。このよ
うな欠点を除く為に、補償電圧CPVのステップ量を大
きくすることが考えられるが、オート・ゼロ回路35の
引込み後は、僅かに変動するオフセット電圧を補償する
だけのステップ量で良いから、補償電圧CPVのステッ
プ量を大きくした場合は回路の不安定動作の要因とな
る。本発明は、オート・ゼロ回路の引込み時間を短縮す
ることを目的とする。
為の大きい補償電圧CPVを得る場合には、相当の時間
を必要とすることになる。即ち、オート・ゼロ回路35
の引込みに要する時間が長くなる欠点があった。このよ
うな欠点を除く為に、補償電圧CPVのステップ量を大
きくすることが考えられるが、オート・ゼロ回路35の
引込み後は、僅かに変動するオフセット電圧を補償する
だけのステップ量で良いから、補償電圧CPVのステッ
プ量を大きくした場合は回路の不安定動作の要因とな
る。本発明は、オート・ゼロ回路の引込み時間を短縮す
ることを目的とする。
【0010】
【課題を解決するための手段】本発明のオート・ゼロ回
路は、図1を参照して説明すると、AD変換器1に能動
フィルタ2を介してアナログ信号を入力し、変換された
ディジタル信号のサインビットに対応してアップダウン
カウントし、カウント内容が設定値に達した時に初期値
に戻すカウンタ部3と、このカウンタ部3のカウント内
容が設定値に達した時にスイッチを制御して、このスイ
ッチの切替制御による積分出力を、前記AD変換器1に
入力される前記アナログ信号のオフセット電圧を補償す
る補償電圧として、前記能動フィルタ2を構成する演算
増幅器に入力する補償電圧形成部4とを備えたオート・
ゼロ回路に於いて、ディジタル信号の同一極性のサイン
ビットが所定数連続する毎に、設定値を順次低減し、且
つ所定数連続しない時に前記設定値を順次増加し又は直
ちに元に戻す設定値制御部5を設けたものである。
路は、図1を参照して説明すると、AD変換器1に能動
フィルタ2を介してアナログ信号を入力し、変換された
ディジタル信号のサインビットに対応してアップダウン
カウントし、カウント内容が設定値に達した時に初期値
に戻すカウンタ部3と、このカウンタ部3のカウント内
容が設定値に達した時にスイッチを制御して、このスイ
ッチの切替制御による積分出力を、前記AD変換器1に
入力される前記アナログ信号のオフセット電圧を補償す
る補償電圧として、前記能動フィルタ2を構成する演算
増幅器に入力する補償電圧形成部4とを備えたオート・
ゼロ回路に於いて、ディジタル信号の同一極性のサイン
ビットが所定数連続する毎に、設定値を順次低減し、且
つ所定数連続しない時に前記設定値を順次増加し又は直
ちに元に戻す設定値制御部5を設けたものである。
【0011】又パワーダウン解除時点から能動フィルタ
2の動作が安定化するまでの間、この能動フィルタ2の
出力信号の代わりに、シグナルグランド電位に切替えて
AD変換器1に入力させる入力切替部6を設けたもので
ある。
2の動作が安定化するまでの間、この能動フィルタ2の
出力信号の代わりに、シグナルグランド電位に切替えて
AD変換器1に入力させる入力切替部6を設けたもので
ある。
【0012】
【作用】AD変換器1により変換されたディジタル信号
のサインビットに対応してアップカウント又はダウンカ
ウントするカウンタ部3は、正負極性のサインビットの
出現数の差を示すものとなり、その出現数の差が設定値
に達する毎に、補償電圧形成部4のスイッチの切替制御
により補償電圧が変化する。オフセット電圧が大きい場
合は、同一極性のサインビットが連続するから、所定数
連続する毎に設定値を順次低減する。従って、カウンタ
部3に於ける正負極性のサインビットの出現数の差が設
定値に速く達することになり、補償電圧形成部4のスイ
ッチを制御する周期が順次短くなる。即ち、大きいオフ
セット電圧に対応して補償電圧を急速に大きくすること
ができるから、オート・ゼロ回路の引込みを高速化する
ことができる。又引込み後は、同一極性のサインビット
が所定数連続することがなくなるから、設定値を順次上
昇させるか、或いは初期値に戻す制御を行い、通常のオ
ート・ゼロ回路の制御を行うものである。
のサインビットに対応してアップカウント又はダウンカ
ウントするカウンタ部3は、正負極性のサインビットの
出現数の差を示すものとなり、その出現数の差が設定値
に達する毎に、補償電圧形成部4のスイッチの切替制御
により補償電圧が変化する。オフセット電圧が大きい場
合は、同一極性のサインビットが連続するから、所定数
連続する毎に設定値を順次低減する。従って、カウンタ
部3に於ける正負極性のサインビットの出現数の差が設
定値に速く達することになり、補償電圧形成部4のスイ
ッチを制御する周期が順次短くなる。即ち、大きいオフ
セット電圧に対応して補償電圧を急速に大きくすること
ができるから、オート・ゼロ回路の引込みを高速化する
ことができる。又引込み後は、同一極性のサインビット
が所定数連続することがなくなるから、設定値を順次上
昇させるか、或いは初期値に戻す制御を行い、通常のオ
ート・ゼロ回路の制御を行うものである。
【0013】又入力切替部6は、常時は能動フィルタ2
の出力信号をAD変換器1に入力するように切替えるも
のであるが、パワーダウン解除時に於いては、能動フィ
ルタ2やオート・ゼロ回路3の動作が安定化されていな
いので、AD変換器1にシグナルグランド電位を切替え
て入力する。即ち、アナログ信号の振幅はシグナルグラ
ンド電位を中心にした振幅を有するものであるから、そ
のシグナルグランド電位を、能動フィルタ2等の動作が
安定化するまでの間、AD変換器1に入力することによ
り、ノイズを含むディジタル信号が出力されることを防
止することができる。
の出力信号をAD変換器1に入力するように切替えるも
のであるが、パワーダウン解除時に於いては、能動フィ
ルタ2やオート・ゼロ回路3の動作が安定化されていな
いので、AD変換器1にシグナルグランド電位を切替え
て入力する。即ち、アナログ信号の振幅はシグナルグラ
ンド電位を中心にした振幅を有するものであるから、そ
のシグナルグランド電位を、能動フィルタ2等の動作が
安定化するまでの間、AD変換器1に入力することによ
り、ノイズを含むディジタル信号が出力されることを防
止することができる。
【0014】
【実施例】図2は本発明の実施例の要部ブロック図であ
り、11はAD変換器(A/D)、12はローパスフィ
ルタ(LPF)、13は演算増幅器14等を含むハイパ
スフィルタ(HPF)、15はオート・ゼロ回路、16
はカウンタ部、17は演算増幅器、18はアッテネータ
(ATT)、19は設定値制御部、20は入力切替部、
21は同一極性サインビットの連続数の検出部、22は
設定値切替部、SW1,SW2,SW3はトランジスタ
からなるスイッチ、C1,C2はコンデンサ、R1,R
2は抵抗である。
り、11はAD変換器(A/D)、12はローパスフィ
ルタ(LPF)、13は演算増幅器14等を含むハイパ
スフィルタ(HPF)、15はオート・ゼロ回路、16
はカウンタ部、17は演算増幅器、18はアッテネータ
(ATT)、19は設定値制御部、20は入力切替部、
21は同一極性サインビットの連続数の検出部、22は
設定値切替部、SW1,SW2,SW3はトランジスタ
からなるスイッチ、C1,C2はコンデンサ、R1,R
2は抵抗である。
【0015】ローパスフィルタ12及びハイパスフィル
タ13は、従来例と同様に、演算増幅器14等を含む構
成を有し、AD変換器11も従来例と同様に8kHzの
サンプルクロック信号によりアナログ信号をサンプルホ
ールドして、A−law又はμ−lawの圧伸則による
8ビットのディジタル信号に変換するものであり、その
最上位ビットMSBがサインビットSBとして、オート
・ゼロ回路15のカウンタ部16と設定値制御部19と
に加えられる。
タ13は、従来例と同様に、演算増幅器14等を含む構
成を有し、AD変換器11も従来例と同様に8kHzの
サンプルクロック信号によりアナログ信号をサンプルホ
ールドして、A−law又はμ−lawの圧伸則による
8ビットのディジタル信号に変換するものであり、その
最上位ビットMSBがサインビットSBとして、オート
・ゼロ回路15のカウンタ部16と設定値制御部19と
に加えられる。
【0016】又入力切替部20はスイッチSW3を制御
するもので、常時はスイッチSW3を実線位置に切替え
ておき、パワーダウン解除信号PDにより、ハイパスフ
ィルタ13等の動作が安定化するまでの所定の期間、ス
イッチSW3を点線位置に切替えて、AD変換器11に
シグナルグランド電位を入力する。この場合、単一電源
のVDD=+5Vで動作させるものとすると、正常時にA
D変換器11に入力されるアナログ信号を、+2.5V
(シグナルグランド電位)を中心とした振幅を有する波
形とするものであり、従って、AD変換器11にシグナ
ルグランド電位が入力されると、入力零の状態となる。
従って、パワーダウン解除時に於けるローパスフィルタ
12やハイパスフィルタ13の動作不安定によるノイズ
成分等がAD変換器11に入力されないことになる。又
ハイパスフィルタ13等の動作が安定化するまでの所定
の期間は、パワーダウン解除信号PDによってトリガさ
れるタイマ等により設定することができる。
するもので、常時はスイッチSW3を実線位置に切替え
ておき、パワーダウン解除信号PDにより、ハイパスフ
ィルタ13等の動作が安定化するまでの所定の期間、ス
イッチSW3を点線位置に切替えて、AD変換器11に
シグナルグランド電位を入力する。この場合、単一電源
のVDD=+5Vで動作させるものとすると、正常時にA
D変換器11に入力されるアナログ信号を、+2.5V
(シグナルグランド電位)を中心とした振幅を有する波
形とするものであり、従って、AD変換器11にシグナ
ルグランド電位が入力されると、入力零の状態となる。
従って、パワーダウン解除時に於けるローパスフィルタ
12やハイパスフィルタ13の動作不安定によるノイズ
成分等がAD変換器11に入力されないことになる。又
ハイパスフィルタ13等の動作が安定化するまでの所定
の期間は、パワーダウン解除信号PDによってトリガさ
れるタイマ等により設定することができる。
【0017】又カウンタ部16は、設定値制御端子CT
に加えられる制御信号によって設定値が切替えられ、プ
リセット端子PSに加えられるキャリー信号又はボロー
信号によりプリセットされ、サインビットSBの極性に
対応してアップカウント又はダウンカウントを行い、正
負極性のサインビットSBの出現数の差に対応したカウ
ント内容となり、このカウント内容が設定値に達する
と、キャリー信号又はボロー信号が出力されて、スイッ
チSW1,SW2の切替制御を行う構成を備えている。
即ち、従来例のカウンタ部36に対して、設定値制御端
子CTに加えられた制御信号により設定値が切替えられ
る構成が付加されたものとなり、僅かの論理構成を付加
するだけで容易に実現することができる。
に加えられる制御信号によって設定値が切替えられ、プ
リセット端子PSに加えられるキャリー信号又はボロー
信号によりプリセットされ、サインビットSBの極性に
対応してアップカウント又はダウンカウントを行い、正
負極性のサインビットSBの出現数の差に対応したカウ
ント内容となり、このカウント内容が設定値に達する
と、キャリー信号又はボロー信号が出力されて、スイッ
チSW1,SW2の切替制御を行う構成を備えている。
即ち、従来例のカウンタ部36に対して、設定値制御端
子CTに加えられた制御信号により設定値が切替えられ
る構成が付加されたものとなり、僅かの論理構成を付加
するだけで容易に実現することができる。
【0018】又設定値制御部19の検出部21は、例え
ば、同一極性のサインビットSBが16回連続したこと
を検出するもので、正極性のサインビットSBを“1”
とし、負極性のサインビットSBを“0”とすると、2
個のカウンタの一方は“1”をカウントアップして
“0”によりクリアされるカウンタとし、他方を“0”
をカウントアップして“1”によりクリアされるカウン
タとし、それぞれカウント内容が16に達した時のキャ
リー信号を、同一極性のサインビットSBの所定数連続
検出信号とすることができる。又16段のシフトレジス
タを用いて、各段の出力が同一の“1”又は“0”の場
合に、同一極性のサインビットSBが16回連続したと
して、検出信号を出力し、その時に終段の出力を反転し
て初段に入力することにより、繰り返し16回連続する
か否かの検出を行う構成とすることができる。
ば、同一極性のサインビットSBが16回連続したこと
を検出するもので、正極性のサインビットSBを“1”
とし、負極性のサインビットSBを“0”とすると、2
個のカウンタの一方は“1”をカウントアップして
“0”によりクリアされるカウンタとし、他方を“0”
をカウントアップして“1”によりクリアされるカウン
タとし、それぞれカウント内容が16に達した時のキャ
リー信号を、同一極性のサインビットSBの所定数連続
検出信号とすることができる。又16段のシフトレジス
タを用いて、各段の出力が同一の“1”又は“0”の場
合に、同一極性のサインビットSBが16回連続したと
して、検出信号を出力し、その時に終段の出力を反転し
て初段に入力することにより、繰り返し16回連続する
か否かの検出を行う構成とすることができる。
【0019】設定値切替部22は、検出部21からの検
出信号により、カウンタ部16に於ける設定値を切替え
るものであり、カウンタ部16の初期設定値を16とす
ると、正負極性のサインビットSBの出現数の差が16
に達する毎にスイッチSW1,SW2の切替制御が行わ
れる。そして、オフセット電圧が大きい時は、連続して
同一極性のサインビットSBが出現することになるか
ら、検出部21は、16回連続して出現したことを検出
すると、その検出信号を設定値切替部22に加えるか
ら、設定値切替部22は、制御信号を設定値制御端子C
Tに加えて、設定値を8に切替える。それにより、カウ
ンタ部16は、正負極性のサインビットSBの出現数の
差が8に達する毎にスイッチSW1,SW2の切替制御
を行うことになる。この設定値の切替えは、例えば、カ
ウンタ部16のプリセット値を16から8に切替え、且
つカウント内容が0の時はボロー信号、16の時はキャ
リー信号を出力する論理構成の切替えを行うことにより
実現することができる。
出信号により、カウンタ部16に於ける設定値を切替え
るものであり、カウンタ部16の初期設定値を16とす
ると、正負極性のサインビットSBの出現数の差が16
に達する毎にスイッチSW1,SW2の切替制御が行わ
れる。そして、オフセット電圧が大きい時は、連続して
同一極性のサインビットSBが出現することになるか
ら、検出部21は、16回連続して出現したことを検出
すると、その検出信号を設定値切替部22に加えるか
ら、設定値切替部22は、制御信号を設定値制御端子C
Tに加えて、設定値を8に切替える。それにより、カウ
ンタ部16は、正負極性のサインビットSBの出現数の
差が8に達する毎にスイッチSW1,SW2の切替制御
を行うことになる。この設定値の切替えは、例えば、カ
ウンタ部16のプリセット値を16から8に切替え、且
つカウント内容が0の時はボロー信号、16の時はキャ
リー信号を出力する論理構成の切替えを行うことにより
実現することができる。
【0020】更に同一極性のサインビットSBが連続し
て、検出部21からの検出信号が設定値切替部22に加
えられると、設定値切替部22は、カウンタ部16の設
定値を8から4に切替える。この場合も、カウンタ部1
6のプリセット値を8から4に切替え、且つカウント内
容が0の時にボロー信号、8の時にキャリー信号を出力
する論理構成の切替えを行うことにより実現することが
できる。
て、検出部21からの検出信号が設定値切替部22に加
えられると、設定値切替部22は、カウンタ部16の設
定値を8から4に切替える。この場合も、カウンタ部1
6のプリセット値を8から4に切替え、且つカウント内
容が0の時にボロー信号、8の時にキャリー信号を出力
する論理構成の切替えを行うことにより実現することが
できる。
【0021】更に同一極性のサインビットSBが連続し
て、検出部21からの検出信号が設定値切替部22に加
えられると、設定値切替部22は、カウンタ部16の設
定値を4から2に切替える。更に同一極性のサインビッ
トSBが連続し、検出部21からの検出信号が設定値切
替部22に加えられると、設定値切替部22は、カウン
タ部16の設定値を2から1に切替える。設定値を1と
した場合は、同一極性のサインビットSBがカウンタ部
16に入力される毎にスイッチSW1,SW2の切替制
御が行われることになり、補償電圧CPVが急速に上昇
又は下降することになる。
て、検出部21からの検出信号が設定値切替部22に加
えられると、設定値切替部22は、カウンタ部16の設
定値を4から2に切替える。更に同一極性のサインビッ
トSBが連続し、検出部21からの検出信号が設定値切
替部22に加えられると、設定値切替部22は、カウン
タ部16の設定値を2から1に切替える。設定値を1と
した場合は、同一極性のサインビットSBがカウンタ部
16に入力される毎にスイッチSW1,SW2の切替制
御が行われることになり、補償電圧CPVが急速に上昇
又は下降することになる。
【0022】又オフセット電圧を補償する大きさの補償
電圧CPVを出力できる引込み状態となった後、又はそ
の直前に於いては、同一極性のサインビットSBが連続
しない状態となる。そこで、検出部21は、例えば、同
一極性のサインビットSBが16回以上連続した状態か
ら1回でも連続しない状態が生じたことを検出し、その
検出信号を設定値切替部22に加えることにより、設定
値切替部22は、カウンタ部16の設定値制御端子CT
に、設定値を初期状態に戻す制御信号を加え、カウンタ
部16の設定値を16に戻す。又16回以上連続した状
態から、例えば、4回等の複数回連続して同一極性のサ
インビットSBが加えられない時に、設定値を初期状態
に戻すように制御することもできる。このような設定値
の復帰については、一挙に初期状態に戻す代わりに、設
定値を順次低減した時とは逆に、1→2→4→8→16
のように、順次設定値を上昇して初期状態に戻すように
制御することもできる。又初期設定値は16以外の他の
値を用いることも勿論可能であり、又設定値の切替えス
テップも前述の実施例と異なるステップとすることも可
能である。又検出部21に於いて検出する所定の連続回
数も、同一極性のサインビットSBが連続して出現する
場合に、設定値と共に切替えるように制御することも可
能である。
電圧CPVを出力できる引込み状態となった後、又はそ
の直前に於いては、同一極性のサインビットSBが連続
しない状態となる。そこで、検出部21は、例えば、同
一極性のサインビットSBが16回以上連続した状態か
ら1回でも連続しない状態が生じたことを検出し、その
検出信号を設定値切替部22に加えることにより、設定
値切替部22は、カウンタ部16の設定値制御端子CT
に、設定値を初期状態に戻す制御信号を加え、カウンタ
部16の設定値を16に戻す。又16回以上連続した状
態から、例えば、4回等の複数回連続して同一極性のサ
インビットSBが加えられない時に、設定値を初期状態
に戻すように制御することもできる。このような設定値
の復帰については、一挙に初期状態に戻す代わりに、設
定値を順次低減した時とは逆に、1→2→4→8→16
のように、順次設定値を上昇して初期状態に戻すように
制御することもできる。又初期設定値は16以外の他の
値を用いることも勿論可能であり、又設定値の切替えス
テップも前述の実施例と異なるステップとすることも可
能である。又検出部21に於いて検出する所定の連続回
数も、同一極性のサインビットSBが連続して出現する
場合に、設定値と共に切替えるように制御することも可
能である。
【0023】
【発明の効果】以上説明したように、本発明は、ディジ
タル信号の同一極性のサインビットが所定数連続する毎
に、設定値制御部5によりカウンタ部3の設定値を順次
低減するものであり、設定値が低減されることにより、
カウンタ部3のカウント内容の正負極性のサインビット
の出現数の差が小さくても設定値に達することになり、
補償電圧形成部4のスイッチの切替制御が行われるか
ら、オフセット電圧を補償する補償電圧を急速に上昇又
は下降することができる。即ち、オート・ゼロ回路の引
込みを高速化できる利点がある。
タル信号の同一極性のサインビットが所定数連続する毎
に、設定値制御部5によりカウンタ部3の設定値を順次
低減するものであり、設定値が低減されることにより、
カウンタ部3のカウント内容の正負極性のサインビット
の出現数の差が小さくても設定値に達することになり、
補償電圧形成部4のスイッチの切替制御が行われるか
ら、オフセット電圧を補償する補償電圧を急速に上昇又
は下降することができる。即ち、オート・ゼロ回路の引
込みを高速化できる利点がある。
【0024】又パワーダウン解除時点に於いては、ロー
パスフィルタやハイパスフィルタ等の能動フィルタ2の
動作が安定化するまでの間、AD変換器1にシグナルグ
ランド電位を入力することにより、過渡状態のノイズ成
分がAD変換器1からディジタル信号として出力されな
いことになり、各部の動作の安定化を図ることができる
利点がある。
パスフィルタやハイパスフィルタ等の能動フィルタ2の
動作が安定化するまでの間、AD変換器1にシグナルグ
ランド電位を入力することにより、過渡状態のノイズ成
分がAD変換器1からディジタル信号として出力されな
いことになり、各部の動作の安定化を図ることができる
利点がある。
【図1】本発明の原理説明図である。
【図2】本発明の実施例の要部ブロック図である。
【図3】従来例の要部ブロック図である。
1 AD変換器 2 能動フィルタ 3 カウンタ部 4 補償電圧形成部 5 設定値制御部 6 入力切替部
Claims (2)
- 【請求項1】 AD変換器(1)に能動フィルタ(2)
を介してアナログ信号を入力し、変換されたディジタル
信号のサインビットに対応してアップダウンカウント
し、カウント内容が設定値に達した時に初期値に戻すカ
ウンタ部(3)と、該カウンタ部(3)のカウント内容
が前記設定値に達した時にスイッチを制御して該スイッ
チの切替制御による積分出力を、前記AD変換器(1)
に入力される前記アナログ信号のオフセット電圧を補償
する補償電圧として、前記能動フィルタ(2)を構成す
る演算増幅器に入力する補償電圧形成部(4)とを備え
たオート・ゼロ回路に於いて、 前記ディジタル信号の同一極性のサインビットが所定数
連続する毎に、前記設定値を順次低減し、且つ所定数連
続しない時に前記設定値を順次増加し又は直ちに元に戻
す設定値制御部(5)を設けたことを特徴とするオート
・ゼロ回路。 - 【請求項2】 パワーダウン解除時点から前記能動フィ
ルタ(2)の動作が安定化するまでの間、該能動フィル
タ(2)の出力信号を、シグナルグランド電位に切替え
て前記AD変換器(1)に入力させる入力切替部(6)
を設けたことを特徴とする請求項1記載のオート・ゼロ
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3307451A JP3054888B2 (ja) | 1991-11-22 | 1991-11-22 | オート・ゼロ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3307451A JP3054888B2 (ja) | 1991-11-22 | 1991-11-22 | オート・ゼロ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05145416A JPH05145416A (ja) | 1993-06-11 |
JP3054888B2 true JP3054888B2 (ja) | 2000-06-19 |
Family
ID=17969222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3307451A Expired - Fee Related JP3054888B2 (ja) | 1991-11-22 | 1991-11-22 | オート・ゼロ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3054888B2 (ja) |
-
1991
- 1991-11-22 JP JP3307451A patent/JP3054888B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05145416A (ja) | 1993-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4996529A (en) | Auto-zeroing circuit for offset cancellation | |
JP2573850B2 (ja) | アナログ−デイジタル変換装置 | |
US5955925A (en) | Digital AGC circuit | |
US20070030037A1 (en) | Reference voltage generating circuit | |
US6917324B2 (en) | Signal processor and apparatus and method for testing same | |
JPH07336224A (ja) | A/d変換回路 | |
JP3054888B2 (ja) | オート・ゼロ回路 | |
JP5027510B2 (ja) | 平衡出力回路及びそれを用いた電子機器 | |
JP3230191B2 (ja) | 信号の変化を制御する装置 | |
JPH07193507A (ja) | 直流信号測定用a/d変換器 | |
US4541103A (en) | Digitally controlled syllabic filter for a delta modulator | |
JPH11150477A (ja) | D/a変換器 | |
JPH0622331B2 (ja) | D―aコンバータ | |
JP4033284B2 (ja) | 直流クランプ回路 | |
JP2006129107A (ja) | 信号増幅装置 | |
JPS63282622A (ja) | 光測定装置 | |
JPH054349Y2 (ja) | ||
JPH05291951A (ja) | オート・ゼロ回路 | |
JPH06189159A (ja) | クランプ制御装置 | |
JPS6087509A (ja) | 差動増幅回路 | |
JPS6225293B2 (ja) | ||
JPH0231892B2 (ja) | ||
JPH08223009A (ja) | Pwm信号変調復調回路 | |
JPH0583138A (ja) | デジタル/アナログ変換器 | |
JPH01162421A (ja) | Ad変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000314 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |