JP3054888B2 - オート・ゼロ回路 - Google Patents
オート・ゼロ回路Info
- Publication number
- JP3054888B2 JP3054888B2 JP3307451A JP30745191A JP3054888B2 JP 3054888 B2 JP3054888 B2 JP 3054888B2 JP 3307451 A JP3307451 A JP 3307451A JP 30745191 A JP30745191 A JP 30745191A JP 3054888 B2 JP3054888 B2 JP 3054888B2
- Authority
- JP
- Japan
- Prior art keywords
- set value
- signal
- auto
- active filter
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＡＤ変換器に入力する
アナログ信号のオフセット電圧の影響を除去するオート
・ゼロ回路に関する。音声信号等のアナログ信号をディ
ジタル信号に変換する場合、高周波ノイズ成分及び低周
波ノイズ成分を除く為の能動フィルタを介してＡＤ変換
器に入力される構成が一般には採用されている。このよ
うな能動フィルタは演算増幅器等を含むものであり、そ
のオフセット電圧が問題となる。そこで、このオフセッ
ト電圧を補償する為のオート・ゼロ回路が設けられてい
る。このオート・ゼロ回路の引込みを高速化することが
要望されている。
アナログ信号のオフセット電圧の影響を除去するオート
・ゼロ回路に関する。音声信号等のアナログ信号をディ
ジタル信号に変換する場合、高周波ノイズ成分及び低周
波ノイズ成分を除く為の能動フィルタを介してＡＤ変換
器に入力される構成が一般には採用されている。このよ
うな能動フィルタは演算増幅器等を含むものであり、そ
のオフセット電圧が問題となる。そこで、このオフセッ
ト電圧を補償する為のオート・ゼロ回路が設けられてい
る。このオート・ゼロ回路の引込みを高速化することが
要望されている。
【０００２】
【従来の技術】図３は従来例の要部ブロック図であり、
３１はＡＤ変換器（Ａ／Ｄ）、３２はローパスフィルタ
（ＬＰＦ）、３３はハイパスフィルタ（ＨＰＦ）、３４
は演算増幅器、３５はオート・ゼロ回路、３６はカウン
タ部、３７は演算増幅器、３８はアッテネータ（ＡＴ
Ｔ）、ＳＷ１，ＳＷ２はトランジスタ等からなるスイッ
チ、Ｒ１，Ｒ２は抵抗、Ｃ１，Ｃ２はコンデンサであ
る。
３１はＡＤ変換器（Ａ／Ｄ）、３２はローパスフィルタ
（ＬＰＦ）、３３はハイパスフィルタ（ＨＰＦ）、３４
は演算増幅器、３５はオート・ゼロ回路、３６はカウン
タ部、３７は演算増幅器、３８はアッテネータ（ＡＴ
Ｔ）、ＳＷ１，ＳＷ２はトランジスタ等からなるスイッ
チ、Ｒ１，Ｒ２は抵抗、Ｃ１，Ｃ２はコンデンサであ
る。
【０００３】アナログ信号Ａｉｎは、ローパスフィルタ
３２により交流電源の周波数成分等の低周波ノイズ成分
が除去され、ハイパスフィルタ３３により高周波ノイズ
成分が除去されて、ＡＤ変換器３１に入力される。ＡＤ
変換器３１は、例えば、音声アナログ信号Ａｉｎの場
合、８ｋＨｚでサンプリングされて、そのサンプルホー
ルド値が、Ａ−ｌａｗ又はμ−ｌａｗ等の圧伸則に従っ
た８ビットのディジタル信号Ｄｏｕｔに変換される。そ
の最上位ビットＭＳＢがサインビットＳＢとしてオート
・ゼロ回路３５のカウンタ部３６に加えられる。
３２により交流電源の周波数成分等の低周波ノイズ成分
が除去され、ハイパスフィルタ３３により高周波ノイズ
成分が除去されて、ＡＤ変換器３１に入力される。ＡＤ
変換器３１は、例えば、音声アナログ信号Ａｉｎの場
合、８ｋＨｚでサンプリングされて、そのサンプルホー
ルド値が、Ａ−ｌａｗ又はμ−ｌａｗ等の圧伸則に従っ
た８ビットのディジタル信号Ｄｏｕｔに変換される。そ
の最上位ビットＭＳＢがサインビットＳＢとしてオート
・ゼロ回路３５のカウンタ部３６に加えられる。
【０００４】オート・ゼロ回路３５のカウンタ部３６
は、サインビットＳＢに対応してアップカウント又はダ
ウンカウントを行い、カウント内容が設定値になると、
スイッチＳＷ１，ＳＷ２の切替えを制御する。例えば、
スイッチＳＷ１，ＳＷ２が実線位置に切替えられると、
コンデンサＣ２には、電圧ＶDD（例えば、＋５Ｖ）が抵
抗Ｒ２を介して印加され、次にスイッチＳＷ２が点線位
置に切替えられると、コンデンサＣ２の充電電荷は、演
算増幅器３７とコンデンサＣ１とからなる積分回路に転
送され、その積分出力がアッテネータ３８を介してハイ
パスフィルタ３３の終段の演算増幅器３４に補償電圧Ｃ
ＰＶとして加えられ、オフセット電圧が補償される。
は、サインビットＳＢに対応してアップカウント又はダ
ウンカウントを行い、カウント内容が設定値になると、
スイッチＳＷ１，ＳＷ２の切替えを制御する。例えば、
スイッチＳＷ１，ＳＷ２が実線位置に切替えられると、
コンデンサＣ２には、電圧ＶDD（例えば、＋５Ｖ）が抵
抗Ｒ２を介して印加され、次にスイッチＳＷ２が点線位
置に切替えられると、コンデンサＣ２の充電電荷は、演
算増幅器３７とコンデンサＣ１とからなる積分回路に転
送され、その積分出力がアッテネータ３８を介してハイ
パスフィルタ３３の終段の演算増幅器３４に補償電圧Ｃ
ＰＶとして加えられ、オフセット電圧が補償される。
【０００５】カウンタ部３６は、例えば、サインビット
ＳＢが正極性を示す時にアップカウントし、負極性を示
す時にダウンカウントすることにより、そのカウント内
容がサインビットＳＢの正極性と負極性との出現数の差
を示すものとなる。一般に、アナログ信号Ａｉｎはシグ
ナルグランド電位を中心とした振幅を有するものである
から、所定時間内の正極性と負極性とのサインビットＳ
Ｂの出現数は理想的には同一となる。しかし、ローパス
フィルタ３２やハイパスフィルタ３３は、スイッチト・
キャパシタ・フィルタのように演算増幅器３４を含む能
動フィルタ構成が用いられるから、オフセット電圧が生
じることになり、このオフセット電圧がアナログ信号Ａ
ｉｎに重畳されると、正しいディジタル信号Ｄｏｕｔに
変換することができなくなり、再生音声品質が劣化する
ことになる。
ＳＢが正極性を示す時にアップカウントし、負極性を示
す時にダウンカウントすることにより、そのカウント内
容がサインビットＳＢの正極性と負極性との出現数の差
を示すものとなる。一般に、アナログ信号Ａｉｎはシグ
ナルグランド電位を中心とした振幅を有するものである
から、所定時間内の正極性と負極性とのサインビットＳ
Ｂの出現数は理想的には同一となる。しかし、ローパス
フィルタ３２やハイパスフィルタ３３は、スイッチト・
キャパシタ・フィルタのように演算増幅器３４を含む能
動フィルタ構成が用いられるから、オフセット電圧が生
じることになり、このオフセット電圧がアナログ信号Ａ
ｉｎに重畳されると、正しいディジタル信号Ｄｏｕｔに
変換することができなくなり、再生音声品質が劣化する
ことになる。
【０００６】オフセット電圧がアナログ信号Ａｉｎに重
畳された場合、正極性と負極性とのサインビットＳＢの
出現数に差が生じることになり、その出現数の差が、例
えば、１６となった時に前述のスイッチＳＷ１，ＳＷ２
の切替えを制御する場合、設定値を１６とし、それによ
って、カウンタ部３６のプリセット値を１６とし、カウ
ント内容が０となるとボロー信号を出力し、カウント内
容が３２となるとキャリー信号を出力する構成とし、正
極性のサインビットＳＢによりアップカウントし、負極
性のサインビットＳＢによりダウンカウントすると、正
極性のサインビットＳＢが多い場合に、キャリー信号が
出力されることになり、反対に負極性のサインビットＳ
Ｂが多い場合は、ボロー信号が出力されることになる。
キャリー信号又はボロー信号はプリセット端子ＰＳに加
えられ、カウンタ部３６に１６がプリセットされる。
畳された場合、正極性と負極性とのサインビットＳＢの
出現数に差が生じることになり、その出現数の差が、例
えば、１６となった時に前述のスイッチＳＷ１，ＳＷ２
の切替えを制御する場合、設定値を１６とし、それによ
って、カウンタ部３６のプリセット値を１６とし、カウ
ント内容が０となるとボロー信号を出力し、カウント内
容が３２となるとキャリー信号を出力する構成とし、正
極性のサインビットＳＢによりアップカウントし、負極
性のサインビットＳＢによりダウンカウントすると、正
極性のサインビットＳＢが多い場合に、キャリー信号が
出力されることになり、反対に負極性のサインビットＳ
Ｂが多い場合は、ボロー信号が出力されることになる。
キャリー信号又はボロー信号はプリセット端子ＰＳに加
えられ、カウンタ部３６に１６がプリセットされる。
【０００７】キャリー信号が出力されると、スイッチＳ
Ｗ１は実線位置に切替えられ、又スイッチＳＷ２は実線
位置に切替えられた後、点線位置に切替えられる。スイ
ッチＳＷ１が実線位置に切替えられた時に、コンデンサ
Ｃ２に電圧ＶDDが抵抗Ｒ２，Ｒ１により分圧されて印加
され、スイッチＳＷ２が点線位置に切替えられた時に、
コンデンサＣ２の充電電荷は、コンデンサＣ１に転送さ
れる。従って、補償電圧ＣＰＶは上昇することになる。
又ボロー信号が出力されると、スイッチＳＷ１は点線位
置に切替えられ、スイッチＳＷ２は実線位置に切替えら
れた後、スイッチＳＷ２は点線位置に切替えられるか
ら、スイッチＳＷ２，ＳＷ１と抵抗Ｒ２，Ｒ１を介して
コンデンサＣ２には負の電荷が充電され、スイッチＳＷ
２が点線位置に切替えられた時に、コンデンサＣ１の電
荷がコンデンサＣ２に転送されるから、補償電圧ＣＰＶ
は低下する。従って、正負極性のサインビットＳＢの出
現数の差が零となるように、補償電圧ＣＰＶの大きさが
制御され、オフセット電圧が補償されることになる。
Ｗ１は実線位置に切替えられ、又スイッチＳＷ２は実線
位置に切替えられた後、点線位置に切替えられる。スイ
ッチＳＷ１が実線位置に切替えられた時に、コンデンサ
Ｃ２に電圧ＶDDが抵抗Ｒ２，Ｒ１により分圧されて印加
され、スイッチＳＷ２が点線位置に切替えられた時に、
コンデンサＣ２の充電電荷は、コンデンサＣ１に転送さ
れる。従って、補償電圧ＣＰＶは上昇することになる。
又ボロー信号が出力されると、スイッチＳＷ１は点線位
置に切替えられ、スイッチＳＷ２は実線位置に切替えら
れた後、スイッチＳＷ２は点線位置に切替えられるか
ら、スイッチＳＷ２，ＳＷ１と抵抗Ｒ２，Ｒ１を介して
コンデンサＣ２には負の電荷が充電され、スイッチＳＷ
２が点線位置に切替えられた時に、コンデンサＣ１の電
荷がコンデンサＣ２に転送されるから、補償電圧ＣＰＶ
は低下する。従って、正負極性のサインビットＳＢの出
現数の差が零となるように、補償電圧ＣＰＶの大きさが
制御され、オフセット電圧が補償されることになる。
【０００８】
【発明が解決しようとする問題点】前述の従来例に於い
ては、カウンタ部３６のカウント内容が示す正負極性の
サインビットＳＢの出現数の差が設定値の１６に達する
毎に、スイッチＳＷ１，ＳＷ２の切替えが制御されて、
オフセット電圧を補償する為の補償電圧ＣＰＶが上昇又
は下降される。パワーダウン解除時等に於けるパワーオ
ン時に於いては、オフセット電圧が大きい場合がある。
その場合、アナログ信号Ａｉｎはオフセット電圧により
正極側又は負極側に大きくシフトされた状態となり、例
えば、負極性側にシフトされると、正極性のサインビッ
トＳＢの出現数が連続して多くなる。その場合でも、出
現数の差が１６になる毎にスイッチＳＷ１，ＳＷ２の切
替えが制御されて、コンデンサＣ１，Ｃ２やアッテネー
タ３８等により定まるステップ量だけ補償電圧ＣＰＶが
変化する。
ては、カウンタ部３６のカウント内容が示す正負極性の
サインビットＳＢの出現数の差が設定値の１６に達する
毎に、スイッチＳＷ１，ＳＷ２の切替えが制御されて、
オフセット電圧を補償する為の補償電圧ＣＰＶが上昇又
は下降される。パワーダウン解除時等に於けるパワーオ
ン時に於いては、オフセット電圧が大きい場合がある。
その場合、アナログ信号Ａｉｎはオフセット電圧により
正極側又は負極側に大きくシフトされた状態となり、例
えば、負極性側にシフトされると、正極性のサインビッ
トＳＢの出現数が連続して多くなる。その場合でも、出
現数の差が１６になる毎にスイッチＳＷ１，ＳＷ２の切
替えが制御されて、コンデンサＣ１，Ｃ２やアッテネー
タ３８等により定まるステップ量だけ補償電圧ＣＰＶが
変化する。
【０００９】従って、大きいオフセット電圧を補償する
為の大きい補償電圧ＣＰＶを得る場合には、相当の時間
を必要とすることになる。即ち、オート・ゼロ回路３５
の引込みに要する時間が長くなる欠点があった。このよ
うな欠点を除く為に、補償電圧ＣＰＶのステップ量を大
きくすることが考えられるが、オート・ゼロ回路３５の
引込み後は、僅かに変動するオフセット電圧を補償する
だけのステップ量で良いから、補償電圧ＣＰＶのステッ
プ量を大きくした場合は回路の不安定動作の要因とな
る。本発明は、オート・ゼロ回路の引込み時間を短縮す
ることを目的とする。
為の大きい補償電圧ＣＰＶを得る場合には、相当の時間
を必要とすることになる。即ち、オート・ゼロ回路３５
の引込みに要する時間が長くなる欠点があった。このよ
うな欠点を除く為に、補償電圧ＣＰＶのステップ量を大
きくすることが考えられるが、オート・ゼロ回路３５の
引込み後は、僅かに変動するオフセット電圧を補償する
だけのステップ量で良いから、補償電圧ＣＰＶのステッ
プ量を大きくした場合は回路の不安定動作の要因とな
る。本発明は、オート・ゼロ回路の引込み時間を短縮す
ることを目的とする。
【００１０】
【課題を解決するための手段】本発明のオート・ゼロ回
路は、図１を参照して説明すると、ＡＤ変換器１に能動
フィルタ２を介してアナログ信号を入力し、変換された
ディジタル信号のサインビットに対応してアップダウン
カウントし、カウント内容が設定値に達した時に初期値
に戻すカウンタ部３と、このカウンタ部３のカウント内
容が設定値に達した時にスイッチを制御して、このスイ
ッチの切替制御による積分出力を、前記ＡＤ変換器１に
入力される前記アナログ信号のオフセット電圧を補償す
る補償電圧として、前記能動フィルタ２を構成する演算
増幅器に入力する補償電圧形成部４とを備えたオート・
ゼロ回路に於いて、ディジタル信号の同一極性のサイン
ビットが所定数連続する毎に、設定値を順次低減し、且
つ所定数連続しない時に前記設定値を順次増加し又は直
ちに元に戻す設定値制御部５を設けたものである。
路は、図１を参照して説明すると、ＡＤ変換器１に能動
フィルタ２を介してアナログ信号を入力し、変換された
ディジタル信号のサインビットに対応してアップダウン
カウントし、カウント内容が設定値に達した時に初期値
に戻すカウンタ部３と、このカウンタ部３のカウント内
容が設定値に達した時にスイッチを制御して、このスイ
ッチの切替制御による積分出力を、前記ＡＤ変換器１に
入力される前記アナログ信号のオフセット電圧を補償す
る補償電圧として、前記能動フィルタ２を構成する演算
増幅器に入力する補償電圧形成部４とを備えたオート・
ゼロ回路に於いて、ディジタル信号の同一極性のサイン
ビットが所定数連続する毎に、設定値を順次低減し、且
つ所定数連続しない時に前記設定値を順次増加し又は直
ちに元に戻す設定値制御部５を設けたものである。
【００１１】又パワーダウン解除時点から能動フィルタ
２の動作が安定化するまでの間、この能動フィルタ２の
出力信号の代わりに、シグナルグランド電位に切替えて
ＡＤ変換器１に入力させる入力切替部６を設けたもので
ある。
２の動作が安定化するまでの間、この能動フィルタ２の
出力信号の代わりに、シグナルグランド電位に切替えて
ＡＤ変換器１に入力させる入力切替部６を設けたもので
ある。
【００１２】
【作用】ＡＤ変換器１により変換されたディジタル信号
のサインビットに対応してアップカウント又はダウンカ
ウントするカウンタ部３は、正負極性のサインビットの
出現数の差を示すものとなり、その出現数の差が設定値
に達する毎に、補償電圧形成部４のスイッチの切替制御
により補償電圧が変化する。オフセット電圧が大きい場
合は、同一極性のサインビットが連続するから、所定数
連続する毎に設定値を順次低減する。従って、カウンタ
部３に於ける正負極性のサインビットの出現数の差が設
定値に速く達することになり、補償電圧形成部４のスイ
ッチを制御する周期が順次短くなる。即ち、大きいオフ
セット電圧に対応して補償電圧を急速に大きくすること
ができるから、オート・ゼロ回路の引込みを高速化する
ことができる。又引込み後は、同一極性のサインビット
が所定数連続することがなくなるから、設定値を順次上
昇させるか、或いは初期値に戻す制御を行い、通常のオ
ート・ゼロ回路の制御を行うものである。
のサインビットに対応してアップカウント又はダウンカ
ウントするカウンタ部３は、正負極性のサインビットの
出現数の差を示すものとなり、その出現数の差が設定値
に達する毎に、補償電圧形成部４のスイッチの切替制御
により補償電圧が変化する。オフセット電圧が大きい場
合は、同一極性のサインビットが連続するから、所定数
連続する毎に設定値を順次低減する。従って、カウンタ
部３に於ける正負極性のサインビットの出現数の差が設
定値に速く達することになり、補償電圧形成部４のスイ
ッチを制御する周期が順次短くなる。即ち、大きいオフ
セット電圧に対応して補償電圧を急速に大きくすること
ができるから、オート・ゼロ回路の引込みを高速化する
ことができる。又引込み後は、同一極性のサインビット
が所定数連続することがなくなるから、設定値を順次上
昇させるか、或いは初期値に戻す制御を行い、通常のオ
ート・ゼロ回路の制御を行うものである。
【００１３】又入力切替部６は、常時は能動フィルタ２
の出力信号をＡＤ変換器１に入力するように切替えるも
のであるが、パワーダウン解除時に於いては、能動フィ
ルタ２やオート・ゼロ回路３の動作が安定化されていな
いので、ＡＤ変換器１にシグナルグランド電位を切替え
て入力する。即ち、アナログ信号の振幅はシグナルグラ
ンド電位を中心にした振幅を有するものであるから、そ
のシグナルグランド電位を、能動フィルタ２等の動作が
安定化するまでの間、ＡＤ変換器１に入力することによ
り、ノイズを含むディジタル信号が出力されることを防
止することができる。
の出力信号をＡＤ変換器１に入力するように切替えるも
のであるが、パワーダウン解除時に於いては、能動フィ
ルタ２やオート・ゼロ回路３の動作が安定化されていな
いので、ＡＤ変換器１にシグナルグランド電位を切替え
て入力する。即ち、アナログ信号の振幅はシグナルグラ
ンド電位を中心にした振幅を有するものであるから、そ
のシグナルグランド電位を、能動フィルタ２等の動作が
安定化するまでの間、ＡＤ変換器１に入力することによ
り、ノイズを含むディジタル信号が出力されることを防
止することができる。
【００１４】
【実施例】図２は本発明の実施例の要部ブロック図であ
り、１１はＡＤ変換器（Ａ／Ｄ）、１２はローパスフィ
ルタ（ＬＰＦ）、１３は演算増幅器１４等を含むハイパ
スフィルタ（ＨＰＦ）、１５はオート・ゼロ回路、１６
はカウンタ部、１７は演算増幅器、１８はアッテネータ
（ＡＴＴ）、１９は設定値制御部、２０は入力切替部、
２１は同一極性サインビットの連続数の検出部、２２は
設定値切替部、ＳＷ１，ＳＷ２，ＳＷ３はトランジスタ
からなるスイッチ、Ｃ１，Ｃ２はコンデンサ、Ｒ１，Ｒ
２は抵抗である。
り、１１はＡＤ変換器（Ａ／Ｄ）、１２はローパスフィ
ルタ（ＬＰＦ）、１３は演算増幅器１４等を含むハイパ
スフィルタ（ＨＰＦ）、１５はオート・ゼロ回路、１６
はカウンタ部、１７は演算増幅器、１８はアッテネータ
（ＡＴＴ）、１９は設定値制御部、２０は入力切替部、
２１は同一極性サインビットの連続数の検出部、２２は
設定値切替部、ＳＷ１，ＳＷ２，ＳＷ３はトランジスタ
からなるスイッチ、Ｃ１，Ｃ２はコンデンサ、Ｒ１，Ｒ
２は抵抗である。
【００１５】ローパスフィルタ１２及びハイパスフィル
タ１３は、従来例と同様に、演算増幅器１４等を含む構
成を有し、ＡＤ変換器１１も従来例と同様に８ｋＨｚの
サンプルクロック信号によりアナログ信号をサンプルホ
ールドして、Ａ−ｌａｗ又はμ−ｌａｗの圧伸則による
８ビットのディジタル信号に変換するものであり、その
最上位ビットＭＳＢがサインビットＳＢとして、オート
・ゼロ回路１５のカウンタ部１６と設定値制御部１９と
に加えられる。
タ１３は、従来例と同様に、演算増幅器１４等を含む構
成を有し、ＡＤ変換器１１も従来例と同様に８ｋＨｚの
サンプルクロック信号によりアナログ信号をサンプルホ
ールドして、Ａ−ｌａｗ又はμ−ｌａｗの圧伸則による
８ビットのディジタル信号に変換するものであり、その
最上位ビットＭＳＢがサインビットＳＢとして、オート
・ゼロ回路１５のカウンタ部１６と設定値制御部１９と
に加えられる。
【００１６】又入力切替部２０はスイッチＳＷ３を制御
するもので、常時はスイッチＳＷ３を実線位置に切替え
ておき、パワーダウン解除信号ＰＤにより、ハイパスフ
ィルタ１３等の動作が安定化するまでの所定の期間、ス
イッチＳＷ３を点線位置に切替えて、ＡＤ変換器１１に
シグナルグランド電位を入力する。この場合、単一電源
のＶDD＝＋５Ｖで動作させるものとすると、正常時にＡ
Ｄ変換器１１に入力されるアナログ信号を、＋２．５Ｖ
（シグナルグランド電位）を中心とした振幅を有する波
形とするものであり、従って、ＡＤ変換器１１にシグナ
ルグランド電位が入力されると、入力零の状態となる。
従って、パワーダウン解除時に於けるローパスフィルタ
１２やハイパスフィルタ１３の動作不安定によるノイズ
成分等がＡＤ変換器１１に入力されないことになる。又
ハイパスフィルタ１３等の動作が安定化するまでの所定
の期間は、パワーダウン解除信号ＰＤによってトリガさ
れるタイマ等により設定することができる。
するもので、常時はスイッチＳＷ３を実線位置に切替え
ておき、パワーダウン解除信号ＰＤにより、ハイパスフ
ィルタ１３等の動作が安定化するまでの所定の期間、ス
イッチＳＷ３を点線位置に切替えて、ＡＤ変換器１１に
シグナルグランド電位を入力する。この場合、単一電源
のＶDD＝＋５Ｖで動作させるものとすると、正常時にＡ
Ｄ変換器１１に入力されるアナログ信号を、＋２．５Ｖ
（シグナルグランド電位）を中心とした振幅を有する波
形とするものであり、従って、ＡＤ変換器１１にシグナ
ルグランド電位が入力されると、入力零の状態となる。
従って、パワーダウン解除時に於けるローパスフィルタ
１２やハイパスフィルタ１３の動作不安定によるノイズ
成分等がＡＤ変換器１１に入力されないことになる。又
ハイパスフィルタ１３等の動作が安定化するまでの所定
の期間は、パワーダウン解除信号ＰＤによってトリガさ
れるタイマ等により設定することができる。
【００１７】又カウンタ部１６は、設定値制御端子ＣＴ
に加えられる制御信号によって設定値が切替えられ、プ
リセット端子ＰＳに加えられるキャリー信号又はボロー
信号によりプリセットされ、サインビットＳＢの極性に
対応してアップカウント又はダウンカウントを行い、正
負極性のサインビットＳＢの出現数の差に対応したカウ
ント内容となり、このカウント内容が設定値に達する
と、キャリー信号又はボロー信号が出力されて、スイッ
チＳＷ１，ＳＷ２の切替制御を行う構成を備えている。
即ち、従来例のカウンタ部３６に対して、設定値制御端
子ＣＴに加えられた制御信号により設定値が切替えられ
る構成が付加されたものとなり、僅かの論理構成を付加
するだけで容易に実現することができる。
に加えられる制御信号によって設定値が切替えられ、プ
リセット端子ＰＳに加えられるキャリー信号又はボロー
信号によりプリセットされ、サインビットＳＢの極性に
対応してアップカウント又はダウンカウントを行い、正
負極性のサインビットＳＢの出現数の差に対応したカウ
ント内容となり、このカウント内容が設定値に達する
と、キャリー信号又はボロー信号が出力されて、スイッ
チＳＷ１，ＳＷ２の切替制御を行う構成を備えている。
即ち、従来例のカウンタ部３６に対して、設定値制御端
子ＣＴに加えられた制御信号により設定値が切替えられ
る構成が付加されたものとなり、僅かの論理構成を付加
するだけで容易に実現することができる。
【００１８】又設定値制御部１９の検出部２１は、例え
ば、同一極性のサインビットＳＢが１６回連続したこと
を検出するもので、正極性のサインビットＳＢを“１”
とし、負極性のサインビットＳＢを“０”とすると、２
個のカウンタの一方は“１”をカウントアップして
“０”によりクリアされるカウンタとし、他方を“０”
をカウントアップして“１”によりクリアされるカウン
タとし、それぞれカウント内容が１６に達した時のキャ
リー信号を、同一極性のサインビットＳＢの所定数連続
検出信号とすることができる。又１６段のシフトレジス
タを用いて、各段の出力が同一の“１”又は“０”の場
合に、同一極性のサインビットＳＢが１６回連続したと
して、検出信号を出力し、その時に終段の出力を反転し
て初段に入力することにより、繰り返し１６回連続する
か否かの検出を行う構成とすることができる。
ば、同一極性のサインビットＳＢが１６回連続したこと
を検出するもので、正極性のサインビットＳＢを“１”
とし、負極性のサインビットＳＢを“０”とすると、２
個のカウンタの一方は“１”をカウントアップして
“０”によりクリアされるカウンタとし、他方を“０”
をカウントアップして“１”によりクリアされるカウン
タとし、それぞれカウント内容が１６に達した時のキャ
リー信号を、同一極性のサインビットＳＢの所定数連続
検出信号とすることができる。又１６段のシフトレジス
タを用いて、各段の出力が同一の“１”又は“０”の場
合に、同一極性のサインビットＳＢが１６回連続したと
して、検出信号を出力し、その時に終段の出力を反転し
て初段に入力することにより、繰り返し１６回連続する
か否かの検出を行う構成とすることができる。
【００１９】設定値切替部２２は、検出部２１からの検
出信号により、カウンタ部１６に於ける設定値を切替え
るものであり、カウンタ部１６の初期設定値を１６とす
ると、正負極性のサインビットＳＢの出現数の差が１６
に達する毎にスイッチＳＷ１，ＳＷ２の切替制御が行わ
れる。そして、オフセット電圧が大きい時は、連続して
同一極性のサインビットＳＢが出現することになるか
ら、検出部２１は、１６回連続して出現したことを検出
すると、その検出信号を設定値切替部２２に加えるか
ら、設定値切替部２２は、制御信号を設定値制御端子Ｃ
Ｔに加えて、設定値を８に切替える。それにより、カウ
ンタ部１６は、正負極性のサインビットＳＢの出現数の
差が８に達する毎にスイッチＳＷ１，ＳＷ２の切替制御
を行うことになる。この設定値の切替えは、例えば、カ
ウンタ部１６のプリセット値を１６から８に切替え、且
つカウント内容が０の時はボロー信号、１６の時はキャ
リー信号を出力する論理構成の切替えを行うことにより
実現することができる。
出信号により、カウンタ部１６に於ける設定値を切替え
るものであり、カウンタ部１６の初期設定値を１６とす
ると、正負極性のサインビットＳＢの出現数の差が１６
に達する毎にスイッチＳＷ１，ＳＷ２の切替制御が行わ
れる。そして、オフセット電圧が大きい時は、連続して
同一極性のサインビットＳＢが出現することになるか
ら、検出部２１は、１６回連続して出現したことを検出
すると、その検出信号を設定値切替部２２に加えるか
ら、設定値切替部２２は、制御信号を設定値制御端子Ｃ
Ｔに加えて、設定値を８に切替える。それにより、カウ
ンタ部１６は、正負極性のサインビットＳＢの出現数の
差が８に達する毎にスイッチＳＷ１，ＳＷ２の切替制御
を行うことになる。この設定値の切替えは、例えば、カ
ウンタ部１６のプリセット値を１６から８に切替え、且
つカウント内容が０の時はボロー信号、１６の時はキャ
リー信号を出力する論理構成の切替えを行うことにより
実現することができる。
【００２０】更に同一極性のサインビットＳＢが連続し
て、検出部２１からの検出信号が設定値切替部２２に加
えられると、設定値切替部２２は、カウンタ部１６の設
定値を８から４に切替える。この場合も、カウンタ部１
６のプリセット値を８から４に切替え、且つカウント内
容が０の時にボロー信号、８の時にキャリー信号を出力
する論理構成の切替えを行うことにより実現することが
できる。
て、検出部２１からの検出信号が設定値切替部２２に加
えられると、設定値切替部２２は、カウンタ部１６の設
定値を８から４に切替える。この場合も、カウンタ部１
６のプリセット値を８から４に切替え、且つカウント内
容が０の時にボロー信号、８の時にキャリー信号を出力
する論理構成の切替えを行うことにより実現することが
できる。
【００２１】更に同一極性のサインビットＳＢが連続し
て、検出部２１からの検出信号が設定値切替部２２に加
えられると、設定値切替部２２は、カウンタ部１６の設
定値を４から２に切替える。更に同一極性のサインビッ
トＳＢが連続し、検出部２１からの検出信号が設定値切
替部２２に加えられると、設定値切替部２２は、カウン
タ部１６の設定値を２から１に切替える。設定値を１と
した場合は、同一極性のサインビットＳＢがカウンタ部
１６に入力される毎にスイッチＳＷ１，ＳＷ２の切替制
御が行われることになり、補償電圧ＣＰＶが急速に上昇
又は下降することになる。
て、検出部２１からの検出信号が設定値切替部２２に加
えられると、設定値切替部２２は、カウンタ部１６の設
定値を４から２に切替える。更に同一極性のサインビッ
トＳＢが連続し、検出部２１からの検出信号が設定値切
替部２２に加えられると、設定値切替部２２は、カウン
タ部１６の設定値を２から１に切替える。設定値を１と
した場合は、同一極性のサインビットＳＢがカウンタ部
１６に入力される毎にスイッチＳＷ１，ＳＷ２の切替制
御が行われることになり、補償電圧ＣＰＶが急速に上昇
又は下降することになる。
【００２２】又オフセット電圧を補償する大きさの補償
電圧ＣＰＶを出力できる引込み状態となった後、又はそ
の直前に於いては、同一極性のサインビットＳＢが連続
しない状態となる。そこで、検出部２１は、例えば、同
一極性のサインビットＳＢが１６回以上連続した状態か
ら１回でも連続しない状態が生じたことを検出し、その
検出信号を設定値切替部２２に加えることにより、設定
値切替部２２は、カウンタ部１６の設定値制御端子ＣＴ
に、設定値を初期状態に戻す制御信号を加え、カウンタ
部１６の設定値を１６に戻す。又１６回以上連続した状
態から、例えば、４回等の複数回連続して同一極性のサ
インビットＳＢが加えられない時に、設定値を初期状態
に戻すように制御することもできる。このような設定値
の復帰については、一挙に初期状態に戻す代わりに、設
定値を順次低減した時とは逆に、１→２→４→８→１６
のように、順次設定値を上昇して初期状態に戻すように
制御することもできる。又初期設定値は１６以外の他の
値を用いることも勿論可能であり、又設定値の切替えス
テップも前述の実施例と異なるステップとすることも可
能である。又検出部２１に於いて検出する所定の連続回
数も、同一極性のサインビットＳＢが連続して出現する
場合に、設定値と共に切替えるように制御することも可
能である。
電圧ＣＰＶを出力できる引込み状態となった後、又はそ
の直前に於いては、同一極性のサインビットＳＢが連続
しない状態となる。そこで、検出部２１は、例えば、同
一極性のサインビットＳＢが１６回以上連続した状態か
ら１回でも連続しない状態が生じたことを検出し、その
検出信号を設定値切替部２２に加えることにより、設定
値切替部２２は、カウンタ部１６の設定値制御端子ＣＴ
に、設定値を初期状態に戻す制御信号を加え、カウンタ
部１６の設定値を１６に戻す。又１６回以上連続した状
態から、例えば、４回等の複数回連続して同一極性のサ
インビットＳＢが加えられない時に、設定値を初期状態
に戻すように制御することもできる。このような設定値
の復帰については、一挙に初期状態に戻す代わりに、設
定値を順次低減した時とは逆に、１→２→４→８→１６
のように、順次設定値を上昇して初期状態に戻すように
制御することもできる。又初期設定値は１６以外の他の
値を用いることも勿論可能であり、又設定値の切替えス
テップも前述の実施例と異なるステップとすることも可
能である。又検出部２１に於いて検出する所定の連続回
数も、同一極性のサインビットＳＢが連続して出現する
場合に、設定値と共に切替えるように制御することも可
能である。
【００２３】
【発明の効果】以上説明したように、本発明は、ディジ
タル信号の同一極性のサインビットが所定数連続する毎
に、設定値制御部５によりカウンタ部３の設定値を順次
低減するものであり、設定値が低減されることにより、
カウンタ部３のカウント内容の正負極性のサインビット
の出現数の差が小さくても設定値に達することになり、
補償電圧形成部４のスイッチの切替制御が行われるか
ら、オフセット電圧を補償する補償電圧を急速に上昇又
は下降することができる。即ち、オート・ゼロ回路の引
込みを高速化できる利点がある。
タル信号の同一極性のサインビットが所定数連続する毎
に、設定値制御部５によりカウンタ部３の設定値を順次
低減するものであり、設定値が低減されることにより、
カウンタ部３のカウント内容の正負極性のサインビット
の出現数の差が小さくても設定値に達することになり、
補償電圧形成部４のスイッチの切替制御が行われるか
ら、オフセット電圧を補償する補償電圧を急速に上昇又
は下降することができる。即ち、オート・ゼロ回路の引
込みを高速化できる利点がある。
【００２４】又パワーダウン解除時点に於いては、ロー
パスフィルタやハイパスフィルタ等の能動フィルタ２の
動作が安定化するまでの間、ＡＤ変換器１にシグナルグ
ランド電位を入力することにより、過渡状態のノイズ成
分がＡＤ変換器１からディジタル信号として出力されな
いことになり、各部の動作の安定化を図ることができる
利点がある。
パスフィルタやハイパスフィルタ等の能動フィルタ２の
動作が安定化するまでの間、ＡＤ変換器１にシグナルグ
ランド電位を入力することにより、過渡状態のノイズ成
分がＡＤ変換器１からディジタル信号として出力されな
いことになり、各部の動作の安定化を図ることができる
利点がある。
【図１】本発明の原理説明図である。
【図２】本発明の実施例の要部ブロック図である。
【図３】従来例の要部ブロック図である。
１ ＡＤ変換器 ２ 能動フィルタ ３ カウンタ部 ４ 補償電圧形成部 ５ 設定値制御部 ６ 入力切替部
Claims (2)
- 【請求項１】 ＡＤ変換器（１）に能動フィルタ（２）
を介してアナログ信号を入力し、変換されたディジタル
信号のサインビットに対応してアップダウンカウント
し、カウント内容が設定値に達した時に初期値に戻すカ
ウンタ部（３）と、該カウンタ部（３）のカウント内容
が前記設定値に達した時にスイッチを制御して該スイッ
チの切替制御による積分出力を、前記ＡＤ変換器（１）
に入力される前記アナログ信号のオフセット電圧を補償
する補償電圧として、前記能動フィルタ（２）を構成す
る演算増幅器に入力する補償電圧形成部（４）とを備え
たオート・ゼロ回路に於いて、 前記ディジタル信号の同一極性のサインビットが所定数
連続する毎に、前記設定値を順次低減し、且つ所定数連
続しない時に前記設定値を順次増加し又は直ちに元に戻
す設定値制御部（５）を設けたことを特徴とするオート
・ゼロ回路。 - 【請求項２】 パワーダウン解除時点から前記能動フィ
ルタ（２）の動作が安定化するまでの間、該能動フィル
タ（２）の出力信号を、シグナルグランド電位に切替え
て前記ＡＤ変換器（１）に入力させる入力切替部（６）
を設けたことを特徴とする請求項１記載のオート・ゼロ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3307451A JP3054888B2 (ja) | 1991-11-22 | 1991-11-22 | オート・ゼロ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3307451A JP3054888B2 (ja) | 1991-11-22 | 1991-11-22 | オート・ゼロ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145416A JPH05145416A (ja) | 1993-06-11 |
| JP3054888B2 true JP3054888B2 (ja) | 2000-06-19 |
Family
ID=17969222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3307451A Expired - Fee Related JP3054888B2 (ja) | 1991-11-22 | 1991-11-22 | オート・ゼロ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3054888B2 (ja) |
-
1991
- 1991-11-22 JP JP3307451A patent/JP3054888B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05145416A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996529A (en) | Auto-zeroing circuit for offset cancellation | |
| JP2573850B2 (ja) | アナログ−デイジタル変換装置 | |
| US5955925A (en) | Digital AGC circuit | |
| US20070030037A1 (en) | Reference voltage generating circuit | |
| US6917324B2 (en) | Signal processor and apparatus and method for testing same | |
| JPH07336224A (ja) | Ａ／ｄ変換回路 | |
| JP3054888B2 (ja) | オート・ゼロ回路 | |
| JP5027510B2 (ja) | 平衡出力回路及びそれを用いた電子機器 | |
| JP3230191B2 (ja) | 信号の変化を制御する装置 | |
| JPH07193507A (ja) | 直流信号測定用ａ／ｄ変換器 | |
| US4541103A (en) | Digitally controlled syllabic filter for a delta modulator | |
| JPH11150477A (ja) | Ｄ／ａ変換器 | |
| JPH0622331B2 (ja) | Ｄ―ａコンバータ | |
| JP4033284B2 (ja) | 直流クランプ回路 | |
| JP2006129107A (ja) | 信号増幅装置 | |
| JPS63282622A (ja) | 光測定装置 | |
| JPH054349Y2 (ja) | ||
| JPH05291951A (ja) | オート・ゼロ回路 | |
| JPH06189159A (ja) | クランプ制御装置 | |
| JPS6087509A (ja) | 差動増幅回路 | |
| JPS6225293B2 (ja) | ||
| JPH0231892B2 (ja) | ||
| JPH08223009A (ja) | Ｐｗｍ信号変調復調回路 | |
| JPH0583138A (ja) | デジタル／アナログ変換器 | |
| JPH01162421A (ja) | Ａｄ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000314 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |