JP2707901B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2707901B2 JP2707901B2 JP720092A JP720092A JP2707901B2 JP 2707901 B2 JP2707901 B2 JP 2707901B2 JP 720092 A JP720092 A JP 720092A JP 720092 A JP720092 A JP 720092A JP 2707901 B2 JP2707901 B2 JP 2707901B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- element isolation
- oxide film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に選択酸化法による素子分離酸化膜の形成法に
関する。
関し、特に選択酸化法による素子分離酸化膜の形成法に
関する。
【０００２】
【従来の技術】従来の半導体装置の製造工程における素
子分離酸化膜の形成方法を図４を用いて説明する。
子分離酸化膜の形成方法を図４を用いて説明する。
【０００３】まず図４（ａ）に示すように、シリコン基
板１上にパッド酸化膜（ＳｉＯ2 ）２Ａと窒化シリコン
膜（Ｓｉ3 Ｎ4 ）３Ａを形成した後、窒化シリコン膜を
パターニングし素子分離領域に開口部を設ける。次でこ
の窒化シリコン膜３Ａをマスクとして熱酸化し素子分離
酸化膜７Ｂを形成する。
板１上にパッド酸化膜（ＳｉＯ2 ）２Ａと窒化シリコン
膜（Ｓｉ3 Ｎ4 ）３Ａを形成した後、窒化シリコン膜を
パターニングし素子分離領域に開口部を設ける。次でこ
の窒化シリコン膜３Ａをマスクとして熱酸化し素子分離
酸化膜７Ｂを形成する。
【０００４】次に図４（ｂ）に示すように、素子分離領
域以外の窒化シリコン膜３Ａ及びパッド酸化膜２Ａを除
去する。
域以外の窒化シリコン膜３Ａ及びパッド酸化膜２Ａを除
去する。
【０００５】
【発明が解決しようとする課題】デバイスの高集積化が
進むにつれ素子分離領域の縮小化、つまり選択酸化法に
よる素子分離酸化膜７Ｂの横方向の広がり（バーズビー
ク）の縮小化が要求されてきている。そのため、従来の
選択酸化による素子分離酸化膜の形成方法では、バーズ
ビークを縮小にするため窒化シリコン膜を厚くし、パッ
ド酸化膜を薄くする必要がある。パッド酸化膜の薄膜化
及び窒化シリコン膜を厚くすることにより、バーズビー
クの縮小は認められるものの、窒化シリコン膜のもたら
す応力がパッド酸化膜で緩和することができないため、
シリコン基板に欠陥を発生させデバイス特性を劣下させ
るという欠点がある。
進むにつれ素子分離領域の縮小化、つまり選択酸化法に
よる素子分離酸化膜７Ｂの横方向の広がり（バーズビー
ク）の縮小化が要求されてきている。そのため、従来の
選択酸化による素子分離酸化膜の形成方法では、バーズ
ビークを縮小にするため窒化シリコン膜を厚くし、パッ
ド酸化膜を薄くする必要がある。パッド酸化膜の薄膜化
及び窒化シリコン膜を厚くすることにより、バーズビー
クの縮小は認められるものの、窒化シリコン膜のもたら
す応力がパッド酸化膜で緩和することができないため、
シリコン基板に欠陥を発生させデバイス特性を劣下させ
るという欠点がある。
【０００６】また、チャンネルストッパーとして所望の
不純物をイオン注入する場合、パッド酸化膜を介してシ
リコン基板に注入し欠陥の発生を抑制していたが、パッ
ド酸化膜が薄くなると、窒化シリコン膜除去の際、パッ
ド酸化膜が同時に除去されベアー注入となり、基板に欠
陥が多量に発生するという欠点がある。
不純物をイオン注入する場合、パッド酸化膜を介してシ
リコン基板に注入し欠陥の発生を抑制していたが、パッ
ド酸化膜が薄くなると、窒化シリコン膜除去の際、パッ
ド酸化膜が同時に除去されベアー注入となり、基板に欠
陥が多量に発生するという欠点がある。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン基板上に薄い酸化シリコン膜と窒化
シリコン膜を順次形成したのち素子分離領域の少くとも
前記窒化シリコン膜を選択的に除去する工程と、前記窒
化シリコン膜の側壁に絶縁膜からなるサイドウォールを
形成した後全面にポリシリコン膜を形成する工程と、前
記ポリシリコン膜上よりチャンネルストッパーとして所
望の不純物をイオン注入した後前記素子分離領域を選択
的に酸化し素子分離酸化膜を形成する工程とを含むもの
である。
造方法は、シリコン基板上に薄い酸化シリコン膜と窒化
シリコン膜を順次形成したのち素子分離領域の少くとも
前記窒化シリコン膜を選択的に除去する工程と、前記窒
化シリコン膜の側壁に絶縁膜からなるサイドウォールを
形成した後全面にポリシリコン膜を形成する工程と、前
記ポリシリコン膜上よりチャンネルストッパーとして所
望の不純物をイオン注入した後前記素子分離領域を選択
的に酸化し素子分離酸化膜を形成する工程とを含むもの
である。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ），（ｂ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
る。図１（ａ），（ｂ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
【０００９】まず図１（ａ）に示すように、低濃度Ｐ型
の面方位（１００）を有するシリコン基板１上に、パッ
ド酸化膜２を４５ｎｍ，窒化シリコン膜３を３００ｎｍ
の厚さに形成する。次で素子分離領域上の窒化シリコン
膜３をパターニングし開口部を設けた後、この窒化シリ
コン膜３の側壁にサイドウォール４として窒化シリコン
膜を形成する。このサイドウォール４が横方向の酸化過
程を抑制し、素子分離領域の横方向広がりを小さくす
る。更に実際のマスク設計寸法より小さい素子分離領域
が形成されるわけである。その後、サイドウォール４上
にカバー膜およびイオン注入保護膜として、ポリシリコ
ン膜５を約１００ｎｍの厚さに形成する。その後チャン
ネルストッパーとしてボロンイオン６を５０ｋｅｖ，ド
ーズ量１．５×１０13ｃｍ-2の条件でポリシリコン膜５
を介してシリコン基板１に注入する。その際、ポリシリ
コン膜５は注入損傷を緩和させる保護膜となる。
の面方位（１００）を有するシリコン基板１上に、パッ
ド酸化膜２を４５ｎｍ，窒化シリコン膜３を３００ｎｍ
の厚さに形成する。次で素子分離領域上の窒化シリコン
膜３をパターニングし開口部を設けた後、この窒化シリ
コン膜３の側壁にサイドウォール４として窒化シリコン
膜を形成する。このサイドウォール４が横方向の酸化過
程を抑制し、素子分離領域の横方向広がりを小さくす
る。更に実際のマスク設計寸法より小さい素子分離領域
が形成されるわけである。その後、サイドウォール４上
にカバー膜およびイオン注入保護膜として、ポリシリコ
ン膜５を約１００ｎｍの厚さに形成する。その後チャン
ネルストッパーとしてボロンイオン６を５０ｋｅｖ，ド
ーズ量１．５×１０13ｃｍ-2の条件でポリシリコン膜５
を介してシリコン基板１に注入する。その際、ポリシリ
コン膜５は注入損傷を緩和させる保護膜となる。
【００１０】次に図１（ｂ）に示すように、１０００
℃、２時間、ウエット酸化を行ない、素子分離酸化膜７
を形成する。以下図１（ｃ）に示すように、ウエットエ
ッチング法等により窒化シリコン膜３等を除去し、酸化
膜７からなる素子分離領域を完成させる。
℃、２時間、ウエット酸化を行ない、素子分離酸化膜７
を形成する。以下図１（ｃ）に示すように、ウエットエ
ッチング法等により窒化シリコン膜３等を除去し、酸化
膜７からなる素子分離領域を完成させる。
【００１１】従来の技術と比較するため図３に素子分離
領域の横方向広がりの素子分離酸化膜厚依存性を示す。
従来技術による素子分離領域の横方向の広がりに比べ、
本実施例では、素子分離酸化膜７のバーズビークが抑制
されるため素子分離領域の横方向広がりは小さく、本実
施例の優位性が認められる。
領域の横方向広がりの素子分離酸化膜厚依存性を示す。
従来技術による素子分離領域の横方向の広がりに比べ、
本実施例では、素子分離酸化膜７のバーズビークが抑制
されるため素子分離領域の横方向広がりは小さく、本実
施例の優位性が認められる。
【００１２】図２（ａ）〜（ｃ）は本発明の第２の実施
例を説明するための半導体チップの断面図である。
例を説明するための半導体チップの断面図である。
【００１３】まず図２（ａ）に示すように、低濃度Ｐ型
の面方位（１００）を有するシリコン基板１上に、パッ
ド酸化膜２を２０ｎｍ，窒化シリコン膜３を３００ｎｍ
の厚さに形成する。次で素子分離領域上の窒化シリコン
膜３をパターニングした後、その側壁にサイドウォール
４として窒化シリコン膜を形成する。その後、これら窒
化シリコン膜３，４をマスクとしてシリコン基板１に溝
１０を１００ｎｍの深さで形成する。その際、ドライエ
ッニングの異方性を弱め、溝１０の側壁が傾くようにす
る。その後、カバー膜およびイオン注入保護膜として、
ポリシリコン膜５Ａを１００ｎｍの厚さに堆積させる。
その後、ボロンイオン６をポリシリコン膜５Ａを介して
シリコン基板１に注入する。
の面方位（１００）を有するシリコン基板１上に、パッ
ド酸化膜２を２０ｎｍ，窒化シリコン膜３を３００ｎｍ
の厚さに形成する。次で素子分離領域上の窒化シリコン
膜３をパターニングした後、その側壁にサイドウォール
４として窒化シリコン膜を形成する。その後、これら窒
化シリコン膜３，４をマスクとしてシリコン基板１に溝
１０を１００ｎｍの深さで形成する。その際、ドライエ
ッニングの異方性を弱め、溝１０の側壁が傾くようにす
る。その後、カバー膜およびイオン注入保護膜として、
ポリシリコン膜５Ａを１００ｎｍの厚さに堆積させる。
その後、ボロンイオン６をポリシリコン膜５Ａを介して
シリコン基板１に注入する。
【００１４】次に図２（ｂ）に示すように、ウエット酸
化により素子分離酸化膜７Ａを形成したのち、図２
（ｃ）に示すように、窒化シリコン膜３等をウエットエ
ッチング法で除去する。
化により素子分離酸化膜７Ａを形成したのち、図２
（ｃ）に示すように、窒化シリコン膜３等をウエットエ
ッチング法で除去する。
【００１５】このように第２の実施例によれば、溝１０
の形成により素子分離酸化膜７Ａが深く形成されるた
め、第１の実施例に比べバーズビークを更に小さくでき
る利点がある。
の形成により素子分離酸化膜７Ａが深く形成されるた
め、第１の実施例に比べバーズビークを更に小さくでき
る利点がある。
【００１６】
【発明の効果】以上説明したように本発明は、シリコン
基板上の絶縁膜の側壁にサイドウォールを形成し、その
上にカバー膜およびイオン注入保護膜として、ポリシリ
コン膜を形成した後、チャンネルストッパーとして所望
の不純物をイオン注入した後、素子分離領域を酸化させ
ることにより、酸化膜からなる素子分離領域の横方向広
がりを少くできるという効果がある。更にイオン注入よ
る欠陥の発生を抑制できるという効果もある。
基板上の絶縁膜の側壁にサイドウォールを形成し、その
上にカバー膜およびイオン注入保護膜として、ポリシリ
コン膜を形成した後、チャンネルストッパーとして所望
の不純物をイオン注入した後、素子分離領域を酸化させ
ることにより、酸化膜からなる素子分離領域の横方向広
がりを少くできるという効果がある。更にイオン注入よ
る欠陥の発生を抑制できるという効果もある。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図３】実施例の効果を説明するための素子分離領域の
横方向広がりの酸化膜厚依存性を示す図。
横方向広がりの酸化膜厚依存性を示す図。
【図４】従来例を説明するための半導体チップの断面
図。
図。
１ シリコン基板 ２，２Ａ パッド酸化膜 ３，３Ａ 窒化シリコン膜 ４ サイドウォール ５，５Ａ ポリシリコン膜 ６ ボロンイオン ７，７Ａ，７Ｂ 素子分離酸化膜 １０ 溝
Claims (2)
- 【請求項１】 シリコン基板上に薄い酸化シリコン膜と
窒化シリコン膜を順次形成したのち素子分離領域の少く
とも前記窒化シリコン膜を選択的に除去する工程と、前
記窒化シリコン膜の側壁に絶縁膜からなるサイドウォー
ルを形成した後全面にポリシリコン膜を形成する工程
と、前記ポリシリコン膜上よりチャンネルストッパーと
して所望の不純物をイオン注入した後前記素子分離領域
を選択的に酸化し素子分離酸化膜を形成する工程とを含
むことを特徴とする半導体装置の製造方法。 - 【請求項２】 サイドウォール間のシリコン基板に浅い
溝を形成した後ポリシリコン膜を形成する請求項１記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP720092A JP2707901B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP720092A JP2707901B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05211233A JPH05211233A (ja) | 1993-08-20 |
| JP2707901B2 true JP2707901B2 (ja) | 1998-02-04 |
Family
ID=11659390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP720092A Expired - Lifetime JP2707901B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707901B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960011859B1 (ko) * | 1993-04-22 | 1996-09-03 | 현대전자산업 주식회사 | 반도체 소자의 필드 산화막 형성방법 |
| JP2625372B2 (ja) * | 1993-12-27 | 1997-07-02 | 行政院国家科学委員会 | 区域性シリコン酸化法の酸化層を成長させる改良方法 |
-
1992
- 1992-01-20 JP JP720092A patent/JP2707901B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05211233A (ja) | 1993-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100382728B1 (ko) | 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법 | |
| KR100346844B1 (ko) | 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법 | |
| KR970003893B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| JPH06318634A (ja) | 半導体装置の素子分離方法 | |
| JPH06326090A (ja) | 集積回路の素子分離方法 | |
| US6221736B1 (en) | Fabrication method for a shallow trench isolation structure | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPS63288043A (ja) | 側面隔離素子の分離方法 | |
| JPH04278534A (ja) | 半導体装置の素子分離方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JP4592193B2 (ja) | 半導体装置の製造方法 | |
| JPH11354650A (ja) | 半導体装置およびその製造方法 | |
| KR0144026B1 (ko) | 소자분리막 형성방법 | |
| JPS6331124A (ja) | 半導体装置の製造方法 | |
| JP3000130B2 (ja) | 半導体装置の製造方法 | |
| JP2750724B2 (ja) | 半導体装置の製造方法 | |
| JPH04239777A (ja) | 半導体装置の製造方法 | |
| KR20000004532A (ko) | 반도체소자의 소자분리 산화막 제조방법 | |
| JPS62248236A (ja) | 半導体装置の製造方法 | |
| JPH04739A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970916 |