JP3051570B2 - リードフレーム及び半導体装置 - Google Patents

リードフレーム及び半導体装置

Info

Publication number
JP3051570B2
JP3051570B2 JP4171895A JP17189592A JP3051570B2 JP 3051570 B2 JP3051570 B2 JP 3051570B2 JP 4171895 A JP4171895 A JP 4171895A JP 17189592 A JP17189592 A JP 17189592A JP 3051570 B2 JP3051570 B2 JP 3051570B2
Authority
JP
Japan
Prior art keywords
lead frame
tape
conductor
lead
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4171895A
Other languages
English (en)
Other versions
JPH05211274A (ja
Inventor
和夫 小柳
浩文 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP4171895A priority Critical patent/JP3051570B2/ja
Publication of JPH05211274A publication Critical patent/JPH05211274A/ja
Application granted granted Critical
Publication of JP3051570B2 publication Critical patent/JP3051570B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はリードフレーム及び半導
体装置に関し、更に詳細には一面に導体パターンが形成
された電気絶縁性テープの他面に、放熱板に接合される
接合層が形成されて成る中継導体テープを介してリード
フレームのインナーリードと半導体チップとが電気的に
接続されるリードフレーム及びこのリードフレームに半
導体チップが搭載された半導体装置に関する。
【0002】
【従来の技術】近年、半導体チップの高集積化と共にリ
ードフレームの高密度化が進み、極めて多ピンのリード
フレームが用いられている。多ピンのリードフレームの
製造には、リードフレーム材をエッチングしてリードパ
ターンを形成する方法が使用されているが、数百ピン以
上もの多ピンのリードフレームになると、通常のエッチ
ング方法では製造が困難となる。このため、リードフレ
ームのうちでもリードパターンが特に高密度となるイン
ナーリードの先端部分では、図7に示す様に、微細パタ
ーンの形成が容易に可能な中継導体テープ5を中継体と
して用い、半導体チップ7とリードフレーム6を形成す
るインナーリード9とを接続する方法が行われている。
かかる中継導体テープ5は、例えば電気的絶縁性を有す
るベースフィルム上に銅箔を接合し、銅箔をエッチング
して所望の導体パターン5aを形成したものである。こ
の中継導体テープ5は、リードフレーム材にくらべては
るかに薄厚の導電材を用いることができるために微細パ
ターンの形成が容易である。この様な中継導体テープ5
を用いたリードフレーム6に半導体チップ7を搭載した
半導体装置は、封止樹脂2によって樹脂封止されてい
る。
【0003】この様に中継導体テープ5を用いることに
よって、リードフレーム6のインナーリード9を、半導
体チップ7を搭載するステージ8から後退させてインナ
ーリード9の微細化、狭ピッチ化を可能とすることがで
きる。つまり、インナーリード9は、ステージ8から放
射状に配置されるため、インナーリード9の先端位置を
ステージ8から後退させることによって、インナーリー
ド9を形成するスペースをとることができる。しかし、
インナーリード9を単に後退させた場合には、半導体チ
ップ7のボンディング部とインナーリード9の先端との
間隔が広くなり、ボンディングワイヤ長が長くなるた
め、ボンディングワイヤ間の短絡が発生することがあ
る。この点、前記中継導体テープ5を用いることによっ
て、半導体チップ7とインナーリード9の先端との間を
中継導体テープ5に形成された導体回路5aで中継する
ことができ、ボンディングワイヤ長を可及的に短縮して
ボンディングワイヤ間の短絡発生の問題を解消し、イン
ナーリード9の微細化、狭ピッチ化を可能としているの
である。
【0004】
【発明が解決しようとする課題】図7に示す様に、従来
の中継導体テープ5を用いたリードフレーム6ではステ
ージ8のサイズを半導体チップ7よりも大きく設定して
ステージ8の外周上に中継導体テープ5を接合し、ワイ
ヤボンディング3、4によって半導体チップ7と中継導
体テープ5の内周縁との間、中継導体テープ5の外周縁
とインナーリード9との間を接続している。ところで、
ステージ8は、通常、リードフレーム6と一体に形成さ
れ、図8に示す如く、サポートバー11によって支承さ
れている。一方、図7に示す如く、ステージ8の周縁近
傍に中継導体テープ5が配設されるため、インナーリー
ド9が微細化、狭ピッチ化されるほど、インナーリード
9を形成するためのスペースを確保すべく、インナーリ
ード9の先端位置を後退させてステージ8を大型化する
必要がある。かかるインナーリード9の微細化、狭ピッ
チ化に伴うステージ8の大型化によって、ステージ8を
支承するサポートバー11の強度も向上することを要
し、サポートバー11の幅広化或いは本数の増加を必要
とする。しかし、サポートバー11の幅広化或いは本数
の増加は、インナーリード9の先端の後退によって形成
されたインナーリード形成用スペースを実質的に減じる
ことになるため、ステージ8の大きさには限界がある。
また、図7に示す中継導体テープ5を配設した従来のリ
ードフレーム6においては、半導体チップ7と中継導体
テープ5及び中継導体テープ5とインナーリード9の先
端との各間をワイヤボンディングすることを必要とし、
半導体装置の製造工程におけるボンディング回数が増加
する。
【0005】そこで、本発明の目的は、中継導体テー
用いるリードフレームにおいて、インナーリード先端
の後退によって形成されたインナーリード形成用スペー
スを実質的に減じることがなく且つボンディング回数の
増加を防止できるリードフレーム及び半導体装置を提供
するにある。
【0006】
【課題を解決するための手段】本発明者は、前記目的を
達成するには、リードフレームと別体に形成された放熱
板を用いることによって、従来のリードフレームと一体
に形成されたステージを具備するリードフレームにおい
て必要であったサポートバーを不要にでき、更にインナ
ーリードの先端部に中継導体テープの片面に形成された
導体パターンのインナーリード側の端部を金属接合に
って接合することが有効と考え検討した結果、本発明に
到達した。
【0007】すなわち、本発明は、一面に導体パターン
が形成された電気絶縁性テープの他面に、放熱板に接合
される接合層が形成されて成る中継導体テープを介して
リードフレームのインナーリードと半導体チップとが電
気的に接続されるリードフレームであって、該リードフ
レームと別体に形成された、前記半導体チップが搭載さ
れる放熱板上に前記中継導体テープが配設され、且つ前
記中継導体テープに形成された導体パターンのインナー
リード側の端部とインナーリードの先端部とが、前記導
体パターンのインナーリード側の端部及びインナーリー
ドの先端部の各々に金属めっきによって形成された金属
接合層によって接合されていることを特徴とするリード
フレームにある。また、本発明は、このリードフレーム
の放熱板上に半導体チップが搭載され、且つ前記半導体
チップと前リードフレームの中継導体テープに形成さ
れた導体パターンの半導体チップ側の端部とがワイヤ
ボンディングされていることを特徴とする半導体装置で
もある。かかる構成の本発明において、接合層を接合導
体層又接着剤層とすることによってリードフレームの製
造工程における中継導体テープの取り扱いを容易とする
ことができる。更に、放熱板の端部を、リードフレーム
のインナーリードに直接接合すること、或いは半導体チ
ップが搭載された放熱板と、中継導体テープに形成され
た導体パターンの半導体チップ側の端部とをワイヤボン
ディングすることによって、半導体装置の電気特性を改
善できる。
【0008】
【作用】本発明によれば、リードフレームと一体に形成
されていたステージに代えて、別体に形成される放熱板
を使用するため、前記ステージに必要なサポートバー等
を不要化できる。このため、サポートバー等によって制
限を受けることなく放熱板の大型化が可能であり、イン
ナーリードの先端の後退によって形成したインナーリー
ド形成用スペースをサポートバー等によって減じること
なく確保できる。更に、中継導体テープに形成された導
体パターンのインナーリード側の端部(以下、インナー
リード側端部と称することがある)インナーリードの
先端部が、導体パターンのインナーリード側の端部及
びインナーリードの先端部の各々に金属めっきによって
形成された金属接合層によって接合されているため、イ
ンナーリードの先端部と導体パターンとのワイヤボンデ
ィングを不要とすることができる。
【0009】
【実施例】本発明を図面を用いて更に詳細に説明する。
図1は、本発明の一実施例を示す断面図であり、リード
フレーム10と別体に形成された放熱板18上に、半導
体チップ16が搭載されて封止樹脂22によって樹脂封
止されている。放熱板18の周縁部近傍には、中継体と
しての中継導体テープ14が配設されている。この中継
導体テープ14は、ポリイミド樹脂フィルム等の電気絶
縁性フィルムの片面(表面)に銅箔等の導電性金属膜か
ら成る所望の導体パターンが形成されていると共に、こ
のフィルムの他方の面(裏面)には導電層として銅箔等
から成る導電性金属膜が形成されている。このため、本
実施例の中継導体テープ14と放熱板18とを、接合導
体層、例えば金(Au)ー錫(Sn)又は金(Au)ー金(Au)等の金
属層によって金属接合できる。また、本実施例において
は、中継導体テープ14の導体パターン14aの各端部
も、インナーリード12の先端部に導電性接合層によっ
て接合されている。かかる導電性接合層としては、金(A
u)ー錫(Sn)、金(Au)ー金(Au)、金(Au)ー銀(Ag)、金(Au)
ーパラジウム(Pd)等の金属から成る金属接合層を挙げる
ことができる。この様な金属接合層を、予め接合部分に
めっき等で形成しておくことによって、導体パターン1
4aの各端部とインナーリード12側端部との接合及び
中継導体テープ14と放熱板18との接合を、熱圧着等
の手段で同時に行うことによって行うことができる。こ
の様にインナーリードの先端部に一端部が、金属層を介
して接合された導体パターン14の半導体チップ16側
端部は、半導体チップ16にワイヤ20によってボンデ
ィングされている。
【0010】中継導体テープ14のインナーリード12
側端部がインナーリード12の先端部に直接金属接合さ
れている本実施例のリードフレームにおいては、導体パ
ターン14aの一端側をワイヤボンディングするだけで
よく、中継導体テープ14を用いた場合の半導体装置の
ボンディング工程におけるボンディング回数を減少でき
る。また、リードフレーム10と別体で形成される放熱
板18は、その大きさを搭載する半導体チップ16の大
きさに合わせて変更可能である。しかも、放熱板18を
支承するサポートバー等を必要としないため、インナー
リード12の先端の後退によって形成したインナーリー
ド形成用スペースをサポートバー等によって減ずること
なく確保することができる。このため、本実施例のリー
ドフレーム10によれば、入出力端子の多い狭ピッチで
且つ小型の半導体チップの実装が可能である。更に、放
熱板18をリードフレーム10とは異種の材料を用いて
形成することができ、放熱性が良好な材料を用いて形成
した高放熱性の放熱板18を用いることによって、イン
ナーリード形成用スペースの確保と相俟って高発熱性の
高密度・高速度の半導体チップをリードフレームに実装
することができる。
【0011】インナーリード12の先端部と中継導体テ
ープ14の導体パターン14aとの接続は、図2に示す
様に、導体パターン14aのインナーリード12側の端
末を延長して接続してもよい。また、放熱板18の端部
を、図3に示す様に、インナーリード12に抵抗溶接等
で直接接合することによって、放熱板18をアースでき
最終的に得られる半導体装置の電気特性を向上すること
ができる。しかも、放熱板18の熱も伝熱によってアウ
ターリードから放熱できるために放熱板18の放熱性も
向上することができる。勿論、放熱板18のア−スとし
ては、図4に示す如く、放熱板18と中継導体テープ1
4とをワイヤ21で連結してもよい。本実施例において
、中継導体テープ14と放熱板18との接合を接合導
体層としての金属層によって金属接合しているが、両者
を接合導体層としての導電性接着剤から成る導電性接着
層によって接合してもよい。
【0012】図1〜図4においては、中継導体テープ1
4と放熱板18とが接合導体層を介して接合されている
例を示したが、図5に示すように、中継導体テープ14
が放熱板18と接着剤14cを介して接着されていても
よい。この場合の中継導体テープ14の構成を図6に示
す。かかる中継導体テープ14には、絶縁性フィルムと
してのポリイミド樹脂フィルム14bの片面(表面)に
銅箔から成る導体パターン14aが形成され、ポリイミ
ド樹脂フィルム14bの他方の面(裏面)に接着剤14
cが塗布されている。また、導体パターン14aは、銅
箔15aの上面にニッケルめっき15bが施され、更に
金(Au)めっき15cが施されている。ニッケルめっき1
5bは、銅金属が金(Au)めっき15c中に拡散すること
を防止するためである。ところで、一般的に、接着剤は
導電性に乏しいため、図4に示す様に、放熱板18と中
継導体テープ14とをワイヤ21で連結することによっ
て、放熱板18の導通を取ることができる。尚、図1〜
図4に示す金属接合する導体パターン14a等の部分
に、予め金(Au)めっき等を施す場合、導体パターン14
aを形成する銅金属等が金(Au)めっき中に拡散すること
を防止すべく、予めニッケルめっき等の下地めっきを施
してもよい。
【0013】
【発明の効果】本発明によれば、インナーリードの先端
を後退させて形成したインナーリード形成用スペース
を、サポートバー等によって減じられることなく充分に
確保でき、入出力端子の多い狭ピッチ・小型半導体チッ
プの実装が可能となるため、半導体装置の多ピン化、小
型化、薄型化を可能とすることができる。また、リード
フレームを形成する材料と異なる放熱性が良好な材料を
用いて放熱板を形成できるため、高放熱性の高密度・高
速度の半導体チップを搭載することもできる。更に、中
継体を用いたリードフレームに半導体チップを実装する
際に、ボンディング回数を減少することができ、半導体
装置の製造効率を向上できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す断面図である。
【図2】本発明の他の実施例を示す部分断面図である。
【図3】本発明の他の実施例を示す部分断面図である。
【図4】本発明の他の実施例を示す部分断面図である。
【図5】本発明の他の実施例を示す部分断面図である。
【図6】図5に示す中継導体テープの部分断面図であ
る。
【図7】従来の半導体装置を示す断面図である。
【図8】従来のリ−ドフレームを示す部分正面図であ
る。
【符号の説明】
10 リードフレーム 12 インナーリード 14 中継導体テープ 14a 導体パターン 16 半導体チップ 18 放熱板 20 ワイヤ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 H01L 23/12

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 一面に導体パターンが形成された電気絶
    縁性テープの他面に、放熱板に接合される接合層が形成
    されて成る中継導体テープを介してリードフレームのイ
    ンナーリードと半導体チップとが電気的に接続されるリ
    ードフレームであって、 該リードフレームと別体に形成された、前記半導体チッ
    プが搭載される放熱板上に前記中継導体テープが配設さ
    れ、 且つ前記中継導体テープに形成された導体パターンのイ
    ンナーリード側の端部とインナーリードの先端部とが、
    前記導体パターンのインナーリード側の端部及びインナ
    ーリードの先端部の各々に金属めっきによって形成され
    た金属接合層によって接合されていることを特徴とする
    リードフレーム。
  2. 【請求項2】 接合層が、接合導体層である請求項1記
    載のリードフレーム。
  3. 【請求項3】 接合層が、接着剤層である請求項1記載
    のリードフレーム。
  4. 【請求項4】 放熱板の端部が、リードフレームのイン
    ナーリードに直接接合されている請求項1〜3のいずれ
    か一項記載のリードフレーム。
  5. 【請求項5】 請求項1記載のリードフレームの放熱板
    上に半導体チップが搭載され、 且つ前記半導体チップと前記リードフレームの中継導体
    テープに形成された導体パターンの半導体チップ側の端
    部とが、ワイヤボンディングされていることを特徴とす
    る半導体装置。
  6. 【請求項6】 半導体チップが搭載された放熱板と中継
    導体テープに形成された導体パターンの半導体チップ側
    の端部とが、ワイヤボンディングされている請求項5記
    載の半導体装置。
  7. 【請求項7】 半導体チップが搭載された放熱板の端部
    が、リードフレームのインナーリードに直接接合されて
    いる請求項5又は請求項6記載の半導体装置。
  8. 【請求項8】 中継導体テープが、一面に導体パターン
    が形成された電気絶縁性テープの他面に、放熱板に接合
    される接合導体層が形成されて成る中継導体テープであ
    る請求項5〜7のいずれか一項記載の半導体装置。
  9. 【請求項9】 中継導体テープが、一面に導体パターン
    が形成された電気絶縁性テープの他面に、放熱板に接着
    される接着剤層が形成されて成る中継導体テープである
    請求項5〜7のいずれか一項記載の半導体装置。
JP4171895A 1991-06-07 1992-06-06 リードフレーム及び半導体装置 Expired - Lifetime JP3051570B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4171895A JP3051570B2 (ja) 1991-06-07 1992-06-06 リードフレーム及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-163816 1991-06-07
JP16381691 1991-06-07
JP4171895A JP3051570B2 (ja) 1991-06-07 1992-06-06 リードフレーム及び半導体装置

Publications (2)

Publication Number Publication Date
JPH05211274A JPH05211274A (ja) 1993-08-20
JP3051570B2 true JP3051570B2 (ja) 2000-06-12

Family

ID=26489154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4171895A Expired - Lifetime JP3051570B2 (ja) 1991-06-07 1992-06-06 リードフレーム及び半導体装置

Country Status (1)

Country Link
JP (1) JP3051570B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786458A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JPH0878599A (ja) * 1994-09-05 1996-03-22 Goto Seisakusho:Kk 集積回路パッケージ及びその製造方法
DE112009000447B4 (de) * 2008-04-09 2016-07-14 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
CN102403283B (zh) * 2011-11-25 2013-08-07 江苏长电科技股份有限公司 有基岛球栅阵列封装结构及其制造方法

Also Published As

Publication number Publication date
JPH05211274A (ja) 1993-08-20

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6586834B1 (en) Die-up tape ball grid array package
JP2509027B2 (ja) 半導体装置
EP0349549A1 (en) Support assembly for integrated circuits
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US5808357A (en) Semiconductor device having resin encapsulated package structure
JP3031323B2 (ja) 半導体装置とその製造方法
JP3051570B2 (ja) リードフレーム及び半導体装置
US7459771B2 (en) Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process
JPH0666354B2 (ja) 半導体装置
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3576228B2 (ja) 表面実装型半導体装置
JP3321006B2 (ja) 半導体装置
JP2518145B2 (ja) 放熱板付き多層リ―ドフレ―ム
JPH03120851A (ja) 半導体搭載用基板
JP2830221B2 (ja) ハイブリッド集積回路のマウント構造
JP2784209B2 (ja) 半導体装置
JP2527507B2 (ja) リ―ドフレ―ムおよびこれを用いた半導体装置
JPH10242362A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH03142862A (ja) リードフレーム
JP3475310B2 (ja) リードフレーム、リードフレーム部材および半導体装置
JP3177934B2 (ja) マルチチップ半導体装置