JP3049703B2 - プレーナ型半導体素子およびその製造方法 - Google Patents
プレーナ型半導体素子およびその製造方法Info
- Publication number
- JP3049703B2 JP3049703B2 JP6281503A JP28150394A JP3049703B2 JP 3049703 B2 JP3049703 B2 JP 3049703B2 JP 6281503 A JP6281503 A JP 6281503A JP 28150394 A JP28150394 A JP 28150394A JP 3049703 B2 JP3049703 B2 JP 3049703B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- semiconductor device
- type semiconductor
- manufacturing
- planar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明はプレーナ型半導体素子お
よびその製造方法に関するものである。
よびその製造方法に関するものである。
【０００２】
【従来の技術】プレーナ型半導体素子において、高電圧
印加時に、第２導電型領域の曲率半径の小さい部分に電
界が集中して破壊が起こる。これを、ｐｎ接合から生じ
る空乏層を横方向に伸ばす構造にして電界の集中を緩和
して高耐圧化することができる。この構造のことを、ｐ
ｎ接合の終端構造と言う。このｐｎ接合の終端構造とし
て従来は、図２に示すように、ｐ層の周囲にそって、５
〜７のようにｐ層よりなるガードリングをなん重かに形
成する構造が採用されている。この構造は、第１導電型
半導体基板１に第２導電型領域４としてｐ層を選択拡散
する工程で、同時に、ガードリング５〜７を拡散により
形成することにより得られる。ガードリング５〜７は電
気的に第２導電型領域４とは絶縁されているが、電圧印
加とは無関係に、その近傍に空乏層を有しており、高電
圧印加時において、ｐｎ接合より伸びた空乏層が、ガー
ドリング５〜７のもつ空乏層と繋がることよって、破線
矢印方向に伸び、ｐｎ接合の曲率半径の小さい部分１５
への電界の集中が緩和されて、耐圧が上昇する。またこ
の構造においては、ｐ層を選択拡散する工程で形成され
る熱酸化膜２が、拡散時のマスクの機能を果たすだけで
なく、素子として完成後もパシページョン膜として、シ
リコン表面を不純物、湿気等の外因より遮蔽する保護膜
の機能を果たす目的で存在している。
印加時に、第２導電型領域の曲率半径の小さい部分に電
界が集中して破壊が起こる。これを、ｐｎ接合から生じ
る空乏層を横方向に伸ばす構造にして電界の集中を緩和
して高耐圧化することができる。この構造のことを、ｐ
ｎ接合の終端構造と言う。このｐｎ接合の終端構造とし
て従来は、図２に示すように、ｐ層の周囲にそって、５
〜７のようにｐ層よりなるガードリングをなん重かに形
成する構造が採用されている。この構造は、第１導電型
半導体基板１に第２導電型領域４としてｐ層を選択拡散
する工程で、同時に、ガードリング５〜７を拡散により
形成することにより得られる。ガードリング５〜７は電
気的に第２導電型領域４とは絶縁されているが、電圧印
加とは無関係に、その近傍に空乏層を有しており、高電
圧印加時において、ｐｎ接合より伸びた空乏層が、ガー
ドリング５〜７のもつ空乏層と繋がることよって、破線
矢印方向に伸び、ｐｎ接合の曲率半径の小さい部分１５
への電界の集中が緩和されて、耐圧が上昇する。またこ
の構造においては、ｐ層を選択拡散する工程で形成され
る熱酸化膜２が、拡散時のマスクの機能を果たすだけで
なく、素子として完成後もパシページョン膜として、シ
リコン表面を不純物、湿気等の外因より遮蔽する保護膜
の機能を果たす目的で存在している。
【０００３】
【発明が解決しようとする課題】この構造においては、
ガードリングの数が多い程、ｐｎ接合より伸びた空乏層
がガードリングのもつ空乏層と繋がることよって横方向
に伸び、したがって、ガードリングの数に比例して耐圧
が上昇するため、逆に、求める耐圧値に比例した数のガ
ードリングが必要となることが知られている。また、熱
酸化膜２を保護膜とするプレーナ型半導体素子の共通の
問題点としてよく知られていることであるが、シリコン
−酸化膜界面９での固定電荷や膜中のイオンが正電荷の
ため、表面の空乏層が広がりにくく、高電界強度になる
ため、高耐圧を阻止する要因となっている。以上二つの
要因により、例えばガードリングなしで８００Ｖの耐圧
がある場合、１５００Ｖ以上の耐圧をこの構造により求
めようとすれば、ガードリングの数を８本程度以上必要
とし、プレーナ型半導体素子の素子寸法がそれだけ大き
くなってしまい、コスト高となる。また、シリコンとの
界面が電気的に不安定である熱酸化膜２で覆われている
ため、シリコン−酸化膜界面９での固定電荷や膜中のイ
オンの影響で、プレーナ型半導体素子表面の電荷量が周
囲環境の変化により変動し、製造上の歩留まりの低下に
つながる。本発明の目的は、係る欠点を解消し、経済的
にして高耐圧のプレーナ型半導体素子を得ることにあ
る。
ガードリングの数が多い程、ｐｎ接合より伸びた空乏層
がガードリングのもつ空乏層と繋がることよって横方向
に伸び、したがって、ガードリングの数に比例して耐圧
が上昇するため、逆に、求める耐圧値に比例した数のガ
ードリングが必要となることが知られている。また、熱
酸化膜２を保護膜とするプレーナ型半導体素子の共通の
問題点としてよく知られていることであるが、シリコン
−酸化膜界面９での固定電荷や膜中のイオンが正電荷の
ため、表面の空乏層が広がりにくく、高電界強度になる
ため、高耐圧を阻止する要因となっている。以上二つの
要因により、例えばガードリングなしで８００Ｖの耐圧
がある場合、１５００Ｖ以上の耐圧をこの構造により求
めようとすれば、ガードリングの数を８本程度以上必要
とし、プレーナ型半導体素子の素子寸法がそれだけ大き
くなってしまい、コスト高となる。また、シリコンとの
界面が電気的に不安定である熱酸化膜２で覆われている
ため、シリコン−酸化膜界面９での固定電荷や膜中のイ
オンの影響で、プレーナ型半導体素子表面の電荷量が周
囲環境の変化により変動し、製造上の歩留まりの低下に
つながる。本発明の目的は、係る欠点を解消し、経済的
にして高耐圧のプレーナ型半導体素子を得ることにあ
る。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１導電型半導体基板表面の一部に第２
導電型領域が選択拡散により形成されたプレーナ型半導
体素子において、第２導電型領域端部を化学エッチング
または機械的加工により多数個の溝に分離し、この溝内
面に高誘電材よりなるパシページョン膜を形成するもの
である。また、製造方法として、上記多数個の溝を、フ
ッ酸硝酸混合系エッチング液を用いた化学エッチング、
またはダイシングカッターを用いた機械的加工により形
成し、この溝内面にデイップ法または塗布法により高誘
電材のパシページョン膜を形成するものである。
に、本発明は、第１導電型半導体基板表面の一部に第２
導電型領域が選択拡散により形成されたプレーナ型半導
体素子において、第２導電型領域端部を化学エッチング
または機械的加工により多数個の溝に分離し、この溝内
面に高誘電材よりなるパシページョン膜を形成するもの
である。また、製造方法として、上記多数個の溝を、フ
ッ酸硝酸混合系エッチング液を用いた化学エッチング、
またはダイシングカッターを用いた機械的加工により形
成し、この溝内面にデイップ法または塗布法により高誘
電材のパシページョン膜を形成するものである。
【０００５】
【作用】第２導電型領域（ｐ+層）の端部を、エッチン
グまたは機械加工による多数個の溝により分離すること
によって得られた多数個のｐ層のリングは、それぞれが
電気的に絶縁され、従来法におけるガードリングと構造
的に等しくなっているだけでなく、従来法のように拡散
によって別個に形成したものではなく、第２導電型領域
の端部を分離して得られたものであるため、拡散底部の
円弧の形状が連続しており、形状効果により、高電圧印
加時には、ｐｎ接合より延びる空乏層と、ガードリング
の持つ空乏層が繋がりやすくなる。さらに、溝の内面に
高誘電率材よりなるパシページョン膜を形成することに
より、シリコン表面での固定電荷や膜中のイオンをゲッ
タリング効果により負電荷に反転させることができる。
負電荷量が多くなるほど、空乏層がひろがりやすくなる
ため、前述の形状効果と相俟って、従来法による構造ほ
どガードリングの本数を増やさなくとも、空乏層を横方
向に延ばして、ｐｎ接合の曲率半径の小さい部分への電
界の集中を緩和させ、高耐圧化を図ることができる。
グまたは機械加工による多数個の溝により分離すること
によって得られた多数個のｐ層のリングは、それぞれが
電気的に絶縁され、従来法におけるガードリングと構造
的に等しくなっているだけでなく、従来法のように拡散
によって別個に形成したものではなく、第２導電型領域
の端部を分離して得られたものであるため、拡散底部の
円弧の形状が連続しており、形状効果により、高電圧印
加時には、ｐｎ接合より延びる空乏層と、ガードリング
の持つ空乏層が繋がりやすくなる。さらに、溝の内面に
高誘電率材よりなるパシページョン膜を形成することに
より、シリコン表面での固定電荷や膜中のイオンをゲッ
タリング効果により負電荷に反転させることができる。
負電荷量が多くなるほど、空乏層がひろがりやすくなる
ため、前述の形状効果と相俟って、従来法による構造ほ
どガードリングの本数を増やさなくとも、空乏層を横方
向に延ばして、ｐｎ接合の曲率半径の小さい部分への電
界の集中を緩和させ、高耐圧化を図ることができる。
【０００６】
【実施例】図１に本発明に係わるプレーナ型半導体素子
の製造方法の一実施例の工程を示す。まず、図１（Ａ）
に示すような、第１導電型半導体基板１（ｎ-型）の表
面の一部に第２導電型領域４（ｐ+型）が選択拡散によ
り形成され、その上面が、前工程である熱拡散工程で形
成された熱酸化膜２で覆われた、プレーナ型半導体素子
の主構造を、従来の方法にて作成する。
の製造方法の一実施例の工程を示す。まず、図１（Ａ）
に示すような、第１導電型半導体基板１（ｎ-型）の表
面の一部に第２導電型領域４（ｐ+型）が選択拡散によ
り形成され、その上面が、前工程である熱拡散工程で形
成された熱酸化膜２で覆われた、プレーナ型半導体素子
の主構造を、従来の方法にて作成する。
【０００７】次に、図１（Ｂ）に示すように、熱酸化膜
２にリソグラフィによりエッチング窓１１を形成し、例
えばフッ酸硝酸混合系のエッチング液１０をもちいて、
エッチングをおこなう。この際、図１（Ｃ）に示すよう
に、形成する溝１２は、第２導電型領域４を完全に分断
し第１導電型半導体基板１に到達する深さになるまでエ
ッチングする。この時、エッチングの終点をなんらかの
方法を用いて判定することは実工程上は困難であり、エ
ッチング液のレートが正確に再現されるよう、エッチン
グ液の液温を管理してやる必要がある。例えば、フッ
酸：硝酸：酢酸＝２：４：１混合液にて、１００μｍの
エッチングを行う場合は、２０℃一定で３００秒のエッ
チングを行う。
２にリソグラフィによりエッチング窓１１を形成し、例
えばフッ酸硝酸混合系のエッチング液１０をもちいて、
エッチングをおこなう。この際、図１（Ｃ）に示すよう
に、形成する溝１２は、第２導電型領域４を完全に分断
し第１導電型半導体基板１に到達する深さになるまでエ
ッチングする。この時、エッチングの終点をなんらかの
方法を用いて判定することは実工程上は困難であり、エ
ッチング液のレートが正確に再現されるよう、エッチン
グ液の液温を管理してやる必要がある。例えば、フッ
酸：硝酸：酢酸＝２：４：１混合液にて、１００μｍの
エッチングを行う場合は、２０℃一定で３００秒のエッ
チングを行う。
【０００８】第２導電型領域４を分断する溝１２を形成
するその他の方法として、ダイシングカッターによる機
械的ダイシングをもちいてもよい。その際は、カッター
の歯の深さを制御すれば、比較的容易に所望の溝深さを
得ることができる。 ダイシング時に発生する加工歪を
エッチングにより除去する場合には、例えば、フッ酸：
硝酸：酢酸＝２：４：１混合液にて、１μｍ程度のエッ
チングを行えばよい。
するその他の方法として、ダイシングカッターによる機
械的ダイシングをもちいてもよい。その際は、カッター
の歯の深さを制御すれば、比較的容易に所望の溝深さを
得ることができる。 ダイシング時に発生する加工歪を
エッチングにより除去する場合には、例えば、フッ酸：
硝酸：酢酸＝２：４：１混合液にて、１μｍ程度のエッ
チングを行えばよい。
【０００９】最後に図１（Ｄ）に示すように、溝１２の
内面にパッシベーション膜１３としてガラス膜を形成す
る。これは、従来技術であるグラシベーション法による
ガラス層の形成、または低温度処理によるＰＳＧ（リン
シリケートグラス）等の形成によりおこなう。
内面にパッシベーション膜１３としてガラス膜を形成す
る。これは、従来技術であるグラシベーション法による
ガラス層の形成、または低温度処理によるＰＳＧ（リン
シリケートグラス）等の形成によりおこなう。
【００１０】以上説明した方法により、図１（Ｄ）に示
すような、第１導電型半導体基板１（ｎ-型）表面の一
部に第２導電型領域４（ｐ+型）が選択拡散により形成
されたプレーナ型半導体素子において、第２導電型領域
４の端部に形成された溝１２により、多数個に分離され
るとともに、溝１２内面に高誘電材よりなるパシページ
ョン膜１３が形成された構造をもつプレーナ型半導体素
子を得る。
すような、第１導電型半導体基板１（ｎ-型）表面の一
部に第２導電型領域４（ｐ+型）が選択拡散により形成
されたプレーナ型半導体素子において、第２導電型領域
４の端部に形成された溝１２により、多数個に分離され
るとともに、溝１２内面に高誘電材よりなるパシページ
ョン膜１３が形成された構造をもつプレーナ型半導体素
子を得る。
【発明の効果】本発明により、ｐｎ接合より延びる空乏
層と、ガードリングの持つ空乏層が繋がりやすくなるた
め、高電圧においても、ガードリングの本数を増やさな
くとも、空乏層を横方向に延ばして、ｐｎ接合の曲率半
径の小さい部分への電界の集中を緩和することができ、
よって、プレーナ型半導体素子の素子寸法を大きくする
ことなく高耐圧化が図ることができる。また、製造方法
として、シリコンとの界面が電気的に不安定な熱酸化膜
の代わりに、電気的に安定なパシページョン膜でシリコ
ン表面を覆うため、歩留まりよく、信頼性の高い素子を
得ることができる。
層と、ガードリングの持つ空乏層が繋がりやすくなるた
め、高電圧においても、ガードリングの本数を増やさな
くとも、空乏層を横方向に延ばして、ｐｎ接合の曲率半
径の小さい部分への電界の集中を緩和することができ、
よって、プレーナ型半導体素子の素子寸法を大きくする
ことなく高耐圧化が図ることができる。また、製造方法
として、シリコンとの界面が電気的に不安定な熱酸化膜
の代わりに、電気的に安定なパシページョン膜でシリコ
ン表面を覆うため、歩留まりよく、信頼性の高い素子を
得ることができる。
【図１】本発明のプレーナ素子構造の構造および製造方
法を示す断面図である。
法を示す断面図である。
【図２】従来のガードリング構造の一例を示す図であ
る。
る。
１ 第１導電型半導体基板 ２ 熱酸化膜 ４ 第２導電型領域 ５ ガードリング ９ シリコン−酸化膜界面 １０ エッチング液 １１ エッチング窓 １２ 溝 １３ パシページョン膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/76 H01L 29/861
Claims (2)
- 【請求項１】第１導電型半導体基板表面の一部に第２導
電型領域が選択拡散により形成されたプレーナ型半導体
素子において、第２導電型領域端部が化学エッチングま
たは機械的加工により多数個の溝に分離され、この溝内
面に高誘電材よりなるパシページョン膜を形成したこと
を特徴とするプレーナ型半導体素子。 - 【請求項２】請求項１において、フッ酸硝酸混合系エッ
チング液を用いた化学エッチング、またはダイシングカ
ッターを用いた機械的加工により、第２導電型領域端部
に多数個の溝を形成し、この溝内面にデイップ法または
塗布法により高誘電材のパシページョン膜を形成するこ
とを特徴とするプレーナ型半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6281503A JP3049703B2 (ja) | 1994-10-21 | 1994-10-21 | プレーナ型半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6281503A JP3049703B2 (ja) | 1994-10-21 | 1994-10-21 | プレーナ型半導体素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125009A JPH08125009A (ja) | 1996-05-17 |
| JP3049703B2 true JP3049703B2 (ja) | 2000-06-05 |
Family
ID=17640099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6281503A Expired - Lifetime JP3049703B2 (ja) | 1994-10-21 | 1994-10-21 | プレーナ型半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3049703B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5092312B2 (ja) * | 2006-08-10 | 2012-12-05 | 株式会社デンソー | ダイオード |
-
1994
- 1994-10-21 JP JP6281503A patent/JP3049703B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125009A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4682405A (en) | Methods for forming lateral and vertical DMOS transistors | |
| US4219835A (en) | VMOS Mesa structure and manufacturing process | |
| US4730208A (en) | Semiconductor device | |
| US3338758A (en) | Surface gradient protected high breakdown junctions | |
| US4040084A (en) | Semiconductor device having high blocking voltage with peripheral circular groove | |
| US3933541A (en) | Process of producing semiconductor planar device | |
| US4695479A (en) | MOSFET semiconductor device and manufacturing method thereof | |
| JP3049703B2 (ja) | プレーナ型半導体素子およびその製造方法 | |
| JP3521648B2 (ja) | 半導体装置の製造方法 | |
| JPH06342902A (ja) | 高耐圧半導体装置 | |
| JPS5817673A (ja) | 電界効果トランジスタ | |
| US3330030A (en) | Method of making semiconductor devices | |
| JPS6237547B2 (ja) | ||
| JPS60102770A (ja) | 半導体装置 | |
| JPS6212669B2 (ja) | ||
| JP3257225B2 (ja) | プレーナ型半導体素子およびその製造方法 | |
| JPS6231505B2 (ja) | ||
| KR100505561B1 (ko) | 고내압 트랜지스터 제조방법 | |
| JPS5832507B2 (ja) | 半導体装置の製造方法 | |
| JPH01272153A (ja) | ガードリングの製造方法 | |
| JPH05206264A (ja) | 半導体基板におけるガードリング領域の形成方法 | |
| JPS59100563A (ja) | メサ型半導体装置の製造方法 | |
| JPS5939905B2 (ja) | 半導体装置の製造方法 | |
| JPS61251083A (ja) | 半導体装置 | |
| JPS6237964A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 |