DE3881414T2 - Datenverarbeitungssystem mit einer steckbaren optionellen Karte. - Google Patents

Datenverarbeitungssystem mit einer steckbaren optionellen Karte.

Info

Publication number
DE3881414T2
DE3881414T2 DE88103609T DE3881414T DE3881414T2 DE 3881414 T2 DE3881414 T2 DE 3881414T2 DE 88103609 T DE88103609 T DE 88103609T DE 3881414 T DE3881414 T DE 3881414T DE 3881414 T2 DE3881414 T2 DE 3881414T2
Authority
DE
Germany
Prior art keywords
card
cards
socket
sockets
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE88103609T
Other languages
English (en)
Other versions
DE3881414D1 (de
Inventor
Chester Asbury Heath
John Kennedy Langgood
Ronald Eugene Valli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE3881414D1 publication Critical patent/DE3881414D1/de
Publication of DE3881414T2 publication Critical patent/DE3881414T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4411Configuring for operating with peripheral devices; Loading of device drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Communication Control (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Circuits Of Receivers In General (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Stored Programmes (AREA)
  • Control Of Position, Course, Altitude, Or Attitude Of Moving Bodies (AREA)
  • Telephonic Communication Services (AREA)
  • Complex Calculations (AREA)
  • Telephone Function (AREA)
  • Debugging And Monitoring (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)

Description

    DATENVERARBEITUNGSSYSTEM MIT EINER STECKBAREN OPTIONELLEN KARTE
  • Die vorliegende Erfindung bezieht sich auf digitale Datenverarbeitungssysteme, in welchen steckbare optionelle Karten verwendet werden, und insbesondere auf die Konfiguration solcher Systeme für verschiedene optionelle Karten.
  • Viele Mikroprozessorsysteme können mit optionellen Karten arbeiten, wie zum Beispiel Anschlußeinheiten für Datenübertragung, Erweiterungsspeicher und Graphikadapter. Die meisten dieser Systeme verfügen über von Hand bedienbare Schalter, die entsprechend der optionellen Karte eingestellt werden und dazu dienen, die Systeme für die optionellen Karten zu konfigurieren. Viele Anwender sind der Ansicht, daß das Einstellen dieser Schalter ohne Hilfe zu kompliziert ist.
  • Anwender kleinerer Rechnersysteme verfügen normalerweise nicht über sehr weitgehende Programmierungskenntnisse; für den Benutzer transparente programmierbare Parameterschalter wurden vorgeschlagen, die die Systemkonfiguration entsprechend den Bedürfnissen des Benutzers vereinfachen. Jedoch sind die Routinen, welche zur Konfiguration solcher Systeme erforderlich sind, kompliziert, fehlerträchtig und zeitaufwendig.
  • In der europäischen Patentanmeldung EP-A-O 136178 ist ein Verfahren zur automatischen Rekonfiguration des Speicheradreßraums eines Rechners durch Abfrage von auf Speicherplatten gespeicherten Informationen betreffend den darauf verfügbaren Speicherplatz und nachfolgende Zuordnung zur Adreßbereichsplatte im Adreßraum des Rechners beschrieben.
  • Eine andere Technik zur Vereinfachung der Konfiguration eines Mikroprozessorsystems wird im EDN-Magazin, Band 26, Nr. 3, Februar 1981, Seite 88, beschrieben. Hierbei ist auf jeder optionellen Karte, die in eine von mehreren Kartenpositionen im System eingesteckt wird, ein eindeutiges Identifikationsmuster gespeichert, welches den jeweiligen Kartentyp angibt. Beim Einschalten oder in regelmäßigen Abständen führt der Prozessor eine Anwesenheitsprüfung durch, um festzustellen, welche Karten eingesteckt sind und welche Positionen sie besetzen. Der Benutzer muß hierbei jedoch immer noch die Ergebnisse einer solchen Prüfung auswerten und die jeweils erforderlichen Anpassungen durchführen.
  • Es ist ein Ziel der vorliegenden Erfindung, die Zeitverzögerung, die für den Benutzer entsteht, bevor er beim Wiedereinschalten oder bei einem Reset des Systems nach einem Abschaltvorgang wieder produktiv mit dem System arbeiten kann, wesentlich zu reduzieren, solange keine Karten in den Steckplätzen ausgewechselt, hinzugefügt oder aus diesen entnommen werden.
  • Gemäß der Erfindung wird ein digitales Datenverarbeitungssystem zur Verfügung gestellt, welches eine Vielzahl von Ein- /Ausgabesteckbuchsen enthält (2-0 bis 2-7), welche eine entsprechende Vielzahl von optionellen Ein-/Ausgabekarten (5-0 bis 5-7) aufnehmen können, von denen jede Identifikationsdaten speichert, die sich auf die dadurch zur Verfügung gestellte Option beziehen, gekennzeichnet durch einen nicht flüchtigen Speicher (10), der für jede Steckbuchse Identifikationssdaten speichert, die sich auf eine Karte beziehen, die die betreffende Steckbuchse besetzt, sowie Betriebsdaten zur Steuerung der Ausführung der zugeordneten Option, ein Mittel (14), das beim Einschalten ein Freigabesignal an die genannten Steckbuchsen abgibt, um Identifikationsdaten von jeder Karte zu erhalten, die eine Steckbuchse besetzt, ein Mittel (8) zum Vergleichen der so erhaltenen Identifikationsdaten mit Identifikationsdaten, die beim Abschalten im oben genannten nicht flüchtigen Speicher festgehalten wurden, für Karten, die die entsprechenden Steckbuchsen besetzen, um festzustellen, ob die festgehaltenen Betriebsdaten für Karten gültig sind, die aktuell die Steckbuchsen besetzen, und ein Gatterschaltmittel (45), das auf einen erfolgreichen Vergleich anspricht, zum Gattern gültiger Betriebsdaten zur Speicherung in den genannten Karten, zur Steuerung der Ausführung der durch diese verfügbar gemachten Optionen.
  • Darüber hinaus wird eine Methode für das automatische Setzen von Betriebsdaten für den Betrieb optioneller Karten zur Verfügung gestellt, die in die Ein-/Ausgabesteckbuchsen eines Mikrocomputersystems eingesteckt werden können, wobei jede optionelle Karte Identifikationsdaten speichert, welche die dadurch zur Verfügung gestellte Option kennzeichnen,
  • gekennzeichnet durch folgende Schritte:
  • beim ersten Einschalten des Systems Erzeugung von Parametern für die optionellen Karten, die sich auf in die Steckbuchsen eingesteckte Karten beziehen, und Speicherung der erzeugten Parameter in einem nicht flüchtigen Speicher;
  • beim nachfolgenden Einschalten Feststellung, daß die gespeicherten Parameter in bezug auf die in die Steckbuchsen eingesteckten optionellen Karten gültig bleiben;
  • Übertragen der gültigen Parameter vom Speicher zu den jeweiligen optionellen Karten;
  • und Verwendung der so übertragenen Parameter als Steuerdaten für den Ablauf der von den optionellen Karten zur Verfügung gestellten Optionen.
  • In einem Ausführungsbeispiel der Erfindung, welches nachfolgend beschrieben werden soll, wird jeder optionelle Kartentyp mit einem eindeutigen ID-Wert ausgestattet, wobei dieser Wert auf jeder Karte fest verdrahtet ist. Außerdem befindet sich auf der Karte ein Register zur Speicherung von Parameterdaten, wie zum Beispiel ein Adreßfaktor (um den E/A-Adreßraum der Karte gegebenenfalls programmierbar zu verändern), Priorität, Status und andere Systeminformationen, welche für die effiziente Übertragung von Daten zwischen dem Systemprozessor und der Karte und zwischen den Karten sorgen.
  • Werden zwei oder mehr Karten desselben Typs im System verwendet, können Parameterdaten dazu dienen, eine Nutzung der Karten auf unterschiedlichen Prioritätsebenen zu ermöglichen oder redundante Karten zu inaktivieren.
  • Ein Teil des Hauptspeichers ist mit einer Batteriesicherung ausgestattet, die bei einem Stomausfall oder beim Abschalten der Systemstromversorgung diesen Teil mit Strom versorgt. In diesem nicht flüchtigen Teil des Speichers sind Positionen (eine für jeden E/A-Steckplatz) zur Speicherung der ID-Werte der in die jeweiligen Steckplätze eingeführten Karten zusammen mit den jeweiligen Parameterdaten der Karte vorgesehen.
  • Bei der ersten Konfiguration und Initialisierung des Systems läuft eine komplexe Routine ab, um alle Parameterdaten, die für die an das System angeschlossenen Karten benötigt werden, zu erzeugen und/oder abzurufen, um Betriebsmittelkonflikte im System zu lösen, und um die Daten in die entsprechenden Kartenregister und die Speichersteckplatzpositionen einzuspeichern.
  • Wird jedoch nach einem Abschaltvorgang in.bezug auf die an die Steckplätze angeschlossenen Karten oder die Steckplatzpositionen der Karten keine Veränderung vorgenommen, wird durch eine vereinfachte Einstellroutine durch Vergleichen jedes Karten- IDs mit dem ID-Wert, der in der jeweiligen Steckplatzposition gespeichert ist, festgestellt, daß keine Veränderung stattgefunden hat. Die Routine überträgt dann die Parameterdaten von den Speichersteckplatzpositionen zu den jeweiligen Kartenregistern; das System ist hiermit bereit für den Normalbetrieb.
  • Nachdem das System konfiguriert und initialisiert ist, wird durch eine Rückkoppelungsleitung die Verwendung des Auswahlmechanismus während des Normalbetriebs signalisiert. Routinen werden aufgerufen, um das Ansprechen jeder Karte auf gegebene Auswahlbetriebsmittel zu überprüfen, um eine doppelte Verwendung eines Auswahlbetriebsmittels zu erkennen.
  • Das Ausführungsbeispiel der Erfindung soll nun anhand eines Beispiels mit den beiliegenden Zeichnungen beschrieben werden, in welchen:
  • Figur 1 ein fragmentarisches Blockdiagramm des verbesserten Systems ist;
  • Figur 2 die Busstruktur des Systems der Figur 1 veranschaulicht;
  • Figur 3 einen bestimmten Teil der Logik zeigt, der von den Einstellroutinen des Systems der Figur 1 verwendet wird;
  • Figur 4 zeitliche Abläufe für einen bestimmten Teil der Logik der Figur 3 zeigt;
  • Figur 5 die Logik zeigt, die von Prüfroutinen zur Prüfung der richtigen Auswahl einer E-/A-Karte verwendet wird; und die Figuren 6 und 7 Ablaufdiagramme sind, die kurz die im gegenwärtigen System verwendeten Einstellroutinen veranschaulichen.
  • Figur 1 veranschaulicht ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung in Form eines Tischrechnersystems mit integriertem Schaltkreis, welches über eine benutzertransparente Einrichtung von Adressierparametern und anderer variabler Systembetriebsmittelparameter für angeschlossene periphere Optionen verfügt. Der Benutzer wird hierbei nicht mit der Einstellung von Dip-Schaltern belastet und er muß auch keine komplizierten Einstellprozeduren etc. durchführen. Die Konflikte zwischen den Systembetriebsmitteln werden durch Neuzuweisung von Parametern reduziert oder ausgeschaltet. Weitere Parameter sind Prioritätsebenen und ein Zustandsbit, wodurch der gleichzeitige Anschluß von zwei identischen Optionen möglich ist.
  • Die Systemplatte 1 enthält Mehrfachsteckbuchsen oder -steckplätze 2-0 bis 2-7, in die optionelle E/A-Karten 5-0 bis 5-7 austauschbar eingesteckt werden können. Diese Karten steuern verschiedene Arten von peripheren Geräten (Diskettenlaufwerke, Drucker, etc.) und Erweiterungsspeichern, die entweder auf entsprechenden Karten integriert enthalten oder über externe, nicht dargestellte Verbindungsteile daran angeschlossen sind. Platte 1 enthält außerdem Elemente des Zentralverarbeitungssystems mit der zentralen Verarbeitungseinheit (CPU) 8, dem Direktzugriffsspeicher (RAM), den Hauptspeichermodulen 9, 10, 11, den Steuerungen 12 für Direktspeicherzugriff (DMA), Zeitgebersteuerungen 13, den Steckplatzadreßdekodierer 14, dessen Funktion weiter unten beschrieben wird, andere logische Elemente, die für die vorliegende Diskussion nicht relevant sind, die unter 15 zusammengefaßt werden, den Netzanschluß 16 und den Bus 17, welcher die zentralen Verarbeitungselemente untereinander und mit den angeschlossenen Peripheriegeräten verbindet. Die dunkel eingezeichneten Teile des Busses stellen die Mehrfach-Adreßleitungen 17b, die Datenleitungen 17c und die Steuerleitungen 17a dar (Figur 2).
  • Ein Merkmal hiervon ist, daß die Steckplätze 2-0 bis 2-7 von "Steckplatzadreß"-Signalen auf den Adreßleitungen von Bus 17 während der Einstellroutinen adressiert werden können, und daß Karten, die sich in den Steckplätzen befinden, während der normalen Programmausführung separat von "E/A-Adreß"-Signalen auf den Adreßleitungen adressiert werden können; hierbei sind die Steckplatzadressen und die E/A-Adressen deutlich unterschiedliche Werte, die der tatsächlichen Lage der Steckbuchsen bzw. den aktuell angeschlossenen Gerätetypen zugeordnet sind. Viele unterschiedliche Gerätetypen können potentiell an jede der wenigen Steckbuchsen des Systems angeschlossen werden.
  • Eines der Speichermodule, Modul 10 in der Abbildung, ist nicht flüchtig und speichert Informationen für jeden der Steckplätze 2-0 bis 2-7 und seine zugeordnete Karte, wenn das System abgeschaltet wird. Dieses Modul kann zum Beispiel aus einer Anordnung kapazitiver Speicherschaltkreise bestehen, das heißt, aus bekannten Komplementär-Metalloxid-Silizium-Halbleiterschaltkreisen (CMOS), die so konfiguriert sind, daß sie bei eingeschaltetem System mit Systemstrom und bei ausgeschaltetem Systemstrom mit Batteriestrom 18 arbeiten. Innerhalb dieses Moduls ist jedem Steckplatz ein getrennt adressierbarer Raum zugeordnet, der bestimmte Informationen in bezug auf diesen Steckplatz speichert. Wie in der Abbildung dargestellt, enthält diese Information einen Identitätswert ID, einen Adressierfaktor AD, einen Prioritätswert PR, ein Zustandsbit S und andere Informationen O.
  • Ein Merkmal, das beschrieben werden soll, ist die Nutzung dieser Information im nicht flüchtigen Speicher zur Beschleunigung der Initialisierung (Figur 7) des Systems, wenn sich die Steckplatzkonfiguration seit dem letzten Abschaltvorgang nicht verändert hat, um dadurch die Wartezeit für den Benutzer nach Betätigen des (nicht dargestellten) Systemnetzschalters oder nach einem System- oder Kanal-Reset bis zum Beginn seiner Anwendung zu verkürzen. Dieser Unterschied in der Komplexität und der Anzahl der erforderlichen Schritte wird durch die Figuren 6 (Initialisierung) und 7 (POST) veranschaulicht.
  • Einzelheiten der Karten 5-7 werden als repräsentativ für die relevanten logischen Organisationen aller Karten angegeben, soweit es zur Beschreibung des vorliegenden Systems erforderlich ist. Die Treiberschaltungen 20 werden bei der Fertigung vorverdrahtet und übertragen unter den nachfolgend beschriebenen Bedingungen einen Satz von Identitätssignalen ID, welche diesen Kartentyp und sein entsprechendes peripheres Gerät eindeutig identifizieren.
  • Das Register 21 speichert Parameterinformationen zur Steuerung von Übermittlungen zwischen der Karte und dem System, wie den Adreßfaktor AD, den Prioritätswert PR, das Zustandsbit S und andere Informationen O, die in bezug auf Modul 10 beschrieben wurden. Diese Informationen werden vom Zentralsystem während der Einschaltinitialisierung gesetzt (Figur 6). Ein Merkmal des Systems ist, daß, wenn die Steckplatzbedingungen sich seit dem letzten Abschalten des Systems nicht verändert haben, die Information einfach vom nicht flüchtigen Speicher 10 in einer relativ schnellen Operation zum Register 21 übertragen wird (Figur 7), während bei veränderten Steckplatzbedingungen das System einen längeren Programmprozeß durchführen muß (Figur 6), um einige oder alle Informationen abzurufen und/oder zu entwickeln und diese dann sowohl zum Speicher 10 als auch zum Kartenregister 21 zu übertragen.
  • Die Steuerlogik 22 und die Dekodierlogik 23 steuern das Ansprechen der Karten 5-7 auf die E/A-Adressen, die auf dem Bus 17 erscheinen. Wenn der Systemstrom eingeschaltet wird, sind die Karten zunächst nur durch ihre Steckbuchsen und einen Teil des Adreßbus addressierbar. Nach dem Einschaltprozeß steuert jedoch der Wert AD im Register 21 den Dekodierer 23, um eine Standard- oder Alternativ-E/A-Adresse zu erkennen, welche eindeutig dem Kartentyp zugeordnet ist, und keine Relation zum Steckbuchsenplatz hat. Findet eine solche Erkennung statt, bestimmen der Prioritätswert PR und das Zustandsbit S in Verbindung mit der Steuerlogik 22, wann Daten zwischen der Karte und dem Bus 17 ausgetauscht werden können. Eine Möglichkeit, wie ein AD-Wert, der Dekodierer 23 und die Logik 22 eine E/A-Adresse erkennen, wird in Interfacing to the IBM Personal Computer von L. Eggebrecht, veröffentlicht 1983, auf den Seiten 130 und 131 dargestellt und beschrieben.
  • Während seiner Einschaltsequenz adressiert das Zentralsystem im Betrieb einzeln die optionellen Steckbuchsen, indem es entsprechende "Steckplatzadreß"-Signale auf dem Bus sendet, welche eindeutig vom Dekodierer 14 erkannt werden und zu einer getrennten Aktivierung der Einstell- (oder Kartenfreigabe-) Leitungen EC0-EC7 führen, die zu den jeweiligen Steckbuchsen 2-0 bis 2-7 und durch die Steckbuchsen zu den angeschlossenen Karten 5-0 bis 5-7 führen. Ist bei Aktivierung einer solchen Leitung die betreffende Steckbuchse vakant, wird der sedezimale Wert FFFF an das System zurückgeleitet, welches den weiteren Betrieb in bezug auf diese Steckbuchse beendet. Enthält jedoch die betreffende Steckbuchse eine Karte, konditioniert die aktivierte Leitung in Verbindung mit zusätzlichen Adreßsignalen auf dem Bus 17 die Logik 22 auf der betreffenden Karte, die bewirkt, daß die Treiber 20 die oben genannten ID-Signale übertragen, die die betreffende Karte und den jeweiligen Gerätetyp identifizieren. Die System-CPU vergleicht die zurückkommenden ID-Signale mit dem ID-Wert, der an der Stelle im Speicher 10 gespeichert ist, der dem betreffenden Steckplatz zugeordnet ist, und setzt eine Meldung, die angibt, ob die verglichenen Werte gleich oder verschieden sind. Diese Meldung dient effektiv als eine Verzweigungsbedingung für nachfolgende Programmprozesse, welche bestimmen, welcher Vorgang in bezug auf den jeweiligen Steckplatz ablaufen soll.
  • Handelt es sich bei der gerade erwähnten Meldung um einen paarigen Vergleich und haben sich die Bedingungen für alle anderen Steckplätze nicht verändert, wird in einem nachfolgenden Programmprozeß einfach der Wert von AD, PR, S und O, der aktuell an der zugeordneten Stelle im Speichers 10 gespeichert ist, zur betreffenden Karte zur Speicherung in ihrem Register 21 übertragen. Handelt es sich bei der Meldung um einen nicht paarigen Vergleich und wird durch den übertragenen ID angezeigt, daß der betreffende Steckplatz eine Karte enthält, verwendet der Prozessor 8 den übertragenen ID und die von den anderen Steckplätzen zusammengetragenen Informationen, um neue Werte für AD, PR, S und O für die jeweilige Karte abzurufen und/oder zu entwickeln, unter Verwendung von Dateien, in denen die Anforderungen und Alternativen für die Betriebsmittel der Karte beschrieben sind. Nachdem alle Kartenwerte festgelegt sind, werden die Werte für jede Karte nacheinander zuerst zu der Stelle des jeweiligen Steckplatzes im Speicher 10 und anschließend zum jeweiligen Kartenregister 21 übertragen.
  • Nicht paarige Vergleiche treten dann auf, wenn sich der Zustand der abgefragten Steckbuchse verändert hat. Der im Speicher 10 gespeicherte ID-Wert für eine Steckbuchse, die beim letzten Abschaltvorgang vakant war, ist FFFF, und der ID-Wert, der für eine vorher besetzte Steckbuchse gespeichert wurde, ist der ID-Wert der Karte, welche diesen Steckplatz zuletzt besetzte. Wenn also in einem vorher vakanten Steckplatz eine Karte installiert oder gegen eine Karte mit einem unterschiedlichen ID ausgetauscht wird, kommt es zu einem nicht paarigen Vergleich, welcher bewirkt, daß das System neue Werte für AD, PR, S und O für die entsprechende Karte abruft und/oder entwickelt.
  • Wie bereits oben angemerkt, kann das System mit nicht paarigen Meldungen solange nicht operieren, bis die Zustände aller Steckbuchsen bestätigt wurden. Das ist deswegen der Fall, weil sich die Prioritätsebene und in bestimmten Fällen die Adreßund Zustandswerte, die irgendeiner Karte zugeordnet sind, auch auf die Karten in anderen Steckplätzen beziehen. Die Adreß - und Zustandswerte sind relativ, wenn zwei Karten mit demselben Identitäts-ID gleichzeitig installiert sind, entweder, um für eine redundante Sicherung bei einem Geräteausfall zu sorgen, oder um zusätzliche Gerätekapazität zur Verfügung zu stellen. In den zuletzt genannten Fällen kann der Zustandswert dazu verwendet werden, eine Sicherungseinrichtung während des normalen Systembetriebs in einen inaktiven Zustand zu versetzen, oder die Prioritätswerte können dazu verwendet werden, daß beide Geräte voll, jedoch auf unterschiedlichen Prioritätsebenen, arbeiten.
  • Im bevorzugten Ausführungsbeispiel wird die Systeminformation in den acht Steckplatzpositionen (von denen nur drei - 30, 31, 32 - dargestellt sind) des Moduls 10 gespeichert, und können bis zu acht Leistungsmerkmal-Karten 5-0 bis 5-7 aufnehmen. Jede Steckplatzposition ist vier Bytes breit, achtundzwanzig Bytes für sieben Leistungsmerkmal-Karten. Der Karten-ID ist in den ersten beiden Bytes gespeichert, die Schalter-(Parameter-) Einstellungen in den letzten beiden Bytes. Der entsprechende ID und die Parameterdaten auf jeder Karte sind in den Treibern 20 beziehungsweise im Register 21 gespeichert.
  • Figur 3 zeigt schematisch einen bestimmten Teil der Logik auf der Platte 1 und der Leistungsmerkmalkarte 5-7, die während der Einstellroutinen zum Auslesen eines Karten-ID und zum Speichern von Parametern im Register 21 verwendet wird. In bezug auf die Figur 3 sind die sedezimalen E/A-Adreßwerte, die bestimmten Komponenten auf jeder Leistungsmerkmalkarte zugeordnet sind, wie folgt:
  • 096 - Steckbuchsenauswahlwert (ein Byte)
  • 100, 101 - ID-Treiber 20 (zwei Bytes)
  • 102, 103 - Parameterregister 21 (zwei Bytes)
  • Es handelt sich hierbei um "Schein"-Adressen, da sie vom Prozessor 8 während der Einstelloperationen für den Zugriff auf E/A-Karten und Komponenten über die Steckplätze verwendet werden. Die Adresse 096 wählt die Logik (Gatter 38, 39) des Steckplatzadreßdekodierers 14 zum Einspeichern des Kartenauswahlwerts in das Steckplatzregister 40, sowie außerdem für das Auslesen des Wertes, z. B. während der Diagnose. Die Adreßleitungen A0 und A1 der Figur 3 bilden die unteren Adreßwerte 00, 01, 02 und 03 für die Auswahl der Komponenten 20 und 21, während ein logisches Signal 1 auf der Adreßleitung A2 den signifikantesten Ziffernwert 1 liefert. A0, A1 und A2 werden mit den betreffenden Bitleitungen des Adreßbus 17b, Figur 2, gekoppelt.
  • Figur 3 zeigt außerdem ausführlicher einen bestimmten Teil der Logik des Steckplatzadreßdekodierers 14 und der Steuerlogik 22 der Karte 7, die in den Einstellroutinen der Figuren 6 und 7 verwendet werden. Zur Vereinfachung der Diskussion wird angenommen, daß eine Adressierung von zwei Bytes gleichzeitig, das heißt, in einem Zyklus, verfügbar ist, und daß Datenübertragungen von zwei Bytes auf den Bussen stattfinden. Demnach gattert die Dekodieradresse 101 beide Bytes für die Adressen 101 und 100.
  • Das Steckplatzregister 40 wird programmgesteuert, um einen Drei-Bit-Wert (000-111) entsprechend einem Steckplatz (2-0 bis 2-7), auf den zugegriffen werden soll, zu speichern. Eine Dekodierschaltung 41 verändert diesen Drei-Bit-Binärwert in eine Eins-in-Acht-Leitungsausgabe, jedoch nur dann, wenn er von einem Signal auf der Eingabeleitung 42 gegattert wird. Jede Ausgabeleitung, wie zum Beispiel EC7, ist über die jeweilige Steckbuchse an die in dieser Steckbuchse befindliche Karte an geschlossen. Wenn eine Dekodierschaltung 43 eine Adresse im Bereich 0100 - 0103 während einer Einstellroutine dekodiert, erzeugt sie eine Ausgabe auf Leitung 42, den Wert in 40 so zu gattern, daß eine Ausgabe (siehe Figur 4) auf eine Karteneinstell-Leitung, z. B. EC7, bewirkt wird, eine der Steuerleitungen 17a des Bus 17.
  • Diese Ausgabe auf EC7 wird auf die UND-Gatter 44 und 45 geschaltet. Die Adreßleitung A2 wird mit den Gattern 44 und 45 gekoppelt. Eine E/A-Leseleitung IOR und eine E/A-Schreibleitung IOW (von den Steuerleitungen 17a dekodiert) werden mit den Gattern 44 bzw. 45 gekoppelt. Eine Ausgabe 46 vom Gatter 44 wird mit einem Paar von Dekodierschaltungen 47 und 48 gekoppelt. Eine Ausgabe 49 vom Gatter 45 wird mit einer Dekodierschaltung 50 gekoppelt. Eine Ausgabe 51 von der Dekodierschaltung 48 wird mit der ID-Treiberschaltung 20 gekoppelt und die Ausgabe 52 von der Dekodierschaltung 50 wird mit dem Parameterregister 21 gekoppelt.
  • Während der Post-Einstellroutine der Figur 7 setzt der Prozessor 8, wenn ein ID von der Karte 7 abgerufen wird, A2 zwangsweise negativ (logische 1) und setzt A1, A0 zwangsweise auf logisch 01 (Adresse 101). EC7 ist negativ (Figur 4). Wenn IOR negativ wird, erzeugt das Gatter 44 eine Ausgabe bei 46, um eine Ausgabe bei 51 zu erzeugen, welche den Karten-ID-Wert in 20 zum Datenbus 17c gattert. Prozessor 8 vergleicht diesen ID mit dem ID in der betreffenden Steckplatzposition im Speichermodul 10. Wenn die IDs gleich sind, überträgt der Prozessor 8 die Parameterwerte in der Steckplatzposition 32 (Figur 1) zum Datenbus 17c und setzt A2, A1, A0 zwangsweise auf logisch 111 (Adresse 103). Kurz danach gibt der Prozessor 8 einen IOW aus und bewirkt damit, daß das Gatter 45 eine Ausgabe auf 49 erzeugt. Hierdurch wird über die Leitung 52 eine Ausgabe von 50 zum Register 21 gegattert, um die Parameterwerte auf Bus 17c in das Register 21 zu gattern. Die Ausgabe 53 der Dekodierschaltung 47 wird während der diagnostischen Routinen verwendet, um die Ausgabe des Parameterregisters 21 über Gatter 54 zum Bus 17c zu gattern.
  • Wie bereits oben in Zusammenhang mit der Einstellroutine erörtert, wird ein ID mit dem sedezimalen Wert FFFF während eines ID-Abrufvorganges zurückgeleitet, wenn die adressierte Steckbuchse leer ist. Eine Methode, dieses Ergebnis zu erreichen, wird in Figur 3 dargestellt. Eine vorverdrahtete Schaltung 60 wird so gegattert, daß sie den Bus 17 während des IOR-Zyklus durch ein negatives abgehendes Signal auf einer der Kartenfreigabeleitungen EC1 bis EC7 über die ODER-Schaltung 61 und das negative abgehende Signal auf IOR zwangsweise auf alle "1en" setzt. Befindet sich in der Steckbuchse eine Karte, die adressiert wurde, wird ihr ID gleichzeitig zum Bus 17c gegattert und alle logischen Nullen in diesem ID übersteuern die logischen 1en von 60, um den ID auf Bus 17c richtig wiederzugeben.
  • Die Logik der Figur 3 wird während den Initialisierungs- und den POST-Einstellroutinen der Figuren 6 und 7 in ähnlicher Weise verwendet.
  • Wenn zwei identische Karten (gleicher ID-Wert) an zwei der E/A-Steckplätze angeschlossen sind, und wenn beide aktiv gemacht werden sollen, wird der ersten Karte die E/A-Standardadresse auf einer Prioritätsebene, und der zweiten Karte eine alternative E/A-Adresse auf einer anderen Prioritätsebene zugeordnet.
  • Die Logik der Figur 5 wird dann während einer diagnostischen Routine genutzt, um festzustellen, ob jede Karte einwandfrei auf ihre jeweilige E/A-Adresse anspricht. Die Adressendekodierlogik 23 dekodiert die Adresse auf Bus 17b, wenn sie der alternativen Adresse entspricht, wenn der betreffende alternative Adreßfaktor AD im Parameterregister 21 gespeichert und das am wenigsten signifikante Bit eingeschaltet ist (die Karte aktiv ist). In ähnlicher Weise erzeugt eine Prioritätsdekodierschaltung 55 eine Ausgabe, wenn der Prioritätswert auf Bus 17a dem Wert PR im Register 21 entspricht und das Aktivbit der Karte eingeschaltet ist. Werden von der Logik 23 und 55 Ausgaben erzeugt, erzeugt ein UND-Gatter 56 ein Rückkoppelungssignal auf Leitung 57, um ein Bit in einem Register 58 auf der Platte 1 zu setzen. Unter Programmsteuerung liest die CPU 8 das Register 58, um festzustellen, daß eine und nur eine Karte einwandfrei auf die E/A-Alternativadresse und das Reset- Register 58 angesprochen hat. Ähnliche Schaltungen auf den anderen identischen Karten sprechen auf die Standard-E/A-Adresse und die betreffende Prioritätsebene an, um für diagnostische Zwecke ein anderes Bit im Register 58 zu setzen.

Claims (8)

1. Ein digitales Datenverarbeitungssystem mit einer Vielzahl von Ein-/Ausgabesteckbuchsen (2-0 bis 2-7) zur Aufnahme einer entsprechenden Vielzahl optioneller Ein-/Ausgabekarten (5-0 bis 5-7), von denen jede Identifikationssdaten speichert, die sich auf die dadurch zur Verfügung gestellte Option beziehen, gekennzeichnet durch einen nicht flüchtigen Speicher (10), der dazu dient, für jede Steckbuchse Identifikationsdaten zu speichern, welche sich auf eine Karte beziehen, die eine solche Steckbuchse besetzt, sowie Betriebsdaten zur Steuerung der Ausführung der zugeordneten Option, ein Mittel (14) zur Sendung eines Freigabesignals an die genannten Steckbuchsen beim Einschalten, um Identifikationsdaten von jeder eine Steckbuchse besetzenden Karte zu erhalten, ein Mittel (8) zum Vergleichen der so gewonnenen Identifikationsdaten mit Identifikationsdaten, die beim Abschalten in dem genannten nicht flüchtigen Speicher festgehalten wurden, für Karten, die die betreffenden Steckbuchsen besetzen, um festzustellen, ob die festgehaltenen Betriebsdaten für aktuell in den steckbuchsen befindliche Karten gültig sind, und Gatterschaltmittel (45), welche auf einen erfolgreichen Vergleich ansprechen und gültige Betriebsdaten zur Speicherung in die genannten Karten gattern, um die Ausführung der dadurch zur Verfügung gestellten Optionen zu steuern.
2. Ein System gemäß Anspruch 1, das eine oder mehre optionelle Karten enthält, die in den genannten Steckbuchsen installiert sind, wobei jede Karte Schaltungsmittel (20) zur Erzeugung der genannten Identifikationsdaten als Antwort auf das genannte Freigabesignal enthält, und Registermittel (21) zum Speichern der genannten gültigen Betriebsdaten vom genannten Speicher.
3. Ein System gemäß Anspruch 1 oder Anspruch 2, welches ein Mittel (60) zur Erzeugung fixierter Identifikationsdaten in Antwort auf an leere Steckbuchsen geleitete Freigabesignale enthält.
4. Ein System gemäß Anspruch 3, mit Mitteln (8 und Figur 6) für die erste Einstellung von Betriebsdaten im genannten Speicher in Antwort auf Identifikationsdaten, die von sequentiell freigegebenen Karten in den genannten Steckbuchsen empfangen wurden, und diese fixierten Identifikationsdaten leeren Steckbuchsen entsprechen.
5. Ein System gemäß Anspruch 4, mit Mitteln (8 und Figur 7) für die Übertragung entsprechender Betriebsdaten vom genannten Speicher zum Registermittel in jeder in einer Steckbuchse befindlichen Karte, in Antwort auf die Erkennung einer Gleichheit zwischen den Identifikationsdaten von jeder Karte in einer Steckbuchse, zusammen mit den genannten fixen Identifikationsdaten für jede leere Steckbuchse, und den genannten Identifikationsdaten im genannten Speicher, oder, in Antwort auf die Erkennung einer Ungleichheit zwischen diesen, zur Aktualisierung der genannten Betriebsdaten im genannten Speicher in Antwort auf die von den Karten empf angenen Identifikationsdaten, und diese genannten fixierten Identifikationsdaten leeren Steckbuchsen entsprechen.
6. Eine Methode für die automatische Einstellung von Betriebsdaten für den Betrieb von optionellen Karten, die in die Ein-/Ausgabesteckbuchsen eines Mikrorechnersystems eingesteckt werden können, wobei jede optionelle Karte Identifikationsdaten speichert, welche die dadurch zur Verfügung gestellte Option identifizieren,
gekennzeichnet durch folgende Schritte:
beim ersten Einschalten des Systems Erzeugung von Parametern für die optionellen Karten für die in die Steckbuchsen eingesteckten Karten und Speichern der erzeugten Parameter in einem nicht flüchtigen Speicher;
beim nachfolgenden Einschalten Feststellung, daß die gespeicherten Parameter in bezug auf die in die Steckbuchsen eingesteckten optionellen Karten gültig bleiben;
Übertragung der gültigen Parameter vom Speicher zu den jeweiligen optionellen Karten;
und Verwendung der so übertragenen Parameter als Steuerdaten für den Ablauf der durch solche optionellen Karten zur Verfügung gestellten Optionen.
7. Eine Methode gemäß Anspruch 6, in welcher die genannten Parameter Identitätsdaten enthalten, und jede optionelle Karte Mittel zur Erzeugung von Identitätsdaten enthält, und der Schritt zur Feststellung, daß die gespeicherten Parameter gültig bleiben, einen Vergleich der Identitätsdaten von jeder optionellen Karte mit den Identitätsdaten innerhalb der Parameter enthält, die an einem Speicherplatz entsprechend der Steckbuchse, in die die Karte eingesteckt wurde, gespeichert sind.
8. Eine Methode gemäß Anspruch 6 oder Anspruch 7, in der die genannten Parameter einen eindeutigen Parametersatz enthalten, welcher das Nichtvorhandensein einer optionellen Karte in einer Steckbuchse darstellt, und der Schritt zur Feststellung, daß die gespeicherten Parameter gültig bleiben, desweiteren einen Schritt enthält für die Erzeugung des genannten eindeutigen Parametersatzes bei Erkennung des Nichtvorhandenseins einer optionellen Karte in einer Steckbuchse und, durch Vergleich, Bestimmung, ob der gespeicherte Parametersatz, der dieser Steckbuchse entspricht, dem eindeutigen Parametersatz entspricht, wobei hierdurch festgestellt wird, ob eine optionelle Karte beim Abschalten des Systems eingeführt wurde.
DE88103609T 1987-03-13 1988-03-08 Datenverarbeitungssystem mit einer steckbaren optionellen Karte. Expired - Lifetime DE3881414T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US2139187A 1987-03-13 1987-03-13

Publications (2)

Publication Number Publication Date
DE3881414D1 DE3881414D1 (de) 1993-07-08
DE3881414T2 true DE3881414T2 (de) 1993-12-23

Family

ID=21803937

Family Applications (3)

Application Number Title Priority Date Filing Date
DE88103609T Expired - Lifetime DE3881414T2 (de) 1987-03-13 1988-03-08 Datenverarbeitungssystem mit einer steckbaren optionellen Karte.
DE8803316U Expired DE8803316U1 (de) 1987-03-13 1988-03-11 Digitalrechner mit steckbarer Erweiterungskarte
DE3808168A Expired DE3808168C2 (de) 1987-03-13 1988-03-11 Digitalrechner mit steckbarer erweiterungskarte

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE8803316U Expired DE8803316U1 (de) 1987-03-13 1988-03-11 Digitalrechner mit steckbarer Erweiterungskarte
DE3808168A Expired DE3808168C2 (de) 1987-03-13 1988-03-11 Digitalrechner mit steckbarer erweiterungskarte

Country Status (24)

Country Link
EP (1) EP0281999B1 (de)
JP (3) JPS63231560A (de)
KR (1) KR950008223B1 (de)
CN (1) CN1016291B (de)
AT (1) ATE90162T1 (de)
AU (1) AU602388B2 (de)
BE (1) BE1001459A3 (de)
BR (1) BR8801091A (de)
CA (1) CA1335843C (de)
DE (3) DE3881414T2 (de)
DK (1) DK169366B1 (de)
ES (1) ES2041715T3 (de)
FI (1) FI93585C (de)
FR (1) FR2612313A1 (de)
GB (2) GB8725111D0 (de)
HK (2) HK33292A (de)
IL (1) IL85146A (de)
IT (1) IT1216768B (de)
MX (1) MX167373B (de)
MY (2) MY134225A (de)
NL (1) NL189101C (de)
NO (1) NO175879C (de)
NZ (1) NZ223454A (de)
SG (1) SG5492G (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8725111D0 (en) * 1987-03-13 1987-12-02 Ibm Data processing system
GB2204163B (en) * 1987-04-11 1991-10-16 Apple Computer Self-identifying scheme for memory
US5257387A (en) * 1988-09-09 1993-10-26 Compaq Computer Corporation Computer implemented method and apparatus for dynamic and automatic configuration of a computer system and circuit boards including computer resource allocation conflict resolution
US5450570A (en) * 1988-09-09 1995-09-12 Compaq Computer Corp. Computer implemented method and apparatus for dynamic configuration of a computer system and circuit boards including computer resource allocation conflict resolution
US5353432A (en) * 1988-09-09 1994-10-04 Compaq Computer Corporation Interactive method for configuration of computer system and circuit boards with user specification of system resources and computer resolution of resource conflicts
US5263148A (en) * 1988-09-09 1993-11-16 Compaq Computer Corporation Method and apparatus for configuration of computer system and circuit boards
US5319770A (en) * 1989-10-03 1994-06-07 International Business Machines Corporation Data processing method and apparatus for verifying adapter description file choices
EP0429780B1 (de) * 1989-11-29 1997-11-12 Kabushiki Kaisha Toshiba Zum Anschluss einer Erweiterungseinheit geeignetes Rechnersystem
JPH03171310A (ja) * 1989-11-30 1991-07-24 Toshiba Corp パーソナルコンピュータ
US5056001A (en) * 1989-12-20 1991-10-08 Ge Fanuc Automation North America, Inc. Method for configuring an input/output module coupled to a programmable logic controller
JPH0776952B2 (ja) * 1990-02-02 1995-08-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 追加デバイスのコンピュータ・モニタリング・システム
EP0443876A3 (en) * 1990-02-23 1992-01-02 Kabushiki Kaisha Toshiba Computer system capable of connecting expansion unit
JP2785998B2 (ja) * 1990-05-18 1998-08-13 富士通株式会社 計算機システム
US5237690A (en) * 1990-07-06 1993-08-17 International Business Machines Corporation System for testing adaptor card upon power up and having disablement, enablement, and reconfiguration options
US5410712A (en) * 1990-10-16 1995-04-25 Kabushiki Kaisha Toshiba Computer system equipped with extended unit including power supply
US5265238A (en) * 1991-01-25 1993-11-23 International Business Machines Corporation Automatic device configuration for dockable portable computers
IT1252789B (it) * 1991-08-09 1995-06-28 Tower Tech Srl Sistema per definire dinamicamente la configurazione di schede di espansione per calcolatori personali con bus standard
JPH0736175B2 (ja) * 1991-10-11 1995-04-19 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システムのシステム構成設定方法、データ処理システム、及びデータ処理システム用拡張ユニット
WO1993008532A2 (en) * 1991-10-18 1993-04-29 Epson Portland, Inc. Basic input/output system (bios) program storage on a motherboard for a variety of computer cpu types
US5307320A (en) * 1992-09-23 1994-04-26 Intel Corporation High integration DRAM controller
FI99238C (fi) * 1994-02-14 1997-11-10 Nokia Telecommunications Oy Menetelmä laiteasetusten varmentamiseksi
FR2719402B1 (fr) * 1994-05-02 1996-07-05 Rs Automation Ind Sa Calculateur industriel.
US6567904B1 (en) 1995-12-29 2003-05-20 Intel Corporation Method and apparatus for automatically detecting whether a memory unit location is unpopulated or populated with synchronous or asynchronous memory devices
US5790890A (en) * 1996-02-29 1998-08-04 Sun Microsystems, Inc. Identification interface
GB9712799D0 (en) * 1997-06-19 1997-08-20 Int Computers Ltd Initial program load
JP3663846B2 (ja) * 1997-08-26 2005-06-22 松下電工株式会社 ベースボード及びそれに装着される電源ユニット並びにcpuユニット
US5930496A (en) * 1997-09-26 1999-07-27 Compaq Computer Corporation Computer expansion slot and associated logic for automatically detecting compatibility with an expansion card
JPH11184806A (ja) * 1997-12-18 1999-07-09 Fujitsu Ltd バス制御装置
EP0933711B1 (de) * 1998-01-29 2006-12-20 Infineon Technologies AG Anordnung und Verfahren zum Bereitstellen von Daten zur Charakterisierung von verschiedenen Einheiten an einem Bussystem
US6161151A (en) * 1998-01-30 2000-12-12 Object Technology Licensing Corporation Object-oriented global resource conflict resolver formatting resource requirements into a predetermined standard format and iteratively computing a resource assignment for each I/O function
US6901457B1 (en) * 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
KR100319870B1 (ko) * 1999-08-23 2002-01-10 윤종용 비휘발성 메모리에 저장된 데이터의 안전 처리방법
KR100367588B1 (ko) * 2000-01-24 2003-01-10 엘지전자 주식회사 디지털데이터 플레이어의 상대주소 할당 장치 및 방법
KR100690601B1 (ko) * 2000-05-23 2007-03-09 엘지전자 주식회사 데이터 관리 시스템 및 그 방법
JP3585816B2 (ja) * 2000-07-26 2004-11-04 Tdk株式会社 ディジタル式記録再生装置
JP4190789B2 (ja) 2002-04-05 2008-12-03 日本電気株式会社 コンピュータシステムにおけるpci拡張カードの自動隠蔽方法、およびそのシステム
US7035945B2 (en) * 2003-03-27 2006-04-25 Sun Microsystems Inc. Method and apparatus for identifying computer expansion cards
DE102006045715A1 (de) * 2006-09-27 2008-04-10 Nokia Siemens Networks Gmbh & Co.Kg Verfahren und Anordnung zur Konfiguration zumindest einer einem Netzknoten zugeordneten Netzeinheit
US8959253B2 (en) 2009-12-23 2015-02-17 Intel Corporation Virtualizing a powered down input/output device
JP5136593B2 (ja) * 2010-05-21 2013-02-06 横河電機株式会社 分析装置
KR102217920B1 (ko) * 2014-12-15 2021-02-22 삼성디스플레이 주식회사 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2842372A1 (de) * 1978-09-28 1980-04-10 Siemens Ag Speicherprogrammierbare steuerung
JPS5690316A (en) * 1979-12-22 1981-07-22 Toshiba Corp Apparatus address setting system
GB2101370A (en) * 1981-06-26 1983-01-12 Philips Electronic Associated Digital data apparatus with memory interrogation
US4545010A (en) * 1983-03-31 1985-10-01 Honeywell Information Systems Inc. Memory identification apparatus and method
JPS59218570A (ja) * 1983-05-25 1984-12-08 Sharp Corp コンピユ−タネツトワ−クシステム
GB2137382B (en) * 1983-08-20 1985-12-04 Christopher John Favero Jordan Computer memories
NZ209664A (en) * 1983-09-29 1987-05-29 Tandem Computers Inc Memory board address assignments: automatic reconfiguration
DE3347357A1 (de) * 1983-12-28 1985-07-11 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum vergeben von adressen an steckbare baugruppen
GB8420063D0 (en) * 1984-08-07 1984-09-12 Kontron Holding Ag Modular apparatus
GB2166893B (en) * 1984-10-05 1988-03-23 Sharp Kk Checking memory at system power-up
DE3586557D1 (de) * 1984-10-26 1992-10-01 Ibm Datenverarbeitungsvorrichtung mit festem adressraum und variablem speicher.
JPS61105659A (ja) * 1984-10-29 1986-05-23 Oki Electric Ind Co Ltd 情報処理システム
US4688172A (en) * 1984-11-13 1987-08-18 International Business Machines Corporation Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus
DE3508648C2 (de) * 1985-03-12 1987-01-02 Thermotechnik G. Bauknecht GmbH, 7012 Fellbach Einrichtung zur Sicherung von Daten in einem RAM eines Microcomputers
AU579725B2 (en) * 1985-05-02 1988-12-08 Digital Equipment Corporation Arrangement for expanding memory capacity
CA1234224A (en) * 1985-05-28 1988-03-15 Boleslav Sykora Computer memory management system
JPS6219904A (ja) * 1985-07-18 1987-01-28 Diesel Kiki Co Ltd マイクロプロセツサを用いた制御装置
GB8725111D0 (en) * 1987-03-13 1987-12-02 Ibm Data processing system

Also Published As

Publication number Publication date
FI93585B (fi) 1995-01-13
GB2202350B (en) 1991-07-24
MX167373B (es) 1993-03-19
SG5492G (en) 1992-03-20
DK135888A (da) 1988-09-14
JP3030342B2 (ja) 2000-04-10
NL189101B (nl) 1992-08-03
BR8801091A (pt) 1988-10-18
JPH09330151A (ja) 1997-12-22
CN1016291B (zh) 1992-04-15
JPH0583941B2 (de) 1993-11-30
DE8803316U1 (de) 1988-06-30
KR950008223B1 (en) 1995-07-26
NZ223454A (en) 1992-09-25
DE3808168A1 (de) 1988-09-22
AU1273888A (en) 1988-09-15
HK1004298A1 (en) 1998-11-20
FI880656A (fi) 1988-09-14
JPH06187283A (ja) 1994-07-08
JPS63231560A (ja) 1988-09-27
ATE90162T1 (de) 1993-06-15
JPH07113907B2 (ja) 1995-12-06
BE1001459A3 (fr) 1989-11-07
MY103559A (en) 1993-08-28
FI880656A0 (fi) 1988-02-12
DE3808168C2 (de) 1988-12-22
DK169366B1 (da) 1994-10-10
NO175879C (no) 1994-12-21
EP0281999B1 (de) 1993-06-02
AU602388B2 (en) 1990-10-11
GB8725111D0 (en) 1987-12-02
NL189101C (nl) 1993-01-04
KR880011649A (ko) 1988-10-29
GB8805328D0 (en) 1988-04-07
IL85146A (en) 1992-12-01
MY134225A (en) 2007-11-30
IT8819553A0 (it) 1988-02-26
NO175879B (de) 1994-09-12
FI93585C (fi) 1995-04-25
CN88100762A (zh) 1988-11-23
HK33292A (en) 1992-05-15
IT1216768B (it) 1990-03-08
EP0281999A2 (de) 1988-09-14
ES2041715T3 (es) 1993-12-01
NL8800598A (nl) 1988-10-03
NO880605L (no) 1988-09-14
NO880605D0 (no) 1988-02-11
FR2612313A1 (fr) 1988-09-16
DK135888D0 (da) 1988-03-11
GB2202350A (en) 1988-09-21
CA1335843C (en) 1995-06-06
DE3881414D1 (de) 1993-07-08
IL85146A0 (en) 1988-06-30
EP0281999A3 (en) 1989-08-23

Similar Documents

Publication Publication Date Title
DE3881414T2 (de) Datenverarbeitungssystem mit einer steckbaren optionellen Karte.
DE69209538T2 (de) Automatische Konfiguration einer Einheit für koppelbare Rechner
DE69414105T2 (de) Vorrichtung und verfahren zur automatischen erkennung und konfiguration eines peripheriegeräts
DE3685876T2 (de) Meister-sklave-mikroprozessorsystem mit einem virtuellen speicher.
DE3688972T2 (de) Programmierbare Datenübertragungsmodule.
DE69803087T2 (de) Integriertes bimodales einzelchip-steuergerät
DE69834401T2 (de) Businterfacesystem und verfahren
DE69330533T2 (de) Systemkonfigurationsänderung in einem Rechnersystem
DE69428538T2 (de) Verfahren zum konfigurieren von mehreren adapterkarten auf einem bus
DE2829550C2 (de)
DE69828074T2 (de) Direkt-speicherzugriff / transaktionen auf ein bus mit niedriger pinanzahl
DE69129960T2 (de) System zur Gestaltung eines geteilten Speichers
EP0434986A2 (de) Verfahren zur Inbetriebnahme einer an ein elektronisches Steuerungssystem angeschlossenen Baugruppe
DE69513113T2 (de) Verfahren zum synchronen Speicherzugriff
DE2523372B2 (de) Eingabe-ZAusgabe-Anschlußsteuereinrichtung
DE69423077T2 (de) Steuerungsvorrichtungen für nichtflüchtige Speicheranordnungen
DE3302929A1 (de) Speicherprogrammierbare steuerung
DE3650566T2 (de) System zur selektiven Verbindung zwischen mehreren Ports
DE69119149T2 (de) Struktur zur direkten Speicher-zu-Speicher-Übertragung
DE69431500T2 (de) Geringem Leistungsverbraucheinchipmikrorechner mit mehreren peripheren Schaltkreisen
DE68926807T2 (de) Erweiterte Eingabe-/Ausgabe-Schaltungsplatten-Adressierungsanordnung
DE60111542T2 (de) Verfahren, vorrichtung und system fur allgemeines steuerungerweiterungsmoduls
DE19983975B3 (de) Programmierbares Steuersystem und Rücksetz-Steuerverfahren für das programmierbare Steuersystem
DE3780813T2 (de) Datenuebertragungsschaltung.
EP0259786A1 (de) Auf einer Steckkarte für einen Mikrocomputer angeordnete Schnittstelle mit bestimmbaren Protokollen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition