JP3027958B2 - 回路装置及びプログラムを記録した記録媒体 - Google Patents
回路装置及びプログラムを記録した記録媒体Info
- Publication number
- JP3027958B2 JP3027958B2 JP9134896A JP13489697A JP3027958B2 JP 3027958 B2 JP3027958 B2 JP 3027958B2 JP 9134896 A JP9134896 A JP 9134896A JP 13489697 A JP13489697 A JP 13489697A JP 3027958 B2 JP3027958 B2 JP 3027958B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input signal
- signal
- waveform
- signal path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
Landscapes
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板上に
半導体集積回路を搭載したシステム等の回路装置及びこ
の回路装置に用いられるプログラムを記録した記録媒体
に関し、特に、上記システムの評価を行う場合に用いて
好適な回路装置及びプログラムを記録した記録媒体に関
する。
半導体集積回路を搭載したシステム等の回路装置及びこ
の回路装置に用いられるプログラムを記録した記録媒体
に関し、特に、上記システムの評価を行う場合に用いて
好適な回路装置及びプログラムを記録した記録媒体に関
する。
【０００２】
【従来の技術】従来、メモリやレジスタ等同一のＩＣを
多数搭載するプリント基板上において同期回路を構成す
る場合、プリント基板上の部品レイアウトの都合上、必
然的にそれら多数のＩＣへの入力信号を出力するＩＣか
ら近い位置に存在するＩＣと、遠い位置に存在するＩＣ
とが発生してしまう。そのため信号の波形が反射の影響
等であばれてしまうＩＣ入力端子の箇所と、比較的波形
が整形されているＩＣ入力端子の箇所とが存在してい
た。この対策として波形があばれてしまうＩＣ入力端子
の手前に波形整形を目的としたバッファの挿入やフィル
タを構成するため等の座を設けたり、設計変更を行うな
どしていた。
多数搭載するプリント基板上において同期回路を構成す
る場合、プリント基板上の部品レイアウトの都合上、必
然的にそれら多数のＩＣへの入力信号を出力するＩＣか
ら近い位置に存在するＩＣと、遠い位置に存在するＩＣ
とが発生してしまう。そのため信号の波形が反射の影響
等であばれてしまうＩＣ入力端子の箇所と、比較的波形
が整形されているＩＣ入力端子の箇所とが存在してい
た。この対策として波形があばれてしまうＩＣ入力端子
の手前に波形整形を目的としたバッファの挿入やフィル
タを構成するため等の座を設けたり、設計変更を行うな
どしていた。
【０００３】
【発明が解決しようとする課題】上述したように従来の
同一ＩＣを多数搭載するプリント基板システムにおいて
は、同一の信号線にもかかわらず、実装位置の都合上、
波形が反射の影響等であばれてしまうＩＣ入力端子の箇
所と、比較的整形されているＩＣ入力端子の箇所とが観
測される。波形があばれてしまう箇所における激しいノ
イズは、システム誤動作の直接的原因になる。またその
ノイズがＩＣの絶対最大定格を越えると、そのＩＣを破
壊してしまうことがある。従って、プリント基板実装
後、システム評価時においてノイズ低減用の設計変更を
施したり、入力端子の前にバッファの挿入を行うなど、
評価期間が長くなり、また実装密度、消費電力共に大き
くなっていた。更にプリント基板量産時における基板ご
との信号波形のばらつきにおいては、それぞれ固有の設
計変更が必要であった。
同一ＩＣを多数搭載するプリント基板システムにおいて
は、同一の信号線にもかかわらず、実装位置の都合上、
波形が反射の影響等であばれてしまうＩＣ入力端子の箇
所と、比較的整形されているＩＣ入力端子の箇所とが観
測される。波形があばれてしまう箇所における激しいノ
イズは、システム誤動作の直接的原因になる。またその
ノイズがＩＣの絶対最大定格を越えると、そのＩＣを破
壊してしまうことがある。従って、プリント基板実装
後、システム評価時においてノイズ低減用の設計変更を
施したり、入力端子の前にバッファの挿入を行うなど、
評価期間が長くなり、また実装密度、消費電力共に大き
くなっていた。更にプリント基板量産時における基板ご
との信号波形のばらつきにおいては、それぞれ固有の設
計変更が必要であった。
【０００４】本発明は上記の実情に鑑み成されたもの
で、信号を出力する側の回路に対する位置にかかわらず
常に波形の乱れのない信号を入力することのできる回路
を備えた回路装置及びプログラムが記録された記録媒体
を提供することを目的としている。
で、信号を出力する側の回路に対する位置にかかわらず
常に波形の乱れのない信号を入力することのできる回路
を備えた回路装置及びプログラムが記録された記録媒体
を提供することを目的としている。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による回路装置においては、入力信号を受
け取る回路と、上記入力信号を直接上記回路に与える第
１の信号経路と、上記入力信号の波形を整形する波形整
形回路と、上記入力信号を上記波形整形回路を通じて上
記回路に与える第２の信号経路と、初期化時に上記第１
の信号経路を通じて得られる上記入力信号と基準値とを
比較し、その比較結果に応じて上記第１、第２の信号経
路の一方を選択する制御手段とを設けている。
めに、本発明による回路装置においては、入力信号を受
け取る回路と、上記入力信号を直接上記回路に与える第
１の信号経路と、上記入力信号の波形を整形する波形整
形回路と、上記入力信号を上記波形整形回路を通じて上
記回路に与える第２の信号経路と、初期化時に上記第１
の信号経路を通じて得られる上記入力信号と基準値とを
比較し、その比較結果に応じて上記第１、第２の信号経
路の一方を選択する制御手段とを設けている。
【０００６】また、上記波形整形回路はノイズ低減用の
ｎ次フィルタ、又はｍ段の遅延素子で構成してよい。
ｎ次フィルタ、又はｍ段の遅延素子で構成してよい。
【０００７】また、上記制御手段は上記基準値を保持す
る保持手段を有し、上記初期化以後は、上記保持された
値に基づいて上記第１、第２の信号経路の選択を行うよ
うにしてもよい。
る保持手段を有し、上記初期化以後は、上記保持された
値に基づいて上記第１、第２の信号経路の選択を行うよ
うにしてもよい。
【０００８】さらに、上記回路を複数設けると共に、各
回路に与える上記入力信号を出力する出力側回路を設
け、上記回路及び出力側回路を同一基板上に設けてもよ
い。
回路に与える上記入力信号を出力する出力側回路を設
け、上記回路及び出力側回路を同一基板上に設けてもよ
い。
【０００９】また、本発明によるプログラムを記録した
記録媒体は、入力信号を受け取る回路に上記入力信号を
直接与える第１の信号経路と、上記入力信号を波形整形
回路を通じて上記回路に与える第２の信号経路との一方
を選択するための初期化プログラムを記録した記録媒体
であって、上記第１の信号経路を通じて得られる上記入
力信号と基準値とを比較する手順と、上記比較結果に応
じて上記第１、第２の信号経路の一方を選択する手順と
を実行させるためのプログラムを記録している。
記録媒体は、入力信号を受け取る回路に上記入力信号を
直接与える第１の信号経路と、上記入力信号を波形整形
回路を通じて上記回路に与える第２の信号経路との一方
を選択するための初期化プログラムを記録した記録媒体
であって、上記第１の信号経路を通じて得られる上記入
力信号と基準値とを比較する手順と、上記比較結果に応
じて上記第１、第２の信号経路の一方を選択する手順と
を実行させるためのプログラムを記録している。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図２はプリント基板上に多
数搭載されるＩＣの入力信号とクロックの波形図であ
る。図２（ａ）は信号を出力するＩＣから遠くに位置し
ているＩＣの入力端子上の信号波形、（ｃ）は信号を出
力するＩＣから近くに位置しているＩＣの入力端子上の
信号波形である。（ａ）と（ｃ）は同一信号線である。
（ｂ），（ｄ）は上記入力側のＩＣの入力端子上のクロ
ック波形である。（ｃ）は、（ａ）など遠くにあるＩＣ
の入力端子からの反射の影響を受けて波形があばれてい
る。この状態のままだと、本来信号‘１’と読むべきと
ころを‘０’として読み込んでしまう。
て図面を参照して説明する。図２はプリント基板上に多
数搭載されるＩＣの入力信号とクロックの波形図であ
る。図２（ａ）は信号を出力するＩＣから遠くに位置し
ているＩＣの入力端子上の信号波形、（ｃ）は信号を出
力するＩＣから近くに位置しているＩＣの入力端子上の
信号波形である。（ａ）と（ｃ）は同一信号線である。
（ｂ），（ｄ）は上記入力側のＩＣの入力端子上のクロ
ック波形である。（ｃ）は、（ａ）など遠くにあるＩＣ
の入力端子からの反射の影響を受けて波形があばれてい
る。この状態のままだと、本来信号‘１’と読むべきと
ころを‘０’として読み込んでしまう。
【００１１】図１は本発明によるシステム初期化方式を
実施した実施の形態を示すブロック図である。破線内の
５はメモリ部とする。６は複数の入力信号線で、入力信
号はアドレスとする。７は入力信号線６からの入力信号
を直接内部回路１０に伝搬する信号経路、８は上記入力
信号をノイズ低減用ｎ次フィルタ又はｍ段遅延素子で構
成される波形整形回路８ａを通して内部回路１０に伝搬
する信号経路、７ａ，８ｂは各信号経路７，８に設けた
バッファである。９は各信号経路７，８からの信号をラ
ッチするレジスタ、１０はメモリ部５のメモリセルを含
む内部回路、１３は初期化プログラムが記憶された外部
記憶装置、１１は外部記憶装置１３から読み込まれた信
号経路７，８の１つを決定するデータをラッチしておく
レジスタ、１２はマイクロプロセッサ、１４はデータバ
スである。尚、上記と同様に構成された多数のメモリ部
５が一つのプリント基板上に上記入力信号を出力するＩ
Ｃと共に搭載されてシステムが構成されているものとす
る。
実施した実施の形態を示すブロック図である。破線内の
５はメモリ部とする。６は複数の入力信号線で、入力信
号はアドレスとする。７は入力信号線６からの入力信号
を直接内部回路１０に伝搬する信号経路、８は上記入力
信号をノイズ低減用ｎ次フィルタ又はｍ段遅延素子で構
成される波形整形回路８ａを通して内部回路１０に伝搬
する信号経路、７ａ，８ｂは各信号経路７，８に設けた
バッファである。９は各信号経路７，８からの信号をラ
ッチするレジスタ、１０はメモリ部５のメモリセルを含
む内部回路、１３は初期化プログラムが記憶された外部
記憶装置、１１は外部記憶装置１３から読み込まれた信
号経路７，８の１つを決定するデータをラッチしておく
レジスタ、１２はマイクロプロセッサ、１４はデータバ
スである。尚、上記と同様に構成された多数のメモリ部
５が一つのプリント基板上に上記入力信号を出力するＩ
Ｃと共に搭載されてシステムが構成されているものとす
る。
【００１２】次に動作について説明する。図１に示され
るシステムが最初に電源投入されたとき、外部記憶装置
１３に格納されている初期化プログラムがロードされ、
マイクロプロセッサ１２内部やレジスタ９，１１を設定
していき、システムの初期化を実行していく。その際、
入力信号線６から信号経路７を通って得られた入力信号
の値をレジスタ９にラッチし、マイクロプロセッサ１２
は入力した値を１ビットずつ基準値と比較する。もし比
較した結果が図２に見られる様な波形のため異なってい
るビットがあれば、入力信号線６からの入力信号が自動
的に信号経路８を選択するような初期化プログラムを外
部記憶装置１３内部に格納しておく。
るシステムが最初に電源投入されたとき、外部記憶装置
１３に格納されている初期化プログラムがロードされ、
マイクロプロセッサ１２内部やレジスタ９，１１を設定
していき、システムの初期化を実行していく。その際、
入力信号線６から信号経路７を通って得られた入力信号
の値をレジスタ９にラッチし、マイクロプロセッサ１２
は入力した値を１ビットずつ基準値と比較する。もし比
較した結果が図２に見られる様な波形のため異なってい
るビットがあれば、入力信号線６からの入力信号が自動
的に信号経路８を選択するような初期化プログラムを外
部記憶装置１３内部に格納しておく。
【００１３】入力信号が信号経路７，８のどちらの経路
を経て、内部回路１０に入力されるかの基準値のビット
設定は、システムの起動中はレジスタ１１に保持されて
いる。この保持された値により、バッファ７ａ，８ｂの
動作が選択的に制御される。この値は２回目以降の評価
時やシステムの製品時には、起動時に外部記憶装置１３
からレジスタ１１へ自動的にダウンロードするようにし
てもよい。尚、外部記憶装置１３は半導体メモリ、磁気
的メモリ、ＣＤ−ＲＯＭ等であってよい。また、レジス
タ９，１１はメモリ部５の外部に設けてもよい。また入
力信号の信号経路７，８もメモリ部５の外部に設けてよ
い。
を経て、内部回路１０に入力されるかの基準値のビット
設定は、システムの起動中はレジスタ１１に保持されて
いる。この保持された値により、バッファ７ａ，８ｂの
動作が選択的に制御される。この値は２回目以降の評価
時やシステムの製品時には、起動時に外部記憶装置１３
からレジスタ１１へ自動的にダウンロードするようにし
てもよい。尚、外部記憶装置１３は半導体メモリ、磁気
的メモリ、ＣＤ−ＲＯＭ等であってよい。また、レジス
タ９，１１はメモリ部５の外部に設けてもよい。また入
力信号の信号経路７，８もメモリ部５の外部に設けてよ
い。
【００１４】図３は、図１の信号経路８における波形整
形回路８ａにｍ段の遅延素子を用いたときの入力信号と
クロックの波形図である。図３（ａ）は信号を出力する
ＩＣから近くにある入力信号線にｍ段の遅延を施した波
形、（ｂ）はクロックである。入力信号をｍ段遅延させ
ることによって、反射による激しい電圧の落ち込み箇所
を避け、読み込むべきデータ‘１’をラッチできる。
形回路８ａにｍ段の遅延素子を用いたときの入力信号と
クロックの波形図である。図３（ａ）は信号を出力する
ＩＣから近くにある入力信号線にｍ段の遅延を施した波
形、（ｂ）はクロックである。入力信号をｍ段遅延させ
ることによって、反射による激しい電圧の落ち込み箇所
を避け、読み込むべきデータ‘１’をラッチできる。
【００１５】以上のように本実施の形態によれば、シス
テムに電源投入して立ちあげた時に、プリント基板上に
多数搭載されたＩＣの入力信号線について、１本ずつ自
動的に波形のノイズ低減を行うことができる。
テムに電源投入して立ちあげた時に、プリント基板上に
多数搭載されたＩＣの入力信号線について、１本ずつ自
動的に波形のノイズ低減を行うことができる。
【００１６】即ち、外部記憶装置１３に記録されている
システム初期化方式のプログラムを実行することによ
り、メモリに代表される様なプリント基板上に多数の同
一ＩＣを搭載するシステムにおいて、その入力信号線１
本毎の波形をシステムが初期化する際に自動的にノイズ
低減やノイズによって信号があばれている箇所を避けて
信号をラッチすることができる。このため、評価時にお
ける余分な設計変更を施すことなく、評価期間の短縮を
図ることができる。また波形整形を目的としたバッファ
挿入も不要なため実装密度も下げることはなく、消費電
力も大きく上昇することはない。更にボード製造時にプ
リント基板毎の信号波形のばらつきにも、ソフトウェア
で柔軟に対応、処置できる。
システム初期化方式のプログラムを実行することによ
り、メモリに代表される様なプリント基板上に多数の同
一ＩＣを搭載するシステムにおいて、その入力信号線１
本毎の波形をシステムが初期化する際に自動的にノイズ
低減やノイズによって信号があばれている箇所を避けて
信号をラッチすることができる。このため、評価時にお
ける余分な設計変更を施すことなく、評価期間の短縮を
図ることができる。また波形整形を目的としたバッファ
挿入も不要なため実装密度も下げることはなく、消費電
力も大きく上昇することはない。更にボード製造時にプ
リント基板毎の信号波形のばらつきにも、ソフトウェア
で柔軟に対応、処置できる。
【００１７】
【発明の効果】本発明による回路装置によれば、初期化
時に入力信号と基準値とを比較し、その比較結果により
入力信号を直接回路に与えるか、又は波形整形した後、
与えるかを選択するように構成したことにより、常に波
形の乱れのない入力信号を回路に与えることができ、回
路の誤動作をなくすことができる。
時に入力信号と基準値とを比較し、その比較結果により
入力信号を直接回路に与えるか、又は波形整形した後、
与えるかを選択するように構成したことにより、常に波
形の乱れのない入力信号を回路に与えることができ、回
路の誤動作をなくすことができる。
【００１８】また、ｎ次フィルタやｍ段の遅延素子を用
いて波形整形を行うことにより、入力信号波形の乱れを
確実に整形して回路に与えることができる。
いて波形整形を行うことにより、入力信号波形の乱れを
確実に整形して回路に与えることができる。
【００１９】また、上記基準値を保持し、初期化以後
は、保持した値により信号経路を選択することにより、
初期化以後は自動的に信号経路の選択を行うことができ
る。
は、保持した値により信号経路を選択することにより、
初期化以後は自動的に信号経路の選択を行うことができ
る。
【００２０】さらに入力側の回路の複数個と出力側の回
路とを同一基板上に設けてシステムを構成することによ
り、入力側の回路の位置にかかわらず波形の乱れのない
入力信号を各回路に与えることができ、システムの誤動
作をなくすことができる。
路とを同一基板上に設けてシステムを構成することによ
り、入力側の回路の位置にかかわらず波形の乱れのない
入力信号を各回路に与えることができ、システムの誤動
作をなくすことができる。
【００２１】また、本発明による記録媒体によれば、入
力信号と基準値とを比較し、その比較結果に応じて入力
信号を直接回路に与えるか、波形整形した後、与えるか
を選択するプログラムを記録したことにより、初期化時
に波形の乱れのない入力信号を回路に与える処理を実行
することができる。
力信号と基準値とを比較し、その比較結果に応じて入力
信号を直接回路に与えるか、波形整形した後、与えるか
を選択するプログラムを記録したことにより、初期化時
に波形の乱れのない入力信号を回路に与える処理を実行
することができる。
【図１】本発明の実施の形態を示すブロック図である。
【図２】プリント基板上に同一ＩＣが多数搭載されてい
る場合の、誤動作しない入力信号とクロックの波形図で
ある。
る場合の、誤動作しない入力信号とクロックの波形図で
ある。
【図３】遅延させた入力信号とクロックの波形図であ
る。
る。
５ メモリ部 ６ アドレスバス等入力信号線 ７ 入力信号をそのまま内部回路に伝搬する信号経路 ８ 入力信号を波形整形して内部回路に伝搬する信号
経路 ８ａ 入力信号を波形整形するためのｎ次のフィルタ又
はｍ段遅延素子から成る波形整形回路 ９ 入力信号をＩＣ内部で保持するためのレジスタ １０ ＩＣ内部回路 １１ システム起動中の入力信号経路を決定し、保持す
るためのレジスタ １２ マイクロプロセッサ １３ イニシャルプログラム等を記憶する外部記憶装置 １４ データバス
経路 ８ａ 入力信号を波形整形するためのｎ次のフィルタ又
はｍ段遅延素子から成る波形整形回路 ９ 入力信号をＩＣ内部で保持するためのレジスタ １０ ＩＣ内部回路 １１ システム起動中の入力信号経路を決定し、保持す
るためのレジスタ １２ マイクロプロセッサ １３ イニシャルプログラム等を記憶する外部記憶装置 １４ データバス
Claims (6)
- 【請求項１】 入力信号を受け取る回路と、 上記入力信号を直接上記回路に与える第１の信号経路
と、 上記入力信号の波形を整形する波形整形回路と、 上記入力信号を上記波形整形回路を通じて上記回路に与
える第２の信号経路と、 初期化時に上記第１の信号経路を通じて得られる上記入
力信号と基準値とを比較し、その比較結果に応じて上記
第１、第２の信号経路の一方を選択する制御手段とを備
えた回路装置。 - 【請求項２】 上記波形整形回路はノイズ低減用のｎ次
フィルタで構成されていることを特徴とする請求項１記
載の回路装置。 - 【請求項３】 上記波形整形回路はｍ段の遅延素子で構
成されていることを特徴とする請求項１記載の回路装
置。 - 【請求項４】 上記制御手段は上記基準値を保持する保
持手段を有し、上記初期化以後は、上記保持された値に
基づいて上記第１、第２の信号経路の選択を行うことを
特徴とする請求項１記載の回路装置。 - 【請求項５】 上記回路を複数設けると共に、各回路に
与える上記入力信号を出力する出力側回路を設け、上記
各回路及び出力側回路を同一基板上に設けたことを特徴
とする請求項１記載の回路装置。 - 【請求項６】 入力信号を受け取る回路に上記入力信号
を直接与える第１の信号経路と、上記入力信号を波形整
形回路を通じて上記回路に与える第２の信号経路との一
方を選択するための初期化プログラムを記録した記録媒
体であって、 上記第１の信号経路を通じて得られる上記入力信号と基
準値とを比較する手順と、上記比較結果に応じて上記第
１、第２の信号経路の一方を選択する手順とを実行させ
るためのプログラムを記録した記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9134896A JP3027958B2 (ja) | 1997-05-26 | 1997-05-26 | 回路装置及びプログラムを記録した記録媒体 |
| US09/058,838 US6088271A (en) | 1997-05-26 | 1998-04-13 | Method and apparatus for transferring signal to circuit without waveform distortion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9134896A JP3027958B2 (ja) | 1997-05-26 | 1997-05-26 | 回路装置及びプログラムを記録した記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10327064A JPH10327064A (ja) | 1998-12-08 |
| JP3027958B2 true JP3027958B2 (ja) | 2000-04-04 |
Family
ID=15139064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9134896A Expired - Fee Related JP3027958B2 (ja) | 1997-05-26 | 1997-05-26 | 回路装置及びプログラムを記録した記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6088271A (ja) |
| JP (1) | JP3027958B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005014190A1 (de) * | 2004-03-31 | 2005-12-08 | Omron Corp. | Sensorkabel mit leicht änderbarer Gesamtlänge, das fehlerfreie und Hochgeschwindigkeits-Signalübertragung ermöglicht, selbst wenn die Gesamtlänge vergrößert wird, und vom Verstärker getrennter Sensortyp mit dem Kabel |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211692A (ja) * | 1984-04-06 | 1985-10-24 | Hitachi Ltd | 半導体記憶装置 |
| JP2933090B2 (ja) * | 1990-04-25 | 1999-08-09 | 富士通株式会社 | 不揮発性半導体記憶装置 |
| JP2914725B2 (ja) * | 1990-06-22 | 1999-07-05 | 株式会社東芝 | デジタル櫛形フィルタ |
| TW198782B (ja) * | 1991-11-26 | 1993-01-21 | Samsung Electronics Co Ltd | |
| JP3794720B2 (ja) * | 1994-01-26 | 2006-07-12 | 株式会社デンソー | 内燃機関の点火制御装置 |
-
1997
- 1997-05-26 JP JP9134896A patent/JP3027958B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-13 US US09/058,838 patent/US6088271A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6088271A (en) | 2000-07-11 |
| JPH10327064A (ja) | 1998-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8327180B2 (en) | Data processing device and mobile device | |
| US6519675B1 (en) | Two step memory device command buffer apparatus and method and memory devices and computer systems using same | |
| US6253333B1 (en) | Apparatus and method for testing programmable delays | |
| JP2004111561A (ja) | 半導体集積回路 | |
| JP2001014900A (ja) | 半導体装置及び記録媒体 | |
| US5734841A (en) | Circuit for plug/play in peripheral component interconnect bus | |
| JP3027958B2 (ja) | 回路装置及びプログラムを記録した記録媒体 | |
| RU98119737A (ru) | Схемное устройство с некоторым числом электронных схемных компонентов | |
| US6240028B1 (en) | Simplified peripheral logic for memory device | |
| JP2528219B2 (ja) | ステ―タスレジスタ装置 | |
| JP3703655B2 (ja) | タイミング信号発生回路 | |
| JP2836370B2 (ja) | 半導体メモリ装置 | |
| JPH1125030A (ja) | バス拡張制御回路 | |
| JPH1031885A (ja) | アドレスピンを減少させた集積回路及びその集積回路への信号の入力方法 | |
| JP4660115B2 (ja) | テストモード設定回路 | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| JPH086896A (ja) | データ処理装置 | |
| JP2001356960A (ja) | 書き込み制御装置及び書き込み制御方法並びに記録媒体 | |
| JP2002108641A (ja) | トレース回路、メモリ試験方法及び記録媒体 | |
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JP3341772B1 (ja) | 半導体集積回路 | |
| JPH07182066A (ja) | Ｌｓｉおよびそのクロック信号制御方法 | |
| JPH0776780B2 (ja) | ラッチデータ読み取り回路 | |
| JPH09139083A (ja) | 半導体メモリ装置 | |
| JP2002099446A (ja) | レジスタテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991130 |
|
| LAPS | Cancellation because of no payment of annual fees |