JP3025811B2 - 基板処理装置 - Google Patents
基板処理装置Info
- Publication number
- JP3025811B2 JP3025811B2 JP3060937A JP6093791A JP3025811B2 JP 3025811 B2 JP3025811 B2 JP 3025811B2 JP 3060937 A JP3060937 A JP 3060937A JP 6093791 A JP6093791 A JP 6093791A JP 3025811 B2 JP3025811 B2 JP 3025811B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chamber
- processing
- reaction
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数の基板処理工程を
必要とする基板処理を効率的に行う為の装置に関するも
のである。
必要とする基板処理を効率的に行う為の装置に関するも
のである。
【０００２】
【従来の技術】従来より知られた基板上に複数の薄膜を
堆積するプラズマＣＶＤ装置としては被膜形成用反応室
を複数個直列に連結したものや、複数個の反応室を基板
搬送可能な気密室に接続した、いわゆるマルチチャンバ
ーＣＶＤ装置が知られている。
堆積するプラズマＣＶＤ装置としては被膜形成用反応室
を複数個直列に連結したものや、複数個の反応室を基板
搬送可能な気密室に接続した、いわゆるマルチチャンバ
ーＣＶＤ装置が知られている。
【０００３】
【発明が解決しようとする課題】従来のマルチチャンバ
ーＣＶＤ装置を使用した基板処理においては、基板搬送
に無駄な動作が数多く見られ、しかも、通常の基板処理
工程は処理時間が異なる為に全工程を終了して、処理基
板が装置の外にとりだされるまでに必要なタクトタイム
は工程中の処理時間の最も長い工程により制限をされる
という問題があった。
ーＣＶＤ装置を使用した基板処理においては、基板搬送
に無駄な動作が数多く見られ、しかも、通常の基板処理
工程は処理時間が異なる為に全工程を終了して、処理基
板が装置の外にとりだされるまでに必要なタクトタイム
は工程中の処理時間の最も長い工程により制限をされる
という問題があった。
【０００４】特に半導体処理装置の殆どは、枚葉式とし
て基板を扱い（すなわち、基板を１枚単位で扱う）処理
を行うため、この工程中の処理時間の長短によるタクト
タイムの制限を受け、処理工程時間を短縮する以外に装
置の処理量を増す手段が見当たらなかった。
て基板を扱い（すなわち、基板を１枚単位で扱う）処理
を行うため、この工程中の処理時間の長短によるタクト
タイムの制限を受け、処理工程時間を短縮する以外に装
置の処理量を増す手段が見当たらなかった。
【０００５】
【課題を解決するための手段】本発明は前述のような問
題を解決するもので、陽光柱型のプラズマＣＶＤ装置の
ように反応室内の一対の電極により形成される放電空間
中に複数の被処理基板を配置して、被膜形成を行うＣＶ
Ｄ装置であって、反応室内で基板を前述のような位置に
配置する為の支持体に被処理基板をロードする為の予備
室までの基板の扱いを枚葉式とし、それ以後の基板の扱
いをバッチ式として基板処理を行い、その後基板を装置
外に取り出す際には次工程の基板の取扱に合わせて、カ
セット式あるいは枚葉式またはこのＣＶＤ装置の基板支
持体で行うことが可能な構成を有しているものでありま
す。
題を解決するもので、陽光柱型のプラズマＣＶＤ装置の
ように反応室内の一対の電極により形成される放電空間
中に複数の被処理基板を配置して、被膜形成を行うＣＶ
Ｄ装置であって、反応室内で基板を前述のような位置に
配置する為の支持体に被処理基板をロードする為の予備
室までの基板の扱いを枚葉式とし、それ以後の基板の扱
いをバッチ式として基板処理を行い、その後基板を装置
外に取り出す際には次工程の基板の取扱に合わせて、カ
セット式あるいは枚葉式またはこのＣＶＤ装置の基板支
持体で行うことが可能な構成を有しているものでありま
す。
【０００６】すなわち、本発明により複数の基板処理工
程中の基板処理工程は処理時間が異なっても処理基板が
装置の外にとりだされるまでに必要なタクトタイムは処
理に必要であった総合計の時間を１バッチとして扱う基
板の枚数で割っただけでよくなり、全体として基板の処
理量が増す。例えば、Ａ、Ｂ、Ｃの３工程があり、Ａの
工程に必要な処理時間は５分、Ｂの工程に必要な処理時
間は５０分、Ｃの工程に必要な処理時間は５分とすると
ＡＢＣ全体での処理時間は６０分で、基板を枚葉式に取
り扱った場合はＡの工程が終了しても、Ｂ工程に前の基
板が存在するため、４５分間は基板の搬送が停止し、連
続的に基板処理を行えない。その為、１０枚の基板を処
理する為に必要な総処理時間は５１０分必要となる。
程中の基板処理工程は処理時間が異なっても処理基板が
装置の外にとりだされるまでに必要なタクトタイムは処
理に必要であった総合計の時間を１バッチとして扱う基
板の枚数で割っただけでよくなり、全体として基板の処
理量が増す。例えば、Ａ、Ｂ、Ｃの３工程があり、Ａの
工程に必要な処理時間は５分、Ｂの工程に必要な処理時
間は５０分、Ｃの工程に必要な処理時間は５分とすると
ＡＢＣ全体での処理時間は６０分で、基板を枚葉式に取
り扱った場合はＡの工程が終了しても、Ｂ工程に前の基
板が存在するため、４５分間は基板の搬送が停止し、連
続的に基板処理を行えない。その為、１０枚の基板を処
理する為に必要な総処理時間は５１０分必要となる。
【０００７】一方、本発明のように基板処理工程部分で
基板の扱いをバッチ式とした場合、一度に１０枚の基板
を基板支持体にロードして、基板処理を行えば、１０枚
の基板処理に必要とする総処理時間は６０分ですむ、た
とえ基板のロード枚数が５枚であったとしても総処理時
間は１２０分でよく、一枚あたりの処理時間は大幅に短
縮される、また、陽光柱内での被膜形成の為に放電空間
が増し、膜形成時間が２倍程度に必要になったとして
も、総処理時間は２４０分でよく、十分な処理能力が得
られる。
基板の扱いをバッチ式とした場合、一度に１０枚の基板
を基板支持体にロードして、基板処理を行えば、１０枚
の基板処理に必要とする総処理時間は６０分ですむ、た
とえ基板のロード枚数が５枚であったとしても総処理時
間は１２０分でよく、一枚あたりの処理時間は大幅に短
縮される、また、陽光柱内での被膜形成の為に放電空間
が増し、膜形成時間が２倍程度に必要になったとして
も、総処理時間は２４０分でよく、十分な処理能力が得
られる。
【０００８】本発明でいう、陽光柱内での被膜形成と
は、図２に示すように、反応室２０内に設けられた一対
の電極２１、２２によって構成される放電空間内に複数
枚の基板１を配置して、膜形成を行うことを意味し、従
来より知られた、一対の電極のうちの一方の基板上に基
板を設けて、膜形成を行うものとは異なり、一対の電極
間に発生するプラズマを空間的に積極的に利用したもの
である。また、ＣＶＤ装置に限らず、処理空間内での基
板の配置を立体的に行い、複数の基板を同時に処理する
ことも本発明の基板処理の範疇に含まれる。
は、図２に示すように、反応室２０内に設けられた一対
の電極２１、２２によって構成される放電空間内に複数
枚の基板１を配置して、膜形成を行うことを意味し、従
来より知られた、一対の電極のうちの一方の基板上に基
板を設けて、膜形成を行うものとは異なり、一対の電極
間に発生するプラズマを空間的に積極的に利用したもの
である。また、ＣＶＤ装置に限らず、処理空間内での基
板の配置を立体的に行い、複数の基板を同時に処理する
ことも本発明の基板処理の範疇に含まれる。
【０００９】このような装置は、従来の半導体製造装置
の思想とは異なっている為に、実際の製造ライン中で、
バッチ式の基板の取扱いをこのＣＶＤ装置部分のみで行
うことは困難であったために、採用されなかった。その
為本発明では、複数の反応室間で基板および基板支持体
を搬送する為に設ける気密室とその気密室に連結して基
板の取扱いを変更する為の予備室を設けることにより、
その他の製造ラインとの整合性を向上させたものであり
ます。
の思想とは異なっている為に、実際の製造ライン中で、
バッチ式の基板の取扱いをこのＣＶＤ装置部分のみで行
うことは困難であったために、採用されなかった。その
為本発明では、複数の反応室間で基板および基板支持体
を搬送する為に設ける気密室とその気密室に連結して基
板の取扱いを変更する為の予備室を設けることにより、
その他の製造ラインとの整合性を向上させたものであり
ます。
【００１０】すなわち、この予備室においては前工程の
製造装置から流れてきた基板一枚一枚をこの予備室に
て、本装置で使用する基板支持体にセットして、支持体
が一杯となった時に、この予備室と気密室の間の圧力差
をなくして、基板支持体を気密室にロードして、被膜形
成処理を開始するものであります。
製造装置から流れてきた基板一枚一枚をこの予備室に
て、本装置で使用する基板支持体にセットして、支持体
が一杯となった時に、この予備室と気密室の間の圧力差
をなくして、基板支持体を気密室にロードして、被膜形
成処理を開始するものであります。
【００１１】また、本発明の別なる発明としては、基板
処理のための反応室に連結して設けられる気密室におい
て、基板支持体を移動させる移動路を複数とおり設け、
基板支持体の順序を任意に変更可能として、各反応室で
の基板処理時間の違いを吸収することができるものであ
ります。
処理のための反応室に連結して設けられる気密室におい
て、基板支持体を移動させる移動路を複数とおり設け、
基板支持体の順序を任意に変更可能として、各反応室で
の基板処理時間の違いを吸収することができるものであ
ります。
【００１２】また、この予備室あるいは気密室はＣＶＤ
装置の処理能力を越えた基板支持体量（基板量）を一時
的に保持できる容量とすることで、前工程の基板処理能
力に合わせて、基板がセットされた基板支持体を一時的
に保持して、前後の処理装置の処理時間の緩衝の役目を
兼ねることも可能である。
装置の処理能力を越えた基板支持体量（基板量）を一時
的に保持できる容量とすることで、前工程の基板処理能
力に合わせて、基板がセットされた基板支持体を一時的
に保持して、前後の処理装置の処理時間の緩衝の役目を
兼ねることも可能である。
【００１３】
【実施例】『実施例１』 本実施例においては、本発明
をプラズマＣＶＤ装置に応用した例を示す。図１には基
板反応室とその反応室に連結された気密室、および気密
室に連結された予備室の接続の様子を示す概略図であ
る。図では概略を示すため、実際の処理に必要な部品の
殆どは記載されておらず、反応室と気密室と予備室の関
係がわかるように示されている。また、各反応室内は図
２に示すような構成をとっており、一度の処理で、１０
枚の基板を処理できる。
をプラズマＣＶＤ装置に応用した例を示す。図１には基
板反応室とその反応室に連結された気密室、および気密
室に連結された予備室の接続の様子を示す概略図であ
る。図では概略を示すため、実際の処理に必要な部品の
殆どは記載されておらず、反応室と気密室と予備室の関
係がわかるように示されている。また、各反応室内は図
２に示すような構成をとっており、一度の処理で、１０
枚の基板を処理できる。
【００１４】今、三つの反応室５、６、７を一つの気密
室３にゲート弁８、９、１０を介して連結している。一
方この気密室３の反対側に予備室２、４がゲート弁１
１、１２を介して連結されている。これらの各室は全
て、高真空排気が可能なように、各々の室は完全に独立
して排気手段が設けられており、且つその排気系も、高
真空排気系と通常の真空排気系の２系統が設けられてい
る。
室３にゲート弁８、９、１０を介して連結している。一
方この気密室３の反対側に予備室２、４がゲート弁１
１、１２を介して連結されている。これらの各室は全
て、高真空排気が可能なように、各々の室は完全に独立
して排気手段が設けられており、且つその排気系も、高
真空排気系と通常の真空排気系の２系統が設けられてい
る。
【００１５】また、気密室３はその他の室に比較して、
容量が大きいので、同じ排気系を２箇所以上に設置し、
その他の室との排気時間を合わせるようにして、気密室
と反応室および気密室と予備室間の圧力をほぼ同じ時間
で同じように到達できるようにした。
容量が大きいので、同じ排気系を２箇所以上に設置し、
その他の室との排気時間を合わせるようにして、気密室
と反応室および気密室と予備室間の圧力をほぼ同じ時間
で同じように到達できるようにした。
【００１６】この排気系として、ターボ分子ポンプとロ
ータリーポンプまたは水封ポンプあるいはドライポンプ
を直列に連結したものを通常の排気系、前述の構成にク
ライオポンプやイオンゲッタポンプを設けたものを高真
空排気系とした。
ータリーポンプまたは水封ポンプあるいはドライポンプ
を直列に連結したものを通常の排気系、前述の構成にク
ライオポンプやイオンゲッタポンプを設けたものを高真
空排気系とした。
【００１７】このような装置を用いて、ＰＩＮ型のａ−
Ｓｉ太陽電池を作製する例を示す。この装置はＰＩＮ型
の薄膜半導体層を形成するものであるため、その前工程
としては、透明電極が形成されたガラス基板の前処理、
すなわち、基板洗浄工程が通常考えられる。この基板洗
浄工程を終了した基板一枚が、予備室２に搬送され、こ
の予備室内で、基板支持体にセットされる。いま１０枚
／バッチとすると、予備室では、１０枚の基板到着を待
ち、１０枚セットした後に予備室２内の真空排気を行
い、気密室３とほぼ同じ圧力になった時にゲート弁１１
を開けて基板支持体を気密室３内に移動する。気密室３
では基板加熱ヒータによる基板のプレヒートを行うとと
もに更に高真空排気を行い、１×１０-7Ｔｏｒｒまで排
気して、反応に不要な物質を除去する。この後、基板を
ゲート弁８を通じて同じ程度に真空排気された反応室５
に移動させて、反応室５内でＰ型の半導体層を３００Å
の厚さに形成する。その時の反応条件は基板加熱温度２
５０℃、ＲＦ出力５０Ｗ、ＳｉＨ4 ５０ＳＣＣＭ、Ｂ2
Ｈ6 （１％）２ＳＣＣＭ、反応圧力は０．０５Ｔｏｒｒ
であった。
Ｓｉ太陽電池を作製する例を示す。この装置はＰＩＮ型
の薄膜半導体層を形成するものであるため、その前工程
としては、透明電極が形成されたガラス基板の前処理、
すなわち、基板洗浄工程が通常考えられる。この基板洗
浄工程を終了した基板一枚が、予備室２に搬送され、こ
の予備室内で、基板支持体にセットされる。いま１０枚
／バッチとすると、予備室では、１０枚の基板到着を待
ち、１０枚セットした後に予備室２内の真空排気を行
い、気密室３とほぼ同じ圧力になった時にゲート弁１１
を開けて基板支持体を気密室３内に移動する。気密室３
では基板加熱ヒータによる基板のプレヒートを行うとと
もに更に高真空排気を行い、１×１０-7Ｔｏｒｒまで排
気して、反応に不要な物質を除去する。この後、基板を
ゲート弁８を通じて同じ程度に真空排気された反応室５
に移動させて、反応室５内でＰ型の半導体層を３００Å
の厚さに形成する。その時の反応条件は基板加熱温度２
５０℃、ＲＦ出力５０Ｗ、ＳｉＨ4 ５０ＳＣＣＭ、Ｂ2
Ｈ6 （１％）２ＳＣＣＭ、反応圧力は０．０５Ｔｏｒｒ
であった。
【００１８】次に反応室５での処理が終わった基板は高
真空排気後、再びゲート弁８をとおして気密室に戻り次
の処理室６へ前述の如くにして移動し、Ｉ型の半導体層
を形成する。 この時、予備室ではさらに次の基板を支
持体にセットしており、１０枚がたまると前述のように
気密室３へ基板支持体を移動させる。このＩ型の半導体
層の反応条件は基板加熱温度２５０℃、ＲＦ出力８０
Ｗ、ＳｉＨ4 ５０ＳＣＣＭ、反応圧力０．０５Ｔｏｒｒ
であった。
真空排気後、再びゲート弁８をとおして気密室に戻り次
の処理室６へ前述の如くにして移動し、Ｉ型の半導体層
を形成する。 この時、予備室ではさらに次の基板を支
持体にセットしており、１０枚がたまると前述のように
気密室３へ基板支持体を移動させる。このＩ型の半導体
層の反応条件は基板加熱温度２５０℃、ＲＦ出力８０
Ｗ、ＳｉＨ4 ５０ＳＣＣＭ、反応圧力０．０５Ｔｏｒｒ
であった。
【００１９】次に反応室６での処理が終わった基板は高
真空排気後、再びゲート弁９をとおして気密室に戻り次
の処理室７へ前述の如くにして移動し、Ｎ型の半導体層
を形成する。このＮ型の半導体層の反応条件は基板加熱
温度２５０℃、ＲＦ出力１００Ｗ、ＳｉＨ4 ５０ＳＣＣ
Ｍ、Ｈ2 １００ＳＣＣＭ、ＰＨ3 （２％）２ＳＣＣＭ、
反応圧力０．１Ｔｏｒｒであった。
真空排気後、再びゲート弁９をとおして気密室に戻り次
の処理室７へ前述の如くにして移動し、Ｎ型の半導体層
を形成する。このＮ型の半導体層の反応条件は基板加熱
温度２５０℃、ＲＦ出力１００Ｗ、ＳｉＨ4 ５０ＳＣＣ
Ｍ、Ｈ2 １００ＳＣＣＭ、ＰＨ3 （２％）２ＳＣＣＭ、
反応圧力０．１Ｔｏｒｒであった。
【００２０】次に反応室７での処理が終わった基板は高
真空排気後、再びゲート弁１０をとおして気密室３に戻
り、ゲート弁１２を通して予備室４に戻され一連の処理
を終了する。また、予備室４からは次工程の半導体処理
装置の基板の取扱いに従い、再び枚葉式として基板を取
り扱うか、またはそのままバッチ式の取扱いを継続して
処理を行う。
真空排気後、再びゲート弁１０をとおして気密室３に戻
り、ゲート弁１２を通して予備室４に戻され一連の処理
を終了する。また、予備室４からは次工程の半導体処理
装置の基板の取扱いに従い、再び枚葉式として基板を取
り扱うか、またはそのままバッチ式の取扱いを継続して
処理を行う。
【００２１】本実施例ではＰＩＮの各層を形成する反応
室を１つずつ気密室３に連結して設けたが、各反応室を
２つずつ設け、例えば一方のＰ型用反応室で膜形成を行
っている際にもう一方のＰ型用反応室をクリーニングや
メンテナンスしておき、この成膜とメンテナンスを交互
に行うことにより、装置をメンテナンスのためにダウン
させずに連続稼働させることも可能である。
室を１つずつ気密室３に連結して設けたが、各反応室を
２つずつ設け、例えば一方のＰ型用反応室で膜形成を行
っている際にもう一方のＰ型用反応室をクリーニングや
メンテナンスしておき、この成膜とメンテナンスを交互
に行うことにより、装置をメンテナンスのためにダウン
させずに連続稼働させることも可能である。
【００２２】この様にして、枚葉式の思想を中心とし
て、構成された製造ライン中にバッチ式の半導体処理装
置を設け、枚葉式のネックであった基板処理のタクトタ
イムの不揃いによる処理時間の遅れを解決することがで
きた。
て、構成された製造ライン中にバッチ式の半導体処理装
置を設け、枚葉式のネックであった基板処理のタクトタ
イムの不揃いによる処理時間の遅れを解決することがで
きた。
【００２３】『実施例２』 図３に本実施例に相当する
基板処理装置の概略図を示す。図３において、反応室３
２、３３、３４にゲート弁３５、３６、３７を介して連
結された気密室３１はその容量がおよそ反応室の合計の
容量の２倍程度あり、その気密室内においては、基板支
持体が移動する移動路を複数通りとることができる装置
構成となっている。
基板処理装置の概略図を示す。図３において、反応室３
２、３３、３４にゲート弁３５、３６、３７を介して連
結された気密室３１はその容量がおよそ反応室の合計の
容量の２倍程度あり、その気密室内においては、基板支
持体が移動する移動路を複数通りとることができる装置
構成となっている。
【００２４】これにより、反応室３２での処理能力に関
係なく、前工程より予備室３９に搬送されてくる基板を
順次基板支持体にセットして、気密室に移動することが
できる。すなわち、気密室３１内では基板支持体を適当
に移動させ、処理済の基板支持体と未処理の基板支持体
との順序と場所を変更して、任意に各反応室に基板を搬
送し、処理できるものであります。また、これにより、
気密室での滞留時間がまし、基板加熱を必要とする処理
の場合、十分なプレヒートができ、基板処理時間を短縮
することも可能となった。
係なく、前工程より予備室３９に搬送されてくる基板を
順次基板支持体にセットして、気密室に移動することが
できる。すなわち、気密室３１内では基板支持体を適当
に移動させ、処理済の基板支持体と未処理の基板支持体
との順序と場所を変更して、任意に各反応室に基板を搬
送し、処理できるものであります。また、これにより、
気密室での滞留時間がまし、基板加熱を必要とする処理
の場合、十分なプレヒートができ、基板処理時間を短縮
することも可能となった。
【００２５】加えて、本実施例では気密室３１と連結し
て設けられている予備室３８、３９とをお互いにゲート
弁４２にて連結した構成としたので、必要に応じて、気
密室３１の移動のバイパスとして、このゲート弁４０、
予備室３９、ゲート弁４２、予備室３８、ゲート弁４１
のルートを使用して、さらに複雑な基板支持体の移動を
行うことも可能である。
て設けられている予備室３８、３９とをお互いにゲート
弁４２にて連結した構成としたので、必要に応じて、気
密室３１の移動のバイパスとして、このゲート弁４０、
予備室３９、ゲート弁４２、予備室３８、ゲート弁４１
のルートを使用して、さらに複雑な基板支持体の移動を
行うことも可能である。
【００２６】
【発明の効果】本発明の構成により、処理工程時間にば
らつきがあった場合もっとも長い処理工程で制限されて
いた、１枚当りの基板の処理時間を短縮することができ
た。また、一般に広く採用されている枚葉式の考え方で
完成された製造ラインに容易に処理量の大きな基板処理
装置を置き換えすることが出来た。
らつきがあった場合もっとも長い処理工程で制限されて
いた、１枚当りの基板の処理時間を短縮することができ
た。また、一般に広く採用されている枚葉式の考え方で
完成された製造ラインに容易に処理量の大きな基板処理
装置を置き換えすることが出来た。
【図１】本発明の基板処理装置の概略を示す。
【図２】本発明の基板処理装置の反応室内の概略図を示
す。
す。
【図３】本発明の他の基板処理装置の概略を示す。
１・・・・基板 ２・・・・予備室 ３・・・・気密室 ４・・・・予備室 ５・・・・反応室 ６・・・・反応室 ７・・・・反応室 ８・・・・ゲート弁 ９・・・・ゲート弁 １０・・・ゲート弁 １１・・・ゲート弁 １２・・・ゲート弁
Claims (2)
- 【請求項１】 反応室内の被膜形成空間内に複数の被処
理基板を配置して基板処理を行う基板処理装置であっ
て、前記反応室の複数個をそれぞれ対応する仕切り手段
により気密室と連結し、前記気密室に少なくとも一つの
予備室を連結して構成し、前記気密室内に複数の基板を
支持できる基板支持体を移動させる移動路を複数通り設
けたことを特徴とする基板処理装置。 - 【請求項２】 反応室内の被膜形成空間内に複数の被処
理基板を配置して基板処理を行う基板処理装置であっ
て、前記反応室の複数個をそれぞれ対応する仕切り手段
により気密室と連結し、前記気密室に少なくとも二つの
予備室を連結して構成し、前記予備室間は仕切り手段に
より互いに連結されており基板支持体を移動可能に構成
したことを特徴とする基板処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060937A JP3025811B2 (ja) | 1991-02-18 | 1991-02-18 | 基板処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060937A JP3025811B2 (ja) | 1991-02-18 | 1991-02-18 | 基板処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04263453A JPH04263453A (ja) | 1992-09-18 |
| JP3025811B2 true JP3025811B2 (ja) | 2000-03-27 |
Family
ID=13156794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3060937A Expired - Fee Related JP3025811B2 (ja) | 1991-02-18 | 1991-02-18 | 基板処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3025811B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030010288A1 (en) | 2001-02-08 | 2003-01-16 | Shunpei Yamazaki | Film formation apparatus and film formation method |
| JP4306218B2 (ja) * | 2002-10-18 | 2009-07-29 | 株式会社Ｉｈｉ | 薄膜形成システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893321A (ja) * | 1981-11-30 | 1983-06-03 | Semiconductor Energy Lab Co Ltd | 半導体装置製造装置 |
| JPS62216314A (ja) * | 1986-03-18 | 1987-09-22 | Toshiba Mach Co Ltd | 半導体処理装置 |
-
1991
- 1991-02-18 JP JP3060937A patent/JP3025811B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04263453A (ja) | 1992-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4454234B2 (ja) | プラズマ半導体処理装置及び方法 | |
| JP2665202B2 (ja) | 半導体ウェハ処理装置 | |
| JP4810510B2 (ja) | 半導体素子の製造装置 | |
| TWI686894B (zh) | 基板運送方法及基板處理裝置 | |
| JP2001135704A (ja) | 基板処理装置及び基板搬送用トレイの搬送制御方法 | |
| JP3215643B2 (ja) | プラズマ処理装置 | |
| JPH07335711A (ja) | 減圧・常圧処理装置 | |
| JP4494523B2 (ja) | インライン型ウェハ搬送装置および基板搬送方法 | |
| KR102033694B1 (ko) | 기판 처리 시스템 | |
| US8956513B2 (en) | Substrate processing method | |
| JP4517595B2 (ja) | 被処理体の搬送方法 | |
| JP3025811B2 (ja) | 基板処理装置 | |
| US20070175395A1 (en) | Semiconductor device manufacturing equipment including a vacuum apparatus and a method of operating the same | |
| US5980684A (en) | Processing apparatus for substrates | |
| JPS60113428A (ja) | 半導体製造装置 | |
| JP2001239144A (ja) | ロードロック式真空装置 | |
| JP3082148B2 (ja) | 複合型ウェハ処理装置 | |
| JP2868767B2 (ja) | 半導体ウエハ処理装置 | |
| CN111128809A (zh) | 多层堆栈薄膜的沉积装置及方法 | |
| KR101626467B1 (ko) | 기판처리장치 | |
| JP2761579B2 (ja) | 基板処理装置 | |
| JP2003109995A (ja) | 基板処理方法 | |
| KR20080071681A (ko) | 반도체소자 제조를 위한 멀티챔버 시스템 | |
| JPH0294627A (ja) | 熱処理方法 | |
| JP2000114187A (ja) | 半導体製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |