JP2761579B2 - 基板処理装置 - Google Patents
基板処理装置Info
- Publication number
- JP2761579B2 JP2761579B2 JP3060936A JP6093691A JP2761579B2 JP 2761579 B2 JP2761579 B2 JP 2761579B2 JP 3060936 A JP3060936 A JP 3060936A JP 6093691 A JP6093691 A JP 6093691A JP 2761579 B2 JP2761579 B2 JP 2761579B2
- Authority
- JP
- Japan
- Prior art keywords
- chambers
- substrate processing
- substrate
- chamber
- gate valve
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
Description
【0001】
【産業上の利用分野】本発明は、複数の基板処理工程を
必要とする基板処理を効率的に行うための装置である。
必要とする基板処理を効率的に行うための装置である。
【0002】
【従来の技術】従来は、基板上に複数の薄膜を堆積ある
いは複数の基板処理を行う基板処理装置において、反応
室を複数直列に設けるもの、複数の反応室を基板の搬送
等に用いる別の気密室に連結する方式等が知られてい
る。
いは複数の基板処理を行う基板処理装置において、反応
室を複数直列に設けるもの、複数の反応室を基板の搬送
等に用いる別の気密室に連結する方式等が知られてい
る。
【0003】
【発明が解決しようとする課題】従来の基板処理におい
ては、実際に24時間体制で全自動の基板処理を行おう
とする際、基板の搬送に無駄な動きが多く、しかも基板
処理の時間がことなる工程が含まれている場合には、全
工程が一番処理時間の長い工程によって制限を受けてし
まうという問題があった。また、連続的に基板処理を行
う場合に、一つの工程から他の工程に移行する際にお互
いの工程で用いられる反応気体、不純物等の隔離が十分
にできず不要な不純物の膜中への混入がさけれなかっ
た。
ては、実際に24時間体制で全自動の基板処理を行おう
とする際、基板の搬送に無駄な動きが多く、しかも基板
処理の時間がことなる工程が含まれている場合には、全
工程が一番処理時間の長い工程によって制限を受けてし
まうという問題があった。また、連続的に基板処理を行
う場合に、一つの工程から他の工程に移行する際にお互
いの工程で用いられる反応気体、不純物等の隔離が十分
にできず不要な不純物の膜中への混入がさけれなかっ
た。
【0004】
【課題を解決するための手段】本発明は上記課題を解決
するため、基板上へ薄膜を複数の層堆積あるいは複数の
基板表面処理をさせる装置であって、前記基板の各基板
処理用の基板処理室を複数個併置または直列連結すると
ともに各基板処理室の夫々に二つの仕切等を設け、該仕
切等によって基板処理室とは別の二つの気密室と連結し
て構成した基板処理装置としたものである。本発明にお
いて基板とは、ガラス基板に代表される絶縁性基板、シ
リコンウエハーに代表される半導体基板、またはプラッ
スチック、金属、樹脂、木材、セラミック等の要するに
気相反応による表面処理を必要とするものである。
するため、基板上へ薄膜を複数の層堆積あるいは複数の
基板表面処理をさせる装置であって、前記基板の各基板
処理用の基板処理室を複数個併置または直列連結すると
ともに各基板処理室の夫々に二つの仕切等を設け、該仕
切等によって基板処理室とは別の二つの気密室と連結し
て構成した基板処理装置としたものである。本発明にお
いて基板とは、ガラス基板に代表される絶縁性基板、シ
リコンウエハーに代表される半導体基板、またはプラッ
スチック、金属、樹脂、木材、セラミック等の要するに
気相反応による表面処理を必要とするものである。
【0005】基板処理としては、絶縁膜、半導体膜、導
線性を有する膜、硬質被膜、各種保護膜、反射膜、磁性
を有する膜等の気相反応あるいは物理吸着によって形成
される成膜工程(PCVD、光CVD)熱CVD)EC
Rを用いたCVD等)あるいは、ドライエッチング(代
表的にはECR条件を用いたもの)あるいはウエットエ
ッチング等のエッチング工程、熱アニール、プラズマア
ニール、レーザーアニール、基板自体の熱処理等のアニ
ール工程、その他基板表面クリーニング、イオン打ち込
み、フォトレジスト工程、レーザーによるパターニン
グ、基板表面研磨等をいう。
線性を有する膜、硬質被膜、各種保護膜、反射膜、磁性
を有する膜等の気相反応あるいは物理吸着によって形成
される成膜工程(PCVD、光CVD)熱CVD)EC
Rを用いたCVD等)あるいは、ドライエッチング(代
表的にはECR条件を用いたもの)あるいはウエットエ
ッチング等のエッチング工程、熱アニール、プラズマア
ニール、レーザーアニール、基板自体の熱処理等のアニ
ール工程、その他基板表面クリーニング、イオン打ち込
み、フォトレジスト工程、レーザーによるパターニン
グ、基板表面研磨等をいう。
【0006】各成膜室には、夫々独立した仕切が二ケ所
に設けられている。仕切りは、成膜室を別の気密室から
完全に遮断し、他の基板処理室から反応性気体や不要な
不純物の混入を防ぐ働きをする。
に設けられている。仕切りは、成膜室を別の気密室から
完全に遮断し、他の基板処理室から反応性気体や不要な
不純物の混入を防ぐ働きをする。
【0007】基板処理室とは別の気密室は、各基板処理
室に対して共通の部屋として設けられており、夫々独立
した仕切すなわちゲート弁により連結されている。この
気密室の存在によって、基板処理室が外気に直接触れる
ことがないので、半導体成膜にとっては最も問題となる
気体中からの酸素の混入を防ぐことができる。この各基
板処理室毎に設けられた夫々独立した仕切すなわちゲー
ト弁は、基板処理室の反応性気体が混じらないようにす
るために設けられたものである。
室に対して共通の部屋として設けられており、夫々独立
した仕切すなわちゲート弁により連結されている。この
気密室の存在によって、基板処理室が外気に直接触れる
ことがないので、半導体成膜にとっては最も問題となる
気体中からの酸素の混入を防ぐことができる。この各基
板処理室毎に設けられた夫々独立した仕切すなわちゲー
ト弁は、基板処理室の反応性気体が混じらないようにす
るために設けられたものである。
【0008】基板の搬送機構としては、塵の発生を防ぐ
ために基板処理室内に設けることは好ましくなく、基板
表面処理を行わない各基板処理室にとっては共通室であ
る気密室内に設けるのが好ましい。すなわち基板が1枚
あるいは複数枚その上に置かれるか内部に収納されたカ
ートリッジを気密室内に設けられた搬送機構によってプ
ログラムに従い基板処理室と気密室の間で出し入れされ
るのである。もちろん、カートリッジごとローラー等に
よって搬送させてもよいが、前記の如く塵の発生等を生
じるので好ましくない。
ために基板処理室内に設けることは好ましくなく、基板
表面処理を行わない各基板処理室にとっては共通室であ
る気密室内に設けるのが好ましい。すなわち基板が1枚
あるいは複数枚その上に置かれるか内部に収納されたカ
ートリッジを気密室内に設けられた搬送機構によってプ
ログラムに従い基板処理室と気密室の間で出し入れされ
るのである。もちろん、カートリッジごとローラー等に
よって搬送させてもよいが、前記の如く塵の発生等を生
じるので好ましくない。
【0009】一般に各種基板処理工程を同時に行おうと
すると、各基板処理工程の処理時間の違うので、連続処
理を一定の間隔行うころができないという問題がある。
この問題を解決する方法としては、気密室である共通室
に対して基板処理に時間を要する処理室をその時間の長
さの応じて、他の基板処理室より多く設ける方法が知ら
れている。しかしながら、この方法では基板処理室と気
密室との間で基板が基板処理前後で往復することになる
ので、基板処理時間に加えて基板の出し入れの時間もか
かり、しかも搬送機構が一回の基板処理に際して出し入
れで計2回動作しなければならず、搬送が煩雑になると
いう問題があった。
すると、各基板処理工程の処理時間の違うので、連続処
理を一定の間隔行うころができないという問題がある。
この問題を解決する方法としては、気密室である共通室
に対して基板処理に時間を要する処理室をその時間の長
さの応じて、他の基板処理室より多く設ける方法が知ら
れている。しかしながら、この方法では基板処理室と気
密室との間で基板が基板処理前後で往復することになる
ので、基板処理時間に加えて基板の出し入れの時間もか
かり、しかも搬送機構が一回の基板処理に際して出し入
れで計2回動作しなければならず、搬送が煩雑になると
いう問題があった。
【0010】本願発明の一つの例として図1にその構成
を示す。図1において、104,105は必要に応じて
設けられる外部から基板を搬入する予備室104と基板
を外部に搬出する予備室105である。この室は、外部
から不純物が装置内に混入することを防ぐために設けら
れたものであるが、各基板処理装置に共通の室である1
2,19内に設けられたゲートバルブ102を閉めるこ
とにより後に実施例1で示すように予備室を設けるこが
できるので、特別に設けなくともよい。また、101は
各基板処理室14〜18と基板処理室とは別の気密室1
2、19とを連結する仕切であるゲート弁(バルブ)で
ある。
を示す。図1において、104,105は必要に応じて
設けられる外部から基板を搬入する予備室104と基板
を外部に搬出する予備室105である。この室は、外部
から不純物が装置内に混入することを防ぐために設けら
れたものであるが、各基板処理装置に共通の室である1
2,19内に設けられたゲートバルブ102を閉めるこ
とにより後に実施例1で示すように予備室を設けるこが
できるので、特別に設けなくともよい。また、101は
各基板処理室14〜18と基板処理室とは別の気密室1
2、19とを連結する仕切であるゲート弁(バルブ)で
ある。
【0011】本発明においては、例えば図1に示すよう
に各基板処理室14〜18(必要に応じて基板処理室1
4と15の間にさらに基板処理室を設けても良く、また
図1よりもその数を減少させてもよい)に対して仕切り
であるゲートバルブ101を介して各基板処理室に対し
て共通の気密室である12,19が設けられている。さ
らに、図1に示すように各基板処理室に対応して気密室
12,19内に気密室内を仕切るゲートバルブ102を
設けることによって、各種デバイス作製に際して多用な
使用法をとることができる。
に各基板処理室14〜18(必要に応じて基板処理室1
4と15の間にさらに基板処理室を設けても良く、また
図1よりもその数を減少させてもよい)に対して仕切り
であるゲートバルブ101を介して各基板処理室に対し
て共通の気密室である12,19が設けられている。さ
らに、図1に示すように各基板処理室に対応して気密室
12,19内に気密室内を仕切るゲートバルブ102を
設けることによって、各種デバイス作製に際して多用な
使用法をとることができる。
【0012】本願発明においては、各基板処理室、気密
室、または気密室内に設けられたゲートバルブによって
分離される(すなわち気密室となる)室それぞれに独立
な排気系、すなわちターボ分子ポンプ、油回転ポンプま
たはドライポンプ、水封ポンプを直列につないだ排気
系、さらには別系統としてクライオポンプを用いた高真
空排気系を設けることにより不要な不純物の混入を極力
防ぎ、成膜やエッチング等、基板の搬送を行うに際し
て、薄膜中に不純物が混入することを極力さけるように
した。また排気系と同時に必要に応じて、反応性気体や
不活性気体の導入系も各室(ゲートバルブによって仕切
られる気密室19の103の空間も含む)に独立に設け
た。
室、または気密室内に設けられたゲートバルブによって
分離される(すなわち気密室となる)室それぞれに独立
な排気系、すなわちターボ分子ポンプ、油回転ポンプま
たはドライポンプ、水封ポンプを直列につないだ排気
系、さらには別系統としてクライオポンプを用いた高真
空排気系を設けることにより不要な不純物の混入を極力
防ぎ、成膜やエッチング等、基板の搬送を行うに際し
て、薄膜中に不純物が混入することを極力さけるように
した。また排気系と同時に必要に応じて、反応性気体や
不活性気体の導入系も各室(ゲートバルブによって仕切
られる気密室19の103の空間も含む)に独立に設け
た。
【0013】
【実施例】〔実施例1〕 本実施例は、図2にその構成を示すように、本発明の構
成である図1に示す基板処理装置において、気密室内の
ゲートバルブ21,22を閉め、他を開放して固定した
ものである。この構成をとることによって、ポリシリコ
ンTFTの作製工程である。本実施例においては、ガラ
ス基板31上への下地膜であるスパッタリングによるS
iO2膜32の成膜、チャネル形成領域、ソース、ドレ
イン領域となる半導体層33のプラズマCVDあるいは
スパッタリングにより成膜、半導体層の素子間分離、半
導体層にたいする熱アニール、ゲート酸化膜15のスパ
ッタリングにより成膜、ゲート電極20のプラズマCV
Dあるいはスパッタリングによる成膜を図2の装置を用
いて連続的に行う方法について説明する。
成である図1に示す基板処理装置において、気密室内の
ゲートバルブ21,22を閉め、他を開放して固定した
ものである。この構成をとることによって、ポリシリコ
ンTFTの作製工程である。本実施例においては、ガラ
ス基板31上への下地膜であるスパッタリングによるS
iO2膜32の成膜、チャネル形成領域、ソース、ドレ
イン領域となる半導体層33のプラズマCVDあるいは
スパッタリングにより成膜、半導体層の素子間分離、半
導体層にたいする熱アニール、ゲート酸化膜15のスパ
ッタリングにより成膜、ゲート電極20のプラズマCV
Dあるいはスパッタリングによる成膜を図2の装置を用
いて連続的に行う方法について説明する。
【0014】本実施例において用いる図2の基板処理装
置は、基板処理室24〜27、各基板処理室に対して共
通して設けられた気密室201,202、この気密室2
01も内部をゲートバルブによって仕切ることによって
作った基板を大気中から基板処理室に搬入するための搬
入予備室23と装置の外に基板を搬出する搬出予備室2
9を設けたものである。
置は、基板処理室24〜27、各基板処理室に対して共
通して設けられた気密室201,202、この気密室2
01も内部をゲートバルブによって仕切ることによって
作った基板を大気中から基板処理室に搬入するための搬
入予備室23と装置の外に基板を搬出する搬出予備室2
9を設けたものである。
【0015】本発明の構成の特徴は、前述のごとく、各
種基板処理装置を備えた図1に示す装置を目的に応じて
本実施例に示すがごとく図1の12,19の共通の室で
ある気密室をプロセスに応じてゲート弁で仕切り、プロ
セスに応じた使い方ができることである。
種基板処理装置を備えた図1に示す装置を目的に応じて
本実施例に示すがごとく図1の12,19の共通の室で
ある気密室をプロセスに応じてゲート弁で仕切り、プロ
セスに応じた使い方ができることである。
【0016】以下、図2の基板処理装置を用いて行う図
3に示す作製工程を説明する。先ず、図2の基板処理装
置の基板搬入予備室である23の基板処理室24とのゲ
ート弁203を閉じ、予備室203を大気圧にした後2
3と外部とを結ぶゲート弁211を開けて予備室203
内に基板を搬入する。その後ゲート弁211を閉鎖し、
前述したターボ分子ポンプと回転ポンプを直列に設けた
排気系を用い予備室23内を高真空状態にした。この場
合、酸素等の不純物をさらに効率良く排気するために前
記排気系とは別に設けられたクライオポンプによってさ
らに高真空排気をおこなうことは効果がある。本発明の
構成の効果を最大限に得るためには、前述したようにゲ
ートバルブによって密閉される室には全て独立したこの
搬入予備室203のような排気系を設けることが重要で
ある。
3に示す作製工程を説明する。先ず、図2の基板処理装
置の基板搬入予備室である23の基板処理室24とのゲ
ート弁203を閉じ、予備室203を大気圧にした後2
3と外部とを結ぶゲート弁211を開けて予備室203
内に基板を搬入する。その後ゲート弁211を閉鎖し、
前述したターボ分子ポンプと回転ポンプを直列に設けた
排気系を用い予備室23内を高真空状態にした。この場
合、酸素等の不純物をさらに効率良く排気するために前
記排気系とは別に設けられたクライオポンプによってさ
らに高真空排気をおこなうことは効果がある。本発明の
構成の効果を最大限に得るためには、前述したようにゲ
ートバルブによって密閉される室には全て独立したこの
搬入予備室203のような排気系を設けることが重要で
ある。
【0017】搬入予備室を十分高真空に排気したらつぎ
に同じく高真空状態にされた基板処理室24に基板を搬
送するためゲート弁203を開け基板を基板処理室24
に搬入する。この際、搬送装置は基板処理室内に設けな
い方がクリーン度を保つためには有用である。
に同じく高真空状態にされた基板処理室24に基板を搬
送するためゲート弁203を開け基板を基板処理室24
に搬入する。この際、搬送装置は基板処理室内に設けな
い方がクリーン度を保つためには有用である。
【0018】つぎに、基板処理室24において酸素雰囲
気100%中で単結晶または多結晶シリコンターゲット
を用いてスパッタリングを行いガラス基板上に酸化珪素
膜であるSiO2膜32のを成膜した。この後基板処理
室24を十分高真空にした後ゲート弁204を開け気密
室202に搬出した。本実施例においては、気密室20
1,202は常に前述した排気系によって出来うるかぎ
りの高真空状態にしてある。しかしプロセスによって
は、不活性気体を導入し大気圧より高くしてもよいし、
特殊な場合としては搬送途中で何らかの基板表面処理例
えばアニール等を行うために適当な圧力にしてもよい。
この際、本発明の構成においては、各基板反応室に共通
して設けられた気密室(図2でいえば201,202)
内にゲートバルブが設けられており、かつこのゲートバ
ルブによって仕切られる空間に対して独立に超高真空用
の排気系と目的に応じた気体導入系が設けられているの
で、共通室の一部分でアニール工程等を行うのは簡単で
ある。
気100%中で単結晶または多結晶シリコンターゲット
を用いてスパッタリングを行いガラス基板上に酸化珪素
膜であるSiO2膜32のを成膜した。この後基板処理
室24を十分高真空にした後ゲート弁204を開け気密
室202に搬出した。本実施例においては、気密室20
1,202は常に前述した排気系によって出来うるかぎ
りの高真空状態にしてある。しかしプロセスによって
は、不活性気体を導入し大気圧より高くしてもよいし、
特殊な場合としては搬送途中で何らかの基板表面処理例
えばアニール等を行うために適当な圧力にしてもよい。
この際、本発明の構成においては、各基板反応室に共通
して設けられた気密室(図2でいえば201,202)
内にゲートバルブが設けられており、かつこのゲートバ
ルブによって仕切られる空間に対して独立に超高真空用
の排気系と目的に応じた気体導入系が設けられているの
で、共通室の一部分でアニール工程等を行うのは簡単で
ある。
【0019】基板処理室24においては、酸素雰囲気中
においてスパッタリングがされるので、基板処理室24
を成膜工程後高真空に引いても吸着酸素等が基板を搬送
するカートリッジ等に付き、それが次の気相反応におい
て気相中に放出されることによる不要な酸素の半導体膜
への混入がおこってしまう。このようなことを防ぐため
に気密室202内に設けられたゲート弁を閉めることに
よって気密室202の内部に密閉された部屋を設け、そ
の部屋内で水素、または水素プラズマアニール等をおこ
なって吸着酸素を完全にとることは非常に効果がある。
また、このアニールを気密室ではなく基板処理室で行う
ことにより全体の工程の流れを阻害することなく連続的
に成膜を行うことができる。
においてスパッタリングがされるので、基板処理室24
を成膜工程後高真空に引いても吸着酸素等が基板を搬送
するカートリッジ等に付き、それが次の気相反応におい
て気相中に放出されることによる不要な酸素の半導体膜
への混入がおこってしまう。このようなことを防ぐため
に気密室202内に設けられたゲート弁を閉めることに
よって気密室202の内部に密閉された部屋を設け、そ
の部屋内で水素、または水素プラズマアニール等をおこ
なって吸着酸素を完全にとることは非常に効果がある。
また、このアニールを気密室ではなく基板処理室で行う
ことにより全体の工程の流れを阻害することなく連続的
に成膜を行うことができる。
【0020】一般に基板を大気に触れさせるだけで、吸
着酸素が表面を覆ってしまいその酸素が気相反応中に気
相中に放出され膜、特に半導体膜中に混入して著しくそ
の電気的特性を低めてしまう問題があり、これを防止す
るために上記のアニール工程を行うことは有用である。
着酸素が表面を覆ってしまいその酸素が気相反応中に気
相中に放出され膜、特に半導体膜中に混入して著しくそ
の電気的特性を低めてしまう問題があり、これを防止す
るために上記のアニール工程を行うことは有用である。
【0021】基板処理室24によってガラス基板上にS
iO2膜32を200nmの厚さに形成した後、基板処
理室24において成膜を行ったのと同様な手順を踏んで
基板処理室25においてアモルファスシリコン膜を10
0nmの厚さに成膜した。この後、基板は前述の手順を
ふんで気密室201に搬送され気密室201に設けられ
た基板搬出室(図示せず)から外部に搬出されフォトレ
ジスト,エッチング工程を経て素子間分離を行い図3
(B)の形状を得た。
iO2膜32を200nmの厚さに形成した後、基板処
理室24において成膜を行ったのと同様な手順を踏んで
基板処理室25においてアモルファスシリコン膜を10
0nmの厚さに成膜した。この後、基板は前述の手順を
ふんで気密室201に搬送され気密室201に設けられ
た基板搬出室(図示せず)から外部に搬出されフォトレ
ジスト,エッチング工程を経て素子間分離を行い図3
(B)の形状を得た。
【0022】この素子間分離をレーザー(例えばエキシ
マレーザー)によって行えば、他の基板処理工程と同様
に基板処理室内で行うことができ、基板を空気中に曝す
ことなしに連続的に工程を続けることができる。フォト
レジスト工程によって素子間分離を行ったのであれば、
その工程後、気密室201に基板を再び予備室23に前
述の基板を搬入する場合と同様にして搬入した。
マレーザー)によって行えば、他の基板処理工程と同様
に基板処理室内で行うことができ、基板を空気中に曝す
ことなしに連続的に工程を続けることができる。フォト
レジスト工程によって素子間分離を行ったのであれば、
その工程後、気密室201に基板を再び予備室23に前
述の基板を搬入する場合と同様にして搬入した。
【0023】例えばこのレーザー工程を基板処理室26
で行ったのであれば、続けて次の基板処理室(図示はし
ていないが基板処理室26の右どなりにある)にて20
0℃〜800℃Cの温度で熱アニールまたはレーザーア
ニールを施し、半導体膜33を結晶化させた。この際、
気密室201内において、基板を数〜数十枚アニール用
のカートリッジに自動的に充填しすることにより、実質
的にアニール時間を(一枚のアニール時間/一回の処理
枚数)にすることができる。このことは、他の基板処理
においても同じであり、基板処理がある基準時間の2倍
あれば、その基準時間で処理できる基板処理室の2倍の
基板処理室を設ければよい。
で行ったのであれば、続けて次の基板処理室(図示はし
ていないが基板処理室26の右どなりにある)にて20
0℃〜800℃Cの温度で熱アニールまたはレーザーア
ニールを施し、半導体膜33を結晶化させた。この際、
気密室201内において、基板を数〜数十枚アニール用
のカートリッジに自動的に充填しすることにより、実質
的にアニール時間を(一枚のアニール時間/一回の処理
枚数)にすることができる。このことは、他の基板処理
においても同じであり、基板処理がある基準時間の2倍
あれば、その基準時間で処理できる基板処理室の2倍の
基板処理室を設ければよい。
【0024】本実施例においては、熱アニールまたはレ
ーザーによるアニールによって結晶化した半導体膜33
上をこれまでの工程手順どうり、基板処理室(例えば2
5)→第1の気密室(例えば202)→別の基板処理室
(例えば26)→第2の気密室(例えば201)という
一連の搬送手順に従ってゲート絶縁膜35まで形成し、
次に、基板処理室に搬送し、ゲート電極となる例えばア
ルミを含む合金をスパッタ方によって成膜し、さらに気
密室→別の基板処理室と搬送し、レーザー工程によりエ
ッチングを行いゲート電極30を得た。
ーザーによるアニールによって結晶化した半導体膜33
上をこれまでの工程手順どうり、基板処理室(例えば2
5)→第1の気密室(例えば202)→別の基板処理室
(例えば26)→第2の気密室(例えば201)という
一連の搬送手順に従ってゲート絶縁膜35まで形成し、
次に、基板処理室に搬送し、ゲート電極となる例えばア
ルミを含む合金をスパッタ方によって成膜し、さらに気
密室→別の基板処理室と搬送し、レーザー工程によりエ
ッチングを行いゲート電極30を得た。
【0025】さらに以上と同様の搬送を行い各種基板処
理室にて基板処理を行うことで、図3(D)に示すよう
な絶縁ゲイト型電界効果トランジスタを作製することが
できた。図3(D)において、38は層間絶縁物、3
6、36 はソース,ドレイン電極、であり、ゲイト電
極30をマスクとして不純物のイオン打ち込みを行いソ
ース,ドレイン領域34,34、チャネル形成領域37
を形成した。なお、本実施例において、TFTはPTF
TでもNTFTでもよいことはいうまでもない。
理室にて基板処理を行うことで、図3(D)に示すよう
な絶縁ゲイト型電界効果トランジスタを作製することが
できた。図3(D)において、38は層間絶縁物、3
6、36 はソース,ドレイン電極、であり、ゲイト電
極30をマスクとして不純物のイオン打ち込みを行いソ
ース,ドレイン領域34,34、チャネル形成領域37
を形成した。なお、本実施例において、TFTはPTF
TでもNTFTでもよいことはいうまでもない。
【0026】以上のようにして、ある基準時間に合うよ
うに基板処理室を設け、実質的に一枚の基板を処理する
時間が一定になるようにすることによって、連続的に基
板の処理を一定の間隔で行うことができる。
うに基板処理室を設け、実質的に一枚の基板を処理する
時間が一定になるようにすることによって、連続的に基
板の処理を一定の間隔で行うことができる。
【0027】この際、基板は一方の気密室からある基板
処理室に送り込まれ、処理後もう一方の気密室へ搬出さ
れるという工程を繰り返すので、一つ一つの搬出工程は
簡略化され、しかもある基準時間に合うように基板処理
室を増減して設けることにより搬送工程は一定の間隔で
持って動けばよいことになり薄膜デバイス等の全自動量
産技術にとって有用な基板処理装置となる。
処理室に送り込まれ、処理後もう一方の気密室へ搬出さ
れるという工程を繰り返すので、一つ一つの搬出工程は
簡略化され、しかもある基準時間に合うように基板処理
室を増減して設けることにより搬送工程は一定の間隔で
持って動けばよいことになり薄膜デバイス等の全自動量
産技術にとって有用な基板処理装置となる。
【0028】本発明の構成の基板処理装置においては、
1つの薄膜を例えば連続して成膜する際、2つ基板処理
室を交互に用いることにより24時間以上の連続運転が
可能である。例えば窒化珪素を形成する際、ある時間窒
化珪素を成膜すると基板処理室内に窒化珪素のフレーク
(破片)が発生しクリーニングする必要が生じる。この
場合、一方の基板処理室をクリーニングガスによってク
リーニングし、もう一方の基板処理室で成膜を行えばよ
い。
1つの薄膜を例えば連続して成膜する際、2つ基板処理
室を交互に用いることにより24時間以上の連続運転が
可能である。例えば窒化珪素を形成する際、ある時間窒
化珪素を成膜すると基板処理室内に窒化珪素のフレーク
(破片)が発生しクリーニングする必要が生じる。この
場合、一方の基板処理室をクリーニングガスによってク
リーニングし、もう一方の基板処理室で成膜を行えばよ
い。
【0029】すなわち必要以上の基板処理室をメンテナ
ンス用に設けることにより24時間フル操業の状態を保
つことができる。
ンス用に設けることにより24時間フル操業の状態を保
つことができる。
【0030】〔実施例2〕 本実施例は、本発明の基板処理装置を用いて全自動的に
アモルファスまたは多結晶の太陽電池を作製する方法を
説明する。本実施例においては、P層、I層、N層の連
続成膜についてだけ説明するが、その他ITO電極、レ
ーザー照射あるいは熱アニールによる結晶化、レーザー
スクライブによる太陽電池パネルの分離等も同様な搬送
方法によって、外気に触れることなく気密室から基板処
理室に基板が運ばれ、気密室→基板処理室→もう一方の
気密室→つぎの基板処理室・・・・とつぎつぎに基板処
理がおこなわれていくことはいうまでもない。また半導
体膜成膜法としては、公知のあらゆる方法が用いられる
が、本実施例においてはPCVD法を用いた。
アモルファスまたは多結晶の太陽電池を作製する方法を
説明する。本実施例においては、P層、I層、N層の連
続成膜についてだけ説明するが、その他ITO電極、レ
ーザー照射あるいは熱アニールによる結晶化、レーザー
スクライブによる太陽電池パネルの分離等も同様な搬送
方法によって、外気に触れることなく気密室から基板処
理室に基板が運ばれ、気密室→基板処理室→もう一方の
気密室→つぎの基板処理室・・・・とつぎつぎに基板処
理がおこなわれていくことはいうまでもない。また半導
体膜成膜法としては、公知のあらゆる方法が用いられる
が、本実施例においてはPCVD法を用いた。
【0031】本実施例は図1に示す本発明の基板処理装
置を用いて説明する。本実施例においては、図1に示す
各基板処理室に共通の気密室12,19の内部に設けら
れたゲート弁102は、そのうちひとつ(102’)を
除いて全て開いた状態で用い、予備室104を設けたも
のを用いた。
置を用いて説明する。本実施例においては、図1に示す
各基板処理室に共通の気密室12,19の内部に設けら
れたゲート弁102は、そのうちひとつ(102’)を
除いて全て開いた状態で用い、予備室104を設けたも
のを用いた。
【0032】まず、ガラス基板を実施例1において説明
した手順に従い基板搬入予備室104から気密室12に
搬入し、先ずP層を成膜するために基板処理室14に基
板を搬入する。この場合、P層の成膜時間と搬入搬出時
間(高真空から成膜圧力まで高めるのに必要な時間と成
膜圧力から高真空まで引くのに必要な時間)の和をXと
する。
した手順に従い基板搬入予備室104から気密室12に
搬入し、先ずP層を成膜するために基板処理室14に基
板を搬入する。この場合、P層の成膜時間と搬入搬出時
間(高真空から成膜圧力まで高めるのに必要な時間と成
膜圧力から高真空まで引くのに必要な時間)の和をXと
する。
【0033】基板の搬入,搬出時間を調整することによ
りN層を成膜する時間と搬入搬出に要する時間の和をも
Xとする。これらはコンピューター管理されプログラム
どうり繰り返し連続して行うことする。
りN層を成膜する時間と搬入搬出に要する時間の和をも
Xとする。これらはコンピューター管理されプログラム
どうり繰り返し連続して行うことする。
【0034】I層の成膜と搬入,搬出に要する時間の和
をYとした場合、P層,N層成膜用の基板処理室の数の
Y/X倍の数のI層成膜用の基板処理室を設けた。本実
施例の場合、P層,N層成膜用の基板処理室の数は1つ
であるので、I層成膜用の基板処理室はY/X個設け
た。当然Y/Xは自然数でなければならないので、Y/
Xを自然数にするためX,Yの時間を調整することはい
うまでもない。
をYとした場合、P層,N層成膜用の基板処理室の数の
Y/X倍の数のI層成膜用の基板処理室を設けた。本実
施例の場合、P層,N層成膜用の基板処理室の数は1つ
であるので、I層成膜用の基板処理室はY/X個設け
た。当然Y/Xは自然数でなければならないので、Y/
Xを自然数にするためX,Yの時間を調整することはい
うまでもない。
【0035】P層成膜用の基板処理室14において成膜
の完了した基板は、基板処理室14が高真空に排気され
た後、気密室19に移され次に高真空に排気されたI層
を成膜するための基板処理室にゲート弁101を開けて
基板を移送する。このようにして基板処理室14にてP
層が成膜された基板をつぎつぎにI層成膜用の基板処理
室に送り込まれ、最終的には(Y/X)−3番目のI層
成膜用の基板処理室が15となる。そして(Y/X)−
1番目のI層成膜用の基板処理室17にP層が成膜され
た基板が搬入されたときが、最初にI層成膜用の基板処
理室にP層が成膜された基板が搬入された時から((Y
/X)−1)×XすなわちY−Xの時間が経過してお
り、この17にて基板が搬入されたX時間後に、最初に
I層成膜のために基板処理室に搬入された基板が気密室
12に搬出される。この状態において、気密室19、基
板処理室(図示してないが14のすぐ右どなりにあ
る)、気密室12は高真空状態にあるので、基板が気密
室12に搬出されると同時に気密室19からY/X番目
のP層が成膜された基板が搬入される。そして、P,I
と順に成膜された基板は気密室12内を搬送されN層を
成膜する基板処理室18に送られX時間後閉じたゲート
バルブ102’で仕切られた室103に搬出されPIN
と光電変換層が成膜される。
の完了した基板は、基板処理室14が高真空に排気され
た後、気密室19に移され次に高真空に排気されたI層
を成膜するための基板処理室にゲート弁101を開けて
基板を移送する。このようにして基板処理室14にてP
層が成膜された基板をつぎつぎにI層成膜用の基板処理
室に送り込まれ、最終的には(Y/X)−3番目のI層
成膜用の基板処理室が15となる。そして(Y/X)−
1番目のI層成膜用の基板処理室17にP層が成膜され
た基板が搬入されたときが、最初にI層成膜用の基板処
理室にP層が成膜された基板が搬入された時から((Y
/X)−1)×XすなわちY−Xの時間が経過してお
り、この17にて基板が搬入されたX時間後に、最初に
I層成膜のために基板処理室に搬入された基板が気密室
12に搬出される。この状態において、気密室19、基
板処理室(図示してないが14のすぐ右どなりにあ
る)、気密室12は高真空状態にあるので、基板が気密
室12に搬出されると同時に気密室19からY/X番目
のP層が成膜された基板が搬入される。そして、P,I
と順に成膜された基板は気密室12内を搬送されN層を
成膜する基板処理室18に送られX時間後閉じたゲート
バルブ102’で仕切られた室103に搬出されPIN
と光電変換層が成膜される。
【0036】以上のように本発明の構成をとった場合、
非常な単純な搬送機構の動作でつぎつぎに複数の薄膜形
成、あるいは連続した基板処理をおこなうことができ
る。もし、従来のように各基板処理室に対して共通して
もうけられている気密室が一つだと、一枚を一つの基板
処理室に入れると同時に、その基板処理室で処理された
基板を搬出することは不可能である。すなわち、気密室
に一つの搬送系しか設けられていないのなら、iという
基板処理室から処理ずみの基板を一度搬出し、その基板
を次の基板処理室jへ搬入しない限り、次の基板を基板
処理室iへは搬入できない。そしてこのような困難を解
決しようとして複数の搬送系を気密室内に設けること
は、半導体装置作製において問題となる塵の発生の原因
が高まり、しかも搬送機構が複雑になるので連続的に基
板処理を行うのには不適当になってしまう。
非常な単純な搬送機構の動作でつぎつぎに複数の薄膜形
成、あるいは連続した基板処理をおこなうことができ
る。もし、従来のように各基板処理室に対して共通して
もうけられている気密室が一つだと、一枚を一つの基板
処理室に入れると同時に、その基板処理室で処理された
基板を搬出することは不可能である。すなわち、気密室
に一つの搬送系しか設けられていないのなら、iという
基板処理室から処理ずみの基板を一度搬出し、その基板
を次の基板処理室jへ搬入しない限り、次の基板を基板
処理室iへは搬入できない。そしてこのような困難を解
決しようとして複数の搬送系を気密室内に設けること
は、半導体装置作製において問題となる塵の発生の原因
が高まり、しかも搬送機構が複雑になるので連続的に基
板処理を行うのには不適当になってしまう。
【0037】本実施例には、実施例1において説明した
ことが全て適用または応用できることはいうまでもな
い。
ことが全て適用または応用できることはいうまでもな
い。
【0038】
【発明の効果】以上説明したように本発明の構成である
各基板処理室それぞれに対して共通の気密室を二つ設
け、各基板処理室と気密室とを適当な仕切りすなわちゲ
ート弁にて連結することにより、長時間の連続基板処理
を行うことができ、しかも一方の気密室から基板処理
室、そして他方の気密室へと基板を搬送することにより
搬送系の動きを複雑にすることなく、同時に不純物が各
基板処理室に混入することなしに連続運転を可能とする
ことができた。
各基板処理室それぞれに対して共通の気密室を二つ設
け、各基板処理室と気密室とを適当な仕切りすなわちゲ
ート弁にて連結することにより、長時間の連続基板処理
を行うことができ、しかも一方の気密室から基板処理
室、そして他方の気密室へと基板を搬送することにより
搬送系の動きを複雑にすることなく、同時に不純物が各
基板処理室に混入することなしに連続運転を可能とする
ことができた。
【図1】本発明の構成例を示す。
【図2】実施例1における本発明の構成を示す。
【図3】実施例2において作製したTFTの作製工程を
示す。
示す。
12,19・・基板処理室とは別の気密室 14〜18・・基板処理室 101・・・・仕切(ゲート弁) 102・・・・気密室内のゲート弁 104・・・・基板搬入用予備室 105・・・・基板搬出用予備室
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−197262(JP,A) 特開 昭56−17009(JP,A) 特開 平1−230250(JP,A) 特開 昭60−11850(JP,A)
Claims (4)
- 【請求項1】第1及び第2のゲート弁を有する複数の基
板処理室と、該複数の基板処理室と共通に連結された第
1及び第2の気密室とからなる基板処理装置であって、 前記複数の基板処理室は、第1のゲート弁によって前記
第1の気密室と、第2のゲート弁によって前記第2の気
密室とそれぞれ独立に連結されており、前記第1の気密室と前記第2の気密室の一方または双方
を複数の室に分離する弁を有し、 前記第1及び第2の気密室の一方の前記複数の室と前記
第1及び第2の気密室の他方、または前記第1及び第2
の気密室の双方の前記複数の室、 及び前記複数の基板処理室のそれぞれに、排気系および
気体導入系が設けられており、 処理用の基板は、前記第1及び第2の気密室の一方又は
その複数の室の一つから、前記第1又は第2のゲート弁
を介して前記複数の基板処理室の一つに搬入され、前記
第2又は第1のゲート弁を介して、前記第1及び2の気
密室の他方又はその複数の室の一つへ搬出され、 かつ、前記処理用の基板は、同一の基板処理室では一度
のみ処理されることを特徴とする基板処理装置。 - 【請求項2】 前記第1の気密室のみが複数の室に分離さ
れており、 処理用の基板は、前記第1の気密室の複数の室の1つか
ら前記第1のゲート弁を介して前記複数の基板処理室の
1つに搬入され、 前記第2のゲート弁を介して前記第2の気密室に搬出さ
れ、 前記第2のゲート弁を介して前記複数の基板処理室の他
の1つに搬入され、 前記第1のゲート弁を介して前記第1の気密室の複数の
室の他の1つに搬出されることを特徴とする請求項1記
載の基板処理装置。 - 【請求項3】 前記第2の気密室のみが複数の室に分離さ
れており、 処理用の基板は、前記第1の気密室から前記第1のゲー
ト弁を介して前記複数 の基板処理室の1つに搬入され、 前記第2のゲート弁を介して前記第2の気密室の複数の
室の1つを通って前記第2の気密室の複数の室の他の一
つに搬出され、 前記第2のゲート弁を介して前記複数の基板処理室の他
の1つに搬入され、 前記第1のゲート弁を介して前記第1の気密室に搬出さ
れることを特徴とする請求項1記載の基板処理装置。 - 【請求項4】 前記第1の気密室及び第2の気密室共に複
数の室に分離されており、 処理用の基板は、前記第1の気密室の複数の室の一つか
ら前記第1のゲート弁を介して前記複数の基板処理室の
1つに搬入され、 前記第2のゲート弁を介して前記第2の気密室の複数の
室の1つを通って前記第2の気密室の複数の室の他の一
つに搬出され、 前記第2のゲート弁を介して前記複数の基板処理室の他
の1つに搬入され、 前記第1のゲート弁を介して前記第1の気密室の複数の
室の他の1つに搬出されることを特徴とする請求項1記
載の基板処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3060936A JP2761579B2 (ja) | 1991-02-18 | 1991-02-18 | 基板処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3060936A JP2761579B2 (ja) | 1991-02-18 | 1991-02-18 | 基板処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0533145A JPH0533145A (ja) | 1993-02-09 |
JP2761579B2 true JP2761579B2 (ja) | 1998-06-04 |
Family
ID=13156764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3060936A Expired - Fee Related JP2761579B2 (ja) | 1991-02-18 | 1991-02-18 | 基板処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2761579B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9972575B2 (en) * | 2016-03-03 | 2018-05-15 | Applied Materials, Inc. | Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5617009A (en) * | 1979-07-20 | 1981-02-18 | Nec Kyushu Ltd | Apparatus for manufacturing semiconductor device |
JPS58197262A (ja) * | 1982-05-13 | 1983-11-16 | Canon Inc | 量産型真空成膜装置及び真空成膜法 |
JPH01230250A (ja) * | 1988-03-09 | 1989-09-13 | Mitsubishi Electric Corp | Cvd装置 |
-
1991
- 1991-02-18 JP JP3060936A patent/JP2761579B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0533145A (ja) | 1993-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7432184B2 (en) | Integrated PVD system using designated PVD chambers | |
US7432201B2 (en) | Hybrid PVD-CVD system | |
US6460369B2 (en) | Consecutive deposition system | |
KR0139793B1 (ko) | 막형성 방법 | |
US6610374B2 (en) | Method of annealing large area glass substrates | |
US20070017445A1 (en) | Hybrid PVD-CVD system | |
JPH06244124A (ja) | 改良されたスループットを有する真空処理装置 | |
JP2000195925A (ja) | 基板処理装置 | |
JP2002505531A5 (ja) | ||
JP2001345279A (ja) | 半導体製造方法、基板処理方法、及び半導体製造装置 | |
JP2006253683A (ja) | クリーニングステージを備えた半導体製造装置及びそれを使った半導体製造方法 | |
JP3998386B2 (ja) | 液晶表示装置の製造装置および液晶表示装置の製造方法 | |
US20030203123A1 (en) | System and method for metal induced crystallization of polycrystalline thin film transistors | |
JPH11204508A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
JPH07122621A (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
JPH10107124A (ja) | 基板処理装置 | |
JP2761579B2 (ja) | 基板処理装置 | |
JP2001250780A (ja) | 半導体製造装置におけるダミー基板の運用方法 | |
JP4876337B2 (ja) | 処理システム | |
JPH0917705A (ja) | 連続熱処理方法 | |
JPH04254349A (ja) | マルチチャンバプロセス装置 | |
JPH1050802A (ja) | 基板処理装置 | |
KR100221352B1 (ko) | 다결정 실리콘의 형성방법 및 형성장치 | |
JPH07297404A (ja) | 薄膜トランジスタの製造方法 | |
JP3025811B2 (ja) | 基板処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |