JPS5893321A - 半導体装置製造装置 - Google Patents
半導体装置製造装置Info
- Publication number
- JPS5893321A JPS5893321A JP56192292A JP19229281A JPS5893321A JP S5893321 A JPS5893321 A JP S5893321A JP 56192292 A JP56192292 A JP 56192292A JP 19229281 A JP19229281 A JP 19229281A JP S5893321 A JPS5893321 A JP S5893321A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- substrate
- holder
- reactor
- reaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/54—Apparatus specially adapted for continuous coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はグローまたはアーク放電を利用したプラズマ気
相法(PC!’VDと以下いう)により、安定して再現
性のよい半導体装置を多量に作製するための製造装置に
関する。
相法(PC!’VDと以下いう)により、安定して再現
性のよい半導体装置を多量に作製するための製造装置に
関する。
本発明はPCVD装置に対し、反応系に関してはプラズ
マ気相法における反応性気体が導入される反応筒内には
電極その他のジグを設けず、被形成面を有する基板とそ
の基板ホルダ(例えば石英製のボート)のみを導入し、
反応性気体チ間でバラツキの少ない半導体膜を形成させ
るだめの製造装置に関する。
マ気相法における反応性気体が導入される反応筒内には
電極その他のジグを設けず、被形成面を有する基板とそ
の基板ホルダ(例えば石英製のボート)のみを導入し、
反応性気体チ間でバラツキの少ない半導体膜を形成させ
るだめの製造装置に関する。
一般にPCVD装置において、特に反応力の強い珪素を
主成分とする反応性気体であるシランまたは珪素のハロ
ゲン化物気体を用いる場合、反応筒例えば石英ガラス管
の内壁およびホルダに吸着した酸素(員)および水分が
珪化物気体と反応して、酸化珪素(低級酸化珪素)を作
り、半導体としての導電性を悪くしていた。
主成分とする反応性気体であるシランまたは珪素のハロ
ゲン化物気体を用いる場合、反応筒例えば石英ガラス管
の内壁およびホルダに吸着した酸素(員)および水分が
珪化物気体と反応して、酸化珪素(低級酸化珪素)を作
り、半導体としての導電性を悪くしていた。
本発明はかかる酸素、水分の反〆炉へ°−の導入を防止
するため、この反応筒に連結して基板および基板ホルダ
を保持または移動する機構を有する室を設け、その生産
性)j性の再現性の向上に務めた製造装置に関する。
−さらに本発明はプラズマ放電電界が基板表面に平
行に(そって)印加されるように電極を具備せしめ、活
性の反応性生成物が被形成表面に垂直方向に衝突して形
成された半導体膜の特性を劣化させてしまうことを防い
でいることを他の目的としている。この被形成面上への
スパッタ(損傷)の防止は、例えば被形成面上KP型型
環導体層設け、その上面に1型(真性または実質的に真
性)の半導体層を作製しようとする時、P型を構成・す
る不純物が10〜10amの濃度K1層に混入してしま
い、PI接合を劣化させてしまう。本発明はかかる欠点
を防ぐために示されたものである。
するため、この反応筒に連結して基板および基板ホルダ
を保持または移動する機構を有する室を設け、その生産
性)j性の再現性の向上に務めた製造装置に関する。
−さらに本発明はプラズマ放電電界が基板表面に平
行に(そって)印加されるように電極を具備せしめ、活
性の反応性生成物が被形成表面に垂直方向に衝突して形
成された半導体膜の特性を劣化させてしまうことを防い
でいることを他の目的としている。この被形成面上への
スパッタ(損傷)の防止は、例えば被形成面上KP型型
環導体層設け、その上面に1型(真性または実質的に真
性)の半導体層を作製しようとする時、P型を構成・す
る不純物が10〜10amの濃度K1層に混入してしま
い、PI接合を劣化させてしまう。本発明はかかる欠点
を防ぐために示されたものである。
さらに本発明は前記した反応系よりなる第1の反応系と
、これに連結して第1の室を設け、この第1の室に連結
して第2の室を設け、さらにこの第2の室に連結した第
1の反応系と同様の第2の反応系を設は九製造装置に関
する。かかる製造装置においては、まず第1の室にて真
空引され、酸素、水分が除去され九雰囲気にて第1の反
応炉に基板およびホルダが移動機構により挿入され、こ
の反応炉にて一導電型例えばP型の導電型を有する半導
体が形成された。さらにこの半導体が形成された基板を
再び第1の室に引出し、さらにこれに連結した第2の室
¥同様に酸素、水分の全くない真空中にて移動される。
、これに連結して第1の室を設け、この第1の室に連結
して第2の室を設け、さらにこの第2の室に連結した第
1の反応系と同様の第2の反応系を設は九製造装置に関
する。かかる製造装置においては、まず第1の室にて真
空引され、酸素、水分が除去され九雰囲気にて第1の反
応炉に基板およびホルダが移動機構により挿入され、こ
の反応炉にて一導電型例えばP型の導電型を有する半導
体が形成された。さらにこの半導体が形成された基板を
再び第1の室に引出し、さらにこれに連結した第2の室
¥同様に酸素、水分の全くない真空中にて移動される。
さらにこの第2の室より第2の反応炉に基板およびホル
ダーに導入させ、第1の室とは異々る導電型または異な
る添加物またはその異なる濃度(不純物または添加物)
にて第2の半導体層を第1の半導体層上に形成させるこ
とが“::;、11、。KEfPON。、□45.6゜
物が全く第2の半導体層を形成させる際付着することが
ないため、きわめて精度高く、導電率導電性またはEg
<エネルギバンド巾)等を制御することができるよう
になつむ。
ダーに導入させ、第1の室とは異々る導電型または異な
る添加物またはその異なる濃度(不純物または添加物)
にて第2の半導体層を第1の半導体層上に形成させるこ
とが“::;、11、。KEfPON。、□45.6゜
物が全く第2の半導体層を形成させる際付着することが
ないため、きわめて精度高く、導電率導電性またはEg
<エネルギバンド巾)等を制御することができるよう
になつむ。
さらに本発明はさらにとの独立した反応炉を三系統設け
、これらを共通した室すなわち第1第2および第3の室
で互いに連結した製造装置において、特に第1の反応炉
にてP型半導体層を、第2の反応炉にて工型半導体層を
、さらに第3の反応炉にてN型半導体層を形成して、P
IN型のダイオード特に光電変換装置を作製せんとする
時、特に有効である。
、これらを共通した室すなわち第1第2および第3の室
で互いに連結した製造装置において、特に第1の反応炉
にてP型半導体層を、第2の反応炉にて工型半導体層を
、さらに第3の反応炉にてN型半導体層を形成して、P
IN型のダイオード特に光電変換装置を作製せんとする
時、特に有効である。
本発明は積層するその層の数によシ共通した室を介して
反応炉をその積層する膜の順序に従って設けることによ
シ、その段数を2段または3段のみではなく、4〜10
段にすることができる。かくしてP工N、 P工NP工
N、 P工N工P工N、 N工P工N1P工N工P1・
・・・等9接合構造に作ることができる。
反応炉をその積層する膜の順序に従って設けることによ
シ、その段数を2段または3段のみではなく、4〜10
段にすることができる。かくしてP工N、 P工NP工
N、 P工N工P工N、 N工P工N1P工N工P1・
・・・等9接合構造に作ることができる。
またこの半導体層の作製の際、■価の元素例えば珪素に
炭素またはゲルマニュームを添加し、その添加量を制御
することにより、添加量に比例、対応した光学的エネル
ギバンド巾(Kg)を有せまいEg−EいE−g)とし
て設けることを可能とした。またさらにこのP工N接合
を2つ積層して設けたPINP工N構工匠構造て、Eg
p、、Figi、、E、gn。
炭素またはゲルマニュームを添加し、その添加量を制御
することにより、添加量に比例、対応した光学的エネル
ギバンド巾(Kg)を有せまいEg−EいE−g)とし
て設けることを可能とした。またさらにこのP工N接合
を2つ積層して設けたPINP工N構工匠構造て、Eg
p、、Figi、、E、gn。
EgT)、s Egg、 Egn、(Egp、>Fli
gn、:Fig、4:: Egp、−?Bg4pKgn
L)として設け、Eg p、 (2,0〜2−4 e
V)yEg nt(1,7〜2.1eV)をS i X
Ct−g (0< X < 1) Eg i711e
g、pt2 ノ (1,6〜1.8eV)を81により、Egiz、]1
Jn2(1,Q〜1゜5eV)をS i X G el
−A (OりX< 1)として設けることが可能である
。かかるタンデム構造とするには反応系を6系統設けれ
ばよい。
gn、:Fig、4:: Egp、−?Bg4pKgn
L)として設け、Eg p、 (2,0〜2−4 e
V)yEg nt(1,7〜2.1eV)をS i X
Ct−g (0< X < 1) Eg i711e
g、pt2 ノ (1,6〜1.8eV)を81により、Egiz、]1
Jn2(1,Q〜1゜5eV)をS i X G el
−A (OりX< 1)として設けることが可能である
。かかるタンデム構造とするには反応系を6系統設けれ
ばよい。
またNINまたはP工N接合としたM工S@FF1T1
バイポーラトランジスタにおいては反応系を2系統とし
、第1の反応室により基板上にNまたはP層を、第2の
反応系により次の三層を、さらに第1の反応系に基板ホ
ルダをも1−11.第3属目のNまたはP層を作製する
三層構造を2系統にて作ることが可能である。
バイポーラトランジスタにおいては反応系を2系統とし
、第1の反応室により基板上にNまたはP層を、第2の
反応系により次の三層を、さらに第1の反応系に基板ホ
ルダをも1−11.第3属目のNまたはP層を作製する
三層構造を2系統にて作ることが可能である。
これら本発明は、反応炉を互いに連結するのではなく、
それぞれ独立した反応系を共通す”る室に連結せしめ、
この室を介して基板上に独立した半導体層を形成させる
ことを目的上している0 従来PCVD装置に関しては、上下に平行平板状に容量
結合の電極を設け、その一方の電極例えば下側のカソー
ド電極上に基板を配置し、下方向より加熱する方法が知
られている。しかしこの方法においては、反応炉は一室
であるためP型、エヤおよびN型半導体層とを積層せん
とすると、その−回目の製造の後のN型半導体層の不純
物が2回目の次の工程のP型半導体層中に混入してしま
い、再結合中心となってダイオード特性を劣化させ、さ
らにその特性が全くばらついてしまった。とのため光電
変換装置を作ろうとしても、その開放電圧Voc 0.
2〜0.6■しか得られず、短絡電流を数mA/cm’
シか流すことができなかった。
それぞれ独立した反応系を共通す”る室に連結せしめ、
この室を介して基板上に独立した半導体層を形成させる
ことを目的上している0 従来PCVD装置に関しては、上下に平行平板状に容量
結合の電極を設け、その一方の電極例えば下側のカソー
ド電極上に基板を配置し、下方向より加熱する方法が知
られている。しかしこの方法においては、反応炉は一室
であるためP型、エヤおよびN型半導体層とを積層せん
とすると、その−回目の製造の後のN型半導体層の不純
物が2回目の次の工程のP型半導体層中に混入してしま
い、再結合中心となってダイオード特性を劣化させ、さ
らにその特性が全くばらついてしまった。とのため光電
変換装置を作ろうとしても、その開放電圧Voc 0.
2〜0.6■しか得られず、短絡電流を数mA/cm’
シか流すことができなかった。
加えてこの平行平板型の装置においては、電界は基板表
面に垂直力::向であるため、P型層の、 ′ 後工層を作らんとしても、この三層中にP層の不純物が
混入しやすく、ダイオード特性が出な□い場合がしばし
ば見られた。
面に垂直力::向であるため、P型層の、 ′ 後工層を作らんとしても、この三層中にP層の不純物が
混入しやすく、ダイオード特性が出な□い場合がしばし
ば見られた。
さらにこの反応装置は特に予備室を有していないため、
1回製造するごとに反応炉の内壁を大気(空気)にふれ
させるため、酸素、水分が吸着し、その吸着酸化物が反
応中バックグラウンドレベルに存在するため、電気伝導
度が暗伝導度−z′10〜10 CJLcm:)’、
AMPでの光伝導度も10〜1o(acm)′でしかな
かった。しかしこの吸着物鴫 が全く存在しない装置を使った本発明においては、暗伝
導度10〜10、AMlでの光伝導度は、lXl0〜9
X10 (JLcm)と約100倍も高く、半導体的性
質を有せしめることができた。本発明はかくの如〈従来
多数用いられている平行平板型の一室反応炉のPC’V
D装置のあらゆる欠点を除去せんとしたものである。
1回製造するごとに反応炉の内壁を大気(空気)にふれ
させるため、酸素、水分が吸着し、その吸着酸化物が反
応中バックグラウンドレベルに存在するため、電気伝導
度が暗伝導度−z′10〜10 CJLcm:)’、
AMPでの光伝導度も10〜1o(acm)′でしかな
かった。しかしこの吸着物鴫 が全く存在しない装置を使った本発明においては、暗伝
導度10〜10、AMlでの光伝導度は、lXl0〜9
X10 (JLcm)と約100倍も高く、半導体的性
質を有せしめることができた。本発明はかくの如〈従来
多数用いられている平行平板型の一室反応炉のPC’V
D装置のあらゆる欠点を除去せんとしたものである。
さらにこの従来の方式をさらに改良したものに、本発明
人の出願になる独立分離型の反応装置が知られている。
人の出願になる独立分離型の反応装置が知られている。
この装置は 半導体装置作製方法 昭和53年12月1
0日(53−15288りおよびその分割出願 半導体
装置作製方法(56−055608)K詳しく述べられ
ている。さらに、被膜作製方法 昭和54年8月16日
(5←’104452)にもその詳細が述べられている
0 これらの発明は、例えばP工N接合を有するダイオード
を作製せんとする場合、P型半導体要用の第1の反応系
、エヤ半導体用の第2の反応系、さらKN型半導体層用
の第3の反応系奪それぞれの反応炉(ベルジャ1−)を
ゲイトパルプにて連結したもので本る。かくすることに
よりP層の不純物が三層に混入することがなく、またN
層の不純物が三層、P層に混入することがない。いわゆ
る各半導体層での不純物制御を完全に精度よく行なうこ
とができるという特徴を有する。さらにこのP層用の反
応炉の前またはN層用反応炉のあとに連結して予備室を
設け、いわゆる外部よシの酸素、水蒸気の混入を防止し
ようとしたものである。
0日(53−15288りおよびその分割出願 半導体
装置作製方法(56−055608)K詳しく述べられ
ている。さらに、被膜作製方法 昭和54年8月16日
(5←’104452)にもその詳細が述べられている
0 これらの発明は、例えばP工N接合を有するダイオード
を作製せんとする場合、P型半導体要用の第1の反応系
、エヤ半導体用の第2の反応系、さらKN型半導体層用
の第3の反応系奪それぞれの反応炉(ベルジャ1−)を
ゲイトパルプにて連結したもので本る。かくすることに
よりP層の不純物が三層に混入することがなく、またN
層の不純物が三層、P層に混入することがない。いわゆ
る各半導体層での不純物制御を完全に精度よく行なうこ
とができるという特徴を有する。さらにこのP層用の反
応炉の前またはN層用反応炉のあとに連結して予備室を
設け、いわゆる外部よシの酸素、水蒸気の混入を防止し
ようとしたものである。
しかしかかる本発明人の発明になるたて型のペルジャ一
式またはその変形の反応炉を互いに連結した方式におい
ては、基板の温度制御が十分に行えない。すなわち30
0±20’O程度を有してしまっていた。このため形成
される被膜のバラツキが大きく、好ましくなかった。加
えてひとつの反応炉に充填できる基板の数量が例えば1
0cmで1〜10まいであった。このため生産性がきわ
めて低く、いわゆる低価格、多量生産とはいえなかった
。
式またはその変形の反応炉を互いに連結した方式におい
ては、基板の温度制御が十分に行えない。すなわち30
0±20’O程度を有してしまっていた。このため形成
される被膜のバラツキが大きく、好ましくなかった。加
えてひとつの反応炉に充填できる基板の数量が例えば1
0cmで1〜10まいであった。このため生産性がきわ
めて低く、いわゆる低価格、多量生産とはいえなかった
。
本発明はかかる本発明人の独立分離型の半導体装置製造
装置をさ難に改良し、温度精度も300±1″C3以下
におさえ、加えて1回のローテ1イアf tlzlk
k 50〜500 tいKt、Bj&?T能よ。
装置をさ難に改良し、温度精度も300±1″C3以下
におさえ、加えて1回のローテ1イアf tlzlk
k 50〜500 tいKt、Bj&?T能よ。
た低価格、高品質の半導体装置を多量に製造せんとする
ものであ暮。
ものであ暮。
以下に図面に従ってその実施例を示す。
第1図は本発明の横型、独立分離式のプラズマCVD装
置すなわち半導体装゜□門i造装置の概要を示す。
置すなわち半導体装゜□門i造装置の概要を示す。
図面において第1の反応系(1)は円筒状の反応管(5
)例えば透明石英(アルミナその他のセラミックでもよ
い)であシ、その直径は100〜300 mn’とした
。さらにこの反応炉(5)の外側にY対のプラズマ放電
を行なわしめる電極(2)、(2)を配置した。
)例えば透明石英(アルミナその他のセラミックでもよ
い)であシ、その直径は100〜300 mn’とした
。さらにこの反応炉(5)の外側にY対のプラズマ放電
を行なわしめる電極(2)、(2)を配置した。
この電極は例えばステンレ入嵯よシなり、この電゛極を
おおって抵抗加熱ヒータ(3)を設け、指示温度50〜
350@C例えば300’C!に対し±1’Oの精度に
て制御されている。基板および基板ボルダは(4)で→
セ(シておシ、反応性気体は(6)よシホモジナイザ(
ハ)をへて俣6される。一対の電極は供給用電源01に
よシ高周波(10KHz〜100MH2代表的には13
.56MHzが5〜2oowの強さにて供給される。反
応後の不要の生成物およびヘリューム、水素等のキャリ
アガスは、排気口α1よシ反応管内の圧力調整用バルブ
1114をへてロータリー−ポンプ(ト)にて排出さ4
る。
おおって抵抗加熱ヒータ(3)を設け、指示温度50〜
350@C例えば300’C!に対し±1’Oの精度に
て制御されている。基板および基板ボルダは(4)で→
セ(シておシ、反応性気体は(6)よシホモジナイザ(
ハ)をへて俣6される。一対の電極は供給用電源01に
よシ高周波(10KHz〜100MH2代表的には13
.56MHzが5〜2oowの強さにて供給される。反
応後の不要の生成物およびヘリューム、水素等のキャリ
アガスは、排気口α1よシ反応管内の圧力調整用バルブ
1114をへてロータリー−ポンプ(ト)にて排出さ4
る。
反応筒(5)は反応中は反応圧力は0.05〜0.6t
Orr汽 代表的には0.3torrに保持され、反応性気体の実
効3Atを#!Srm/I!I)にまではやめた。
Orr汽 代表的には0.3torrに保持され、反応性気体の実
効3Atを#!Srm/I!I)にまではやめた。
この第1の反応炉に加えてこの一方、図面では入口側に
基板およびホルダ(4)を反応炉内に挿入または内より
炉外に引出す移動機構(6)を有する第1の室(7)が
設けられている。この室は大気圧にする場合はα→よシ
高純度空気が供給され、通気はバルブ(39)をへてロ
ータリーポンプ(37)にて0.001〜Oh 01t
orrに真空引がされている。
基板およびホルダ(4)を反応炉内に挿入または内より
炉外に引出す移動機構(6)を有する第1の室(7)が
設けられている。この室は大気圧にする場合はα→よシ
高純度空気が供給され、通気はバルブ(39)をへてロ
ータリーポンプ(37)にて0.001〜Oh 01t
orrに真空引がされている。
またこね基板およびホルダQカは予備室(8)よシ移動
され、この第1の予備室(8)は(11よシ空気が導入
され大気圧となシ、真空引がバルブ00)、ポンプ(3
B)Kよシなされ、室1(7)と概略等圧の十分低真空
となった。そして基板およびホルダ(10)が0])に
移される。さらにこの(11)は第1の反応炉(4)に
移され、所定の半導体膜を基板上に形成させた。
され、この第1の予備室(8)は(11よシ空気が導入
され大気圧となシ、真空引がバルブ00)、ポンプ(3
B)Kよシなされ、室1(7)と概略等圧の十分低真空
となった。そして基板およびホルダ(10)が0])に
移される。さらにこの(11)は第1の反応炉(4)に
移され、所定の半導体膜を基板上に形成させた。
さらにこの被膜を形成させた後、基板およびホルダ(4
)は電極01)に到り、外部にとシ出すものは予備室(
8)よシ外部にとシ出すことができる。
)は電極01)に到り、外部にとシ出すものは予備室(
8)よシ外部にとシ出すことができる。
またさらにこの上に半導体層を作ろうとする場合、α9
にシャッタ(32)を開け、第2の室(30)K縦動さ
せる。この(32)およびニオ(のシャッタ(33)は
必ずしも必要ではなく、その場合は共通の室を反応炉に
連続して複数ケ設けること、になる。
にシャッタ(32)を開け、第2の室(30)K縦動さ
せる。この(32)およびニオ(のシャッタ(33)は
必ずしも必要ではなく、その場合は共通の室を反応炉に
連続して複数ケ設けること、になる。
またさらに基板およびホルダは第2の反応系(42)に
移され、第2の半導体層(例えば三層)を第1の半導体
層(例えばP層)を形成する履歴に無関係に独立して作
ることができた。
移され、第2の半導体層(例えば三層)を第1の半導体
層(例えばP層)を形成する履歴に無関係に独立して作
ることができた。
この第2の反応炉も反応性気体の導入口(ハ)より反応
性気体が入シ、キャリアガス、不純物は排気口、バルブ
(14真空引ポンプ翰をへて外部に放出される。
性気体が入シ、キャリアガス、不純物は排気口、バルブ
(14真空引ポンプ翰をへて外部に放出される。
さらにこの第2の半導体膜が形成された後、第2の予備
室(35)をぺて外部にとシ出されてもよいが、この図
面ではさらに今一度の第3の反応系(43)をへて第3
の半導体層例えばN層半導体層を形成し、さらにこの三
層が形成された基板および系ルダ(34)は真空引をさ
れた第20予儒家(35)をへてalよシ空気の導入に
よって大気圧にさせた後、ゲートパルプ(36)をあけ
て外部にとり出される。
室(35)をぺて外部にとシ出されてもよいが、この図
面ではさらに今一度の第3の反応系(43)をへて第3
の半導体層例えばN層半導体層を形成し、さらにこの三
層が形成された基板および系ルダ(34)は真空引をさ
れた第20予儒家(35)をへてalよシ空気の導入に
よって大気圧にさせた後、ゲートパルプ(36)をあけ
て外部にとり出される。
以上の概要よシ明らかな如く、本発明は第1の反応系に
は第1の室があシ、この室に設けられた移動機構0■に
よシ基板およびボルダ(4)は反応炉(1)と第1の室
(7)との間を往復する。さらに同様に第2、第3の反
応炉、基板およびボルダの8巧および移動機構IJ、(
41)を有している。この第1、第2、第3の室は共通
させて設けており、この共通の室の前後の入口側および
出口側に第11第2の予備室を空気中の酸素、水分が反
応系に混入しといように設けである。この製造装置にお
い1ては、各反応ごとに反応炉よシ一度真空引された室
(7)に引出される−ため、各反応系の反応性気体が全
くそれぞれ されることがない。特に各反応炉と室との間のしきりパ
ルプ(52)、 (51& 、(54)を出入れの際開
閉し基板およびホルダαめがα(αちと移動の際は、こ
のしきシバルプが完全に閉の状態であるため、従来の説
明にて本発明人により示された各反応系が互いに1つの
ゲイトパルプで連結されている場□合に比べてさらに不
純物のオートドーピングが少なくなった。
は第1の室があシ、この室に設けられた移動機構0■に
よシ基板およびボルダ(4)は反応炉(1)と第1の室
(7)との間を往復する。さらに同様に第2、第3の反
応炉、基板およびボルダの8巧および移動機構IJ、(
41)を有している。この第1、第2、第3の室は共通
させて設けており、この共通の室の前後の入口側および
出口側に第11第2の予備室を空気中の酸素、水分が反
応系に混入しといように設けである。この製造装置にお
い1ては、各反応ごとに反応炉よシ一度真空引された室
(7)に引出される−ため、各反応系の反応性気体が全
くそれぞれ されることがない。特に各反応炉と室との間のしきりパ
ルプ(52)、 (51& 、(54)を出入れの際開
閉し基板およびホルダαめがα(αちと移動の際は、こ
のしきシバルプが完全に閉の状態であるため、従来の説
明にて本発明人により示された各反応系が互いに1つの
ゲイトパルプで連結されている場□合に比べてさらに不
純物のオートドーピングが少なくなった。
加えてさらに以上の説明においては、基板のホルダは各
反応室を基板と共に移動させた。しかしこの移動は基板
のみとし、ホルダは第1の反応炉用のホルダαp1第2
の反応炉用ホルダαを第3の反応炉用ホルダα5をそれ
ぞれ!JIK配置せしめることが本発明の製造装置にお
いては可能である。かくすることにより、各反応室間の
不純物の混入特にホルダ表面に付着しているPN型また
はEg可変用不純物、添加物の混入を完全に除去するこ
とができ、多量生産用として全く画期的なものである。
反応室を基板と共に移動させた。しかしこの移動は基板
のみとし、ホルダは第1の反応炉用のホルダαp1第2
の反応炉用ホルダαを第3の反応炉用ホルダα5をそれ
ぞれ!JIK配置せしめることが本発明の製造装置にお
いては可能である。かくすることにより、各反応室間の
不純物の混入特にホルダ表面に付着しているPN型また
はEg可変用不純物、添加物の混入を完全に除去するこ
とができ、多量生産用として全く画期的なものである。
第2図は第1図の−′1・造装置をj^・かんするもの
である。すなわち第1、第2、第3の反応炉に対して供
給される反応性気体は(6入(財)、(ハ)よシそれぞ
れ供給される。その反応性気体は第2図(A)(B)お
よび(C)に対応して示されている。
である。すなわち第1、第2、第3の反応炉に対して供
給される反応性気体は(6入(財)、(ハ)よシそれぞ
れ供給される。その反応性気体は第2図(A)(B)お
よび(C)に対応して示されている。
第2図(A)においては水素で希釈したジポランと炭素
とが化合した反応性気体例えばTM8 (テトラメチル
シラン Si (C!N、) (46)およびキャリア
ガスである水素またはへリューム07)が配これらは流
量計(マスフロメータ) (50)電磁パルプ(51)
をへて(6)より第1の反応炉に供給される。この場合
は5iXO,−、(0,2≦xり1)で作られ導電型は
P型としている。かくすることにより1.7〜2.5e
VのEgを有するP型のアモルファスまたはセミアモル
ファス構造を含む非単結晶半導体を基板上に100〜3
00Aの厚さに形成させた。
とが化合した反応性気体例えばTM8 (テトラメチル
シラン Si (C!N、) (46)およびキャリア
ガスである水素またはへリューム07)が配これらは流
量計(マスフロメータ) (50)電磁パルプ(51)
をへて(6)より第1の反応炉に供給される。この場合
は5iXO,−、(0,2≦xり1)で作られ導電型は
P型としている。かくすることにより1.7〜2.5e
VのEgを有するP型のアモルファスまたはセミアモル
ファス構造を含む非単結晶半導体を基板上に100〜3
00Aの厚さに形成させた。
被膜の作製は本発明人の出願になる特許願(プラズマ気
相法 S56.10.1456−103627)に詳し
く述べられているが、例えば250〜330°0特に3
0010 0.1〜0.3tOrrプラズマ発生用電流
’13.56MH25〜100W 被膜形成時間10
秒〜10分とした。
相法 S56.10.1456−103627)に詳し
く述べられているが、例えば250〜330°0特に3
0010 0.1〜0.3tOrrプラズマ発生用電流
’13.56MH25〜100W 被膜形成時間10
秒〜10分とした。
によりプラズマエツチングして除去すればよい。
第2図(B)は1層のアモルファスまたは5〜100A
の大−きさの微結晶性を含有するセミアモルファスまた
はマイクロポリクリスタルよシなる非単結晶半導体膜を
作製する場合を示している。
の大−きさの微結晶性を含有するセミアモルファスまた
はマイクロポリクリスタルよシなる非単結晶半導体膜を
作製する場合を示している。
すなわちシラン(45) OF、(2)・0−5%)キ
ャリアガスア であるヘリューム(49)よシなシ5〜20チにヘリュ
ームにて希釈されたシランによシ光伝導度1×16′〜
9 X 10’ (J c m)’特に5〜20^16
’(4cm夕の値を有する珪素の非単結晶半導体を0.
4〜1μの厚さに作製した。
ャリアガスア であるヘリューム(49)よシなシ5〜20チにヘリュ
ームにて希釈されたシランによシ光伝導度1×16′〜
9 X 10’ (J c m)’特に5〜20^16
’(4cm夕の値を有する珪素の非単結晶半導体を0.
4〜1μの厚さに作製した。
また第2図(C)は(4)とは逆にN型不純物であるフ
オスヒン−(aS)、シラン(4−1,エツチング用ガ
ス(45)TMS(46)キャリアガス(40)を提供
し100〜500AのN型半導体層を作製した。
オスヒン−(aS)、シラン(4−1,エツチング用ガ
ス(45)TMS(46)キャリアガス(40)を提供
し100〜500AのN型半導体層を作製した。
かくして第3図に示す如き基板上K PIN型のダイオ
ードまたは光電変換装置を作シ、その特性を調べた。
ードまたは光電変換装置を作シ、その特性を調べた。
0〇)上にP型半導体層01)、工型半導体層(’72
)、N型半導体層(′2つよりなる半導体層c73)を
作製し・、この上面に工TOの如き透光性透明導電膜を
600〜800A ^・10〜25Mを作製した。従
来の一室式の平行平板型ではAM 1(100mW/Q
IA)にて6〜’L 5%/3mm’l、か得られな
かったが、本発明人の出願になるたて型の独立分離式に
おいては、マ、5〜9.5%/3mm”が得られた。し
かし本発明では、ホルダを各反応炉独立式にした場合、
最高16%/3mm”一般に12〜15チの高゛い変換
効率の太陽電池を作ることができた。またホルダを各反
応炉共通にした場合、9.0〜12.5%の高い効率で
あった。
)、N型半導体層(′2つよりなる半導体層c73)を
作製し・、この上面に工TOの如き透光性透明導電膜を
600〜800A ^・10〜25Mを作製した。従
来の一室式の平行平板型ではAM 1(100mW/Q
IA)にて6〜’L 5%/3mm’l、か得られな
かったが、本発明人の出願になるたて型の独立分離式に
おいては、マ、5〜9.5%/3mm”が得られた。し
かし本発明では、ホルダを各反応炉独立式にした場合、
最高16%/3mm”一般に12〜15チの高゛い変換
効率の太陽電池を作ることができた。またホルダを各反
応炉共通にした場合、9.0〜12.5%の高い効率で
あった。
これは酸素、水分等の酸化物気体の外部からの混入防止
、各半導体表面等への不純物理・人を防止したことにあ
る。
、各半導体表面等への不純物理・人を防止したことにあ
る。
さらに重要なことは、1回のバッチにおいて’l OO
m’の基板を50〜500まいもローディング可能であ
IJ、10cm’lまいに対する設備消却費は従来の5
0〜500円であったものが、0.2〜2円と約1/1
00に下げることが可能となった点で光電変換装置の流
布のためきわめて重要であった。
m’の基板を50〜500まいもローディング可能であ
IJ、10cm’lまいに対する設備消却費は従来の5
0〜500円であったものが、0.2〜2円と約1/1
00に下げることが可能となった点で光電変換装置の流
布のためきわめて重要であった。
第3図(B)はガラスの如き透光性基板(76)上にI
TO(4(5,00〜800A) (’7B)および酸
化スズまたは酸化アンチモン(79) (1oo〜30
OA)よシなる低シート抵抗(eg25〜20αに高
耐熱性)の透明導電膜0−/)上にP型半導体層(7′
l)、エヤ層QもN型層0荀およびアルミニュームまた
は工TOよシなる裏面電極(75)を設けたもめである
。かかる構造においても変換効率10〜13%を得るこ
とができた。
TO(4(5,00〜800A) (’7B)および酸
化スズまたは酸化アンチモン(79) (1oo〜30
OA)よシなる低シート抵抗(eg25〜20αに高
耐熱性)の透明導電膜0−/)上にP型半導体層(7′
l)、エヤ層QもN型層0荀およびアルミニュームまた
は工TOよシなる裏面電極(75)を設けたもめである
。かかる構造においても変換効率10〜13%を得るこ
とができた。
このためこの構造をガラス基板上に集積化しの面積でか
つ価格は200〜250円を20〜30円にまで下げ、
100mLの面積にて100〜130円で作ることが可
能になった。
つ価格は200〜250円を20〜30円にまで下げ、
100mLの面積にて100〜130円で作ることが可
能になった。
第4図は本発明のプラズマCvD法で特にグロー放電法
を用いる反応炉に配置される基板、電極および基板のロ
ーディングの1俗を示す。
を用いる反応炉に配置される基板、電極および基板のロ
ーディングの1俗を示す。
図面において第4図俵)は電極(2))(メを水平方向
に平行に、また基板(61)を裏面を互いに密接して表
面は基板間を20〜40mmの間かくで設けた0またそ
の配置はやはり水平に設けたものである0反応炉(’l
) (7)反応筒(5)は直径100〜300円ノ代表
的には’180m−を有し、その長さは200〜400
cmを有するたW)、10cm’の基板に図面の如き8
まいではなく各段20まいを10〜30列配置させるこ
とができた0このため1回の製造ノぐツチで50〜60
0まいを作ることができ、従来の平行平板式では全く考
えられない量の半導体装置を一度に作ることができた。
に平行に、また基板(61)を裏面を互いに密接して表
面は基板間を20〜40mmの間かくで設けた0またそ
の配置はやはり水平に設けたものである0反応炉(’l
) (7)反応筒(5)は直径100〜300円ノ代表
的には’180m−を有し、その長さは200〜400
cmを有するたW)、10cm’の基板に図面の如き8
まいではなく各段20まいを10〜30列配置させるこ
とができた0このため1回の製造ノぐツチで50〜60
0まいを作ることができ、従来の平行平板式では全く考
えられない量の半導体装置を一度に作ることができた。
第4図(B)は電極(2人c#を垂直方向に、また基板
(61)の表面(被形成面)を垂直方向に裏面を互いに
密接させて設けたものである。その他は戟)と同様であ
る。
(61)の表面(被形成面)を垂直方向に裏面を互いに
密接させて設けたものである。その他は戟)と同様であ
る。
ホルダへの基板のローディングは(A)、(B)を互い
法である。
法である。
反応性気体は(6)よシ導入され、不要の反応性成物お
よびキャリアガスは(6)より外部に放出される。この
不要の反応生成物は低温になる領域で粉末状になるため
、反応炉(5)の中(内壁)にこれらが発生することを
防ぐため、ヒータ(3)は(65)に示す如く反応管め
すべてをおおうよう・にした0 かくすることによシ粉末状の反応生成物を反応筒内に残
留させることはなくなり、歩留の向上になった。第1図
また第4図(A)、(B)においても同様にすると、さ
らに生産性の向上に役立った。
よびキャリアガスは(6)より外部に放出される。この
不要の反応生成物は低温になる領域で粉末状になるため
、反応炉(5)の中(内壁)にこれらが発生することを
防ぐため、ヒータ(3)は(65)に示す如く反応管め
すべてをおおうよう・にした0 かくすることによシ粉末状の反応生成物を反応筒内に残
留させることはなくなり、歩留の向上になった。第1図
また第4図(A)、(B)においても同様にすると、さ
らに生産性の向上に役立った。
以上の説明より明らかな如く、本発明はプラズマ気相法
に対し多量生産を可能にする横型反応方式を採用し、さ
らにそれらに共通室を設は連続的に聚九する構造とする
ことによジノパッチ応系、4〜8のa豪 等を作ること
ができ、初めてPCVD装置で大量生産可能な方式を開
発することができた。
に対し多量生産を可能にする横型反応方式を採用し、さ
らにそれらに共通室を設は連続的に聚九する構造とする
ことによジノパッチ応系、4〜8のa豪 等を作ること
ができ、初めてPCVD装置で大量生産可能な方式を開
発することができた。
さらにこの半導体製造装置において、単にP工Nの光電
変換装置のみではなく、N(0,1〜1μ)−■(0,
2〜2μ)−工(0,5〜1μ)の伝導型の工GFET
(たてチャネル型の絶縁ゲイト型電界効果半導体装置)
を、またはそれを集積化した構造を作ることが可能であ
る。さらにこの反応炉に横方向に巾2〜20cmの50
〜100cmの長い半導体基板を配置し、その上面全面
にフォトセンサアレーその他の半導体装置を作ることも
可能である。
変換装置のみではなく、N(0,1〜1μ)−■(0,
2〜2μ)−工(0,5〜1μ)の伝導型の工GFET
(たてチャネル型の絶縁ゲイト型電界効果半導体装置)
を、またはそれを集積化した構造を作ることが可能であ
る。さらにこの反応炉に横方向に巾2〜20cmの50
〜100cmの長い半導体基板を配置し、その上面全面
にフォトセンサアレーその他の半導体装置を作ることも
可能である。
以上本発明の半導体製造装置の工学的効果はきわめて著
しいものであると信じる。
しいものであると信じる。
第1図は本発明の半導体装置製造装置の実施例を示す。
第2図は第1図を補かんする反応性気体のガス系の実施
例を示す。 第3図は本発明により作られた光電変換装置のたて断面
図を示す。 第4図は第1図の反応炉の部分を示す実施例である。 特許出願人
例を示す。 第3図は本発明により作られた光電変換装置のたて断面
図を示す。 第4図は第1図の反応炉の部分を示す実施例である。 特許出願人
Claims (1)
- 【特許請求の範囲】 1、筒状を有するプラズマ気相用反応炉と該反応炉の外
側の加熱装置と該加熱装置の内τjilまたは前記反応
炉の部方向に配されたプラズマ放電用の一対の放電エネ
ルギー供給用電極と該電極に放電エネルギーを供給すお
よび基板ホルダーを保持または移動する機構を有する第
1の室を有し、前記第1の室に連結した前記第1の室と
同様の第2の室と該第2の室に連続し念前記第1の反応
系と同様の第2の反応系を具備することを特徴とする半
導体装置製造装置。 2、特許請求の範囲第1項において、第1の室を介して
第1の反応系に導入された基板上の被形成面上KP型型
半体体層設け、第1の室および第2の室を介して前記基
板を第2の反応系に導入し、被形成面上に真性または実
質的に真性の導電型の半導体層を設け、さらに第2の室
および第2の室に連結された第2の室【同様の機構を有
する第3の室を介して、前記第2の室と同様の機構を有
する第3の反応系に前記基板を・傅装置製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56192292A JPS5893321A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56192292A JPS5893321A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置製造装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3169057A Division JPH0673348B2 (ja) | 1991-06-14 | 1991-06-14 | プラズマ処理装置のクリーニング方法 |
JP3169056A Division JPH0673347B2 (ja) | 1991-06-14 | 1991-06-14 | プラズマ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5893321A true JPS5893321A (ja) | 1983-06-03 |
JPH0370367B2 JPH0370367B2 (ja) | 1991-11-07 |
Family
ID=16288843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56192292A Granted JPS5893321A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5893321A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62104028A (ja) * | 1985-07-19 | 1987-05-14 | Fujitsu Ltd | 有機金属気相成長装置 |
JPH02224221A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 半導体装置製造方法、基板処理装置および半導体装置製造装置 |
JPH02294018A (ja) * | 1989-05-09 | 1990-12-05 | Hitachi Ltd | 成膜装置 |
JPH04137613A (ja) * | 1990-09-28 | 1992-05-12 | Handotai Process Kenkyusho:Kk | 半導体装置の製造装置 |
JPH04263453A (ja) * | 1991-02-18 | 1992-09-18 | Semiconductor Energy Lab Co Ltd | 基板処理装置 |
JPH06140333A (ja) * | 1991-06-14 | 1994-05-20 | Semiconductor Energy Lab Co Ltd | プラズマ処理装置のクリーニング方法 |
US5650013A (en) * | 1984-11-26 | 1997-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Layer member forming method |
US5711065A (en) * | 1993-08-02 | 1998-01-27 | Fuji Machine Mfg. Co., Ltd. | Electronic-component mounting system |
US5976259A (en) * | 1985-02-14 | 1999-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method, and system |
US6446353B2 (en) | 1990-08-29 | 2002-09-10 | Hitachi, Ltd. | Vacuum processing apparatus |
USRE39756E1 (en) | 1990-08-29 | 2007-08-07 | Hitachi, Ltd. | Vacuum processing operating method with wafers, substrates and/or semiconductors |
USRE39776E1 (en) | 1990-08-29 | 2007-08-21 | Hitachi, Ltd. | Vacuum processing apparatus and operating method with wafers, substrates and/or semiconductors |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52139378A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Integrated treatment apparatus for semiconductor wafers |
JPS5578524A (en) * | 1978-12-10 | 1980-06-13 | Shunpei Yamazaki | Manufacture of semiconductor device |
-
1981
- 1981-11-30 JP JP56192292A patent/JPS5893321A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52139378A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Integrated treatment apparatus for semiconductor wafers |
JPS5578524A (en) * | 1978-12-10 | 1980-06-13 | Shunpei Yamazaki | Manufacture of semiconductor device |
Cited By (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5650013A (en) * | 1984-11-26 | 1997-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Layer member forming method |
US6113701A (en) * | 1985-02-14 | 2000-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method, and system |
US5976259A (en) * | 1985-02-14 | 1999-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method, and system |
JPS62104028A (ja) * | 1985-07-19 | 1987-05-14 | Fujitsu Ltd | 有機金属気相成長装置 |
JPH02224221A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 半導体装置製造方法、基板処理装置および半導体装置製造装置 |
JPH02294018A (ja) * | 1989-05-09 | 1990-12-05 | Hitachi Ltd | 成膜装置 |
US6484415B2 (en) | 1990-08-29 | 2002-11-26 | Hitachi, Ltd. | Vacuum processing apparatus |
US6499229B2 (en) | 1990-08-29 | 2002-12-31 | Hitachi, Ltd. | Vacuum processing apparatus |
US7367135B2 (en) | 1990-08-29 | 2008-05-06 | Hitachi, Ltd. | Vacuum processing apparatus and operating method therefor |
USRE39823E1 (en) | 1990-08-29 | 2007-09-11 | Hitachi, Ltd. | Vacuum processing operating method with wafers, substrates and/or semiconductors |
USRE39824E1 (en) | 1990-08-29 | 2007-09-11 | Hitachi, Ltd. | Vacuum processing apparatus and operating method with wafers, substrates and/or semiconductors |
US6446353B2 (en) | 1990-08-29 | 2002-09-10 | Hitachi, Ltd. | Vacuum processing apparatus |
US6457253B2 (en) | 1990-08-29 | 2002-10-01 | Hitachi, Ltd. | Vacuum processing apparatus |
US6460270B2 (en) | 1990-08-29 | 2002-10-08 | Hitachi, Ltd. | Vacuum processing apparatus |
US6463678B2 (en) | 1990-08-29 | 2002-10-15 | Hitachi, Ltd. | Substrate changing-over mechanism in a vaccum tank |
US6467187B2 (en) | 1990-08-29 | 2002-10-22 | Hitachi, Ltd. | Vacuum processing apparatus and operating method therefor |
US6470596B2 (en) | 1990-08-29 | 2002-10-29 | Hitachi, Ltd. | Vacuum processing apparatus and operating method therefor |
US6473989B2 (en) | 1990-08-29 | 2002-11-05 | Hitachi, Ltd. | Conveying system for a vacuum processing apparatus |
USRE39775E1 (en) | 1990-08-29 | 2007-08-21 | Hitachi, Ltd. | Vacuum processing operating method with wafers, substrates and/or semiconductors |
US6487794B2 (en) | 1990-08-29 | 2002-12-03 | Hitachi, Ltd. | Substrate changing-over mechanism in vacuum tank |
US6487791B2 (en) | 1990-08-29 | 2002-12-03 | Hitachi, Ltd. | Vacuum processing apparatus |
USRE39776E1 (en) | 1990-08-29 | 2007-08-21 | Hitachi, Ltd. | Vacuum processing apparatus and operating method with wafers, substrates and/or semiconductors |
US6505415B2 (en) | 1990-08-29 | 2003-01-14 | Hitachi, Ltd. | Vacuum processing apparatus |
US6588121B2 (en) | 1990-08-29 | 2003-07-08 | Hitachi, Ltd. | Vacuum processing apparatus |
US6625899B2 (en) | 1990-08-29 | 2003-09-30 | Hitachi, Ltd. | Vacuum processing apparatus |
US6655044B2 (en) | 1990-08-29 | 2003-12-02 | Hitachi, Ltd. | Vacuum processing apparatus and operating method therefor |
US6880264B2 (en) | 1990-08-29 | 2005-04-19 | Hitachi, Ltd. | Vacuum processing apparatus and operating method therefor |
US6886272B2 (en) | 1990-08-29 | 2005-05-03 | Hitachi, Ltd. | Vacuum processing apparatus and operating method therefor |
US6904699B2 (en) | 1990-08-29 | 2005-06-14 | Hitachi, Ltd. | Vacuum processing apparatus and operating method therefor |
US6968630B2 (en) | 1990-08-29 | 2005-11-29 | Hitachi, Ltd. | Vacuum processing apparatus and operating method therefor |
USRE39756E1 (en) | 1990-08-29 | 2007-08-07 | Hitachi, Ltd. | Vacuum processing operating method with wafers, substrates and/or semiconductors |
JPH04137613A (ja) * | 1990-09-28 | 1992-05-12 | Handotai Process Kenkyusho:Kk | 半導体装置の製造装置 |
JPH04263453A (ja) * | 1991-02-18 | 1992-09-18 | Semiconductor Energy Lab Co Ltd | 基板処理装置 |
JPH0673348B2 (ja) * | 1991-06-14 | 1994-09-14 | 株式会社半導体エネルギー研究所 | プラズマ処理装置のクリーニング方法 |
JPH06140333A (ja) * | 1991-06-14 | 1994-05-20 | Semiconductor Energy Lab Co Ltd | プラズマ処理装置のクリーニング方法 |
US5711065A (en) * | 1993-08-02 | 1998-01-27 | Fuji Machine Mfg. Co., Ltd. | Electronic-component mounting system |
Also Published As
Publication number | Publication date |
---|---|
JPH0370367B2 (ja) | 1991-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170263795A1 (en) | Method of fabricating an emitter region of a solar cell | |
JPS5893321A (ja) | 半導体装置製造装置 | |
WO2010023947A1 (ja) | 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム | |
CN102969367A (zh) | 一种晶体硅太阳能电池p型硅背面钝化膜及其制备方法 | |
JPS58155773A (ja) | 半導体装置作製方法 | |
JPH08195348A (ja) | 半導体装置製造装置 | |
JPS60138909A (ja) | 気相反応被膜作製装置および作製方法 | |
JPH0337730B2 (ja) | ||
JP2626705B2 (ja) | 被膜作製方法 | |
JP3069682B2 (ja) | 反応室のクリーニング方法 | |
JPH0831420B2 (ja) | 被膜作製装置 | |
JP2918194B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
JPH0673348B2 (ja) | プラズマ処理装置のクリーニング方法 | |
JP3068276B2 (ja) | 非単結晶タンデム型太陽電池の製法及びそれに用いる製造装置 | |
JPH0677139A (ja) | プラズマ処理装置 | |
JPH0812848B2 (ja) | 半導体装置製造方法 | |
TWI733229B (zh) | 形成半導體結構之方法及半導體結構 | |
JP2573108B2 (ja) | プラズマ処理方法 | |
JP2815711B2 (ja) | 薄膜半導体装置製造装置 | |
JPS62219970A (ja) | 薄膜半導体素子の製造方法 | |
JPH06177409A (ja) | 薄膜太陽電池の製造方法 | |
JP2639637B2 (ja) | 気相反応被膜作製方法 | |
JPH061765B2 (ja) | 気相反応被膜作製方法 | |
JPS6310592B2 (ja) | ||
JPH0732141B2 (ja) | 炭素膜作製方法 |