JP3024679B2 - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JP3024679B2 JP3024679B2 JP9193531A JP19353197A JP3024679B2 JP 3024679 B2 JP3024679 B2 JP 3024679B2 JP 9193531 A JP9193531 A JP 9193531A JP 19353197 A JP19353197 A JP 19353197A JP 3024679 B2 JP3024679 B2 JP 3024679B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion circuit
- level conversion
- waveform
- resistor
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は，互いに電源電圧の
異なるデバイス間における信号のレベル変換を行うレベ
ル変換回路に関し，特に，電源電圧３．３Ｖで動作する
デバイスと電源電圧２．５Ｖで動作するデバイスとを接
続するレベル変換方式に関する。
異なるデバイス間における信号のレベル変換を行うレベ
ル変換回路に関し，特に，電源電圧３．３Ｖで動作する
デバイスと電源電圧２．５Ｖで動作するデバイスとを接
続するレベル変換方式に関する。
【０００２】
【従来の技術】従来，この種のレベル変換回路として，
特開昭９−３４６０８号公報に開示されたものがある。
この従来技術に開示されたインターフェース回路装置に
は，動作電圧の異なる第１の回路あるいは，第２の回路
の電源電圧が所定の電圧値を越えているか否かを電圧監
視回路により監視し，その監視結果を基に信号切替え回
路が第１の信号路あるいは第２の信号路への切替えを行
い，第１の信号路を経て，あるいは，第２の信号路のレ
ベル変換回路を経て信号の入出力を行い，電源電圧が所
定の電圧値を越えていないときの第１の回路と第２の回
路間の信号の伝達を実現するものである。
特開昭９−３４６０８号公報に開示されたものがある。
この従来技術に開示されたインターフェース回路装置に
は，動作電圧の異なる第１の回路あるいは，第２の回路
の電源電圧が所定の電圧値を越えているか否かを電圧監
視回路により監視し，その監視結果を基に信号切替え回
路が第１の信号路あるいは第２の信号路への切替えを行
い，第１の信号路を経て，あるいは，第２の信号路のレ
ベル変換回路を経て信号の入出力を行い，電源電圧が所
定の電圧値を越えていないときの第１の回路と第２の回
路間の信号の伝達を実現するものである。
【０００３】しかしながら，この従来のレベル変換回路
は，電源電圧の低レベルのものを電源電圧の高いレベル
のものに変換する回路であって，例えば，電源電圧が
３．３Ｖで動作するデバイス（以下，単に３．３Ｖデバ
イスと呼ぶ）からの出力信号を電源電圧がより低レベル
である２．５Ｖで動作するデバイス（以下，２．５Ｖデ
バイスと呼ぶ）に入力できるように，信号のレベルを変
換するレベル変換回路ではなかった。
は，電源電圧の低レベルのものを電源電圧の高いレベル
のものに変換する回路であって，例えば，電源電圧が
３．３Ｖで動作するデバイス（以下，単に３．３Ｖデバ
イスと呼ぶ）からの出力信号を電源電圧がより低レベル
である２．５Ｖで動作するデバイス（以下，２．５Ｖデ
バイスと呼ぶ）に入力できるように，信号のレベルを変
換するレベル変換回路ではなかった。
【０００４】
【発明が解決しようとする課題】上述したように，従来
のこの種のレベル変換回路においては，３．３Ｖデバイ
スから出力される信号を２．５Ｖデバイスに入力できる
ように，信号のレベル変換を行うレベル変換回路は存在
しなかったので，３．３Ｖデバイスから，２．５Ｖデバ
イスへの接続時に，貫通電流が生じデバイスを破壊する
等の問題点があった。
のこの種のレベル変換回路においては，３．３Ｖデバイ
スから出力される信号を２．５Ｖデバイスに入力できる
ように，信号のレベル変換を行うレベル変換回路は存在
しなかったので，３．３Ｖデバイスから，２．５Ｖデバ
イスへの接続時に，貫通電流が生じデバイスを破壊する
等の問題点があった。
【０００５】そこで，本発明の技術的課題は，互いに動
作電源電圧の異なる２つのデバイス間において，簡単な
構成で，波形伝送を速やかにし，デバイスの破壊を防ぐ
ことが出来るレベル変換回路を提供することにある。
作電源電圧の異なる２つのデバイス間において，簡単な
構成で，波形伝送を速やかにし，デバイスの破壊を防ぐ
ことが出来るレベル変換回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば，互いに
大きさが異なる第１及び第２の電源電圧において，夫々
動作する第１及び第２のデバイス間に設けられるレベル
変換回路において，前記第１のデバイスの出力部からの
信号を波形整形する第１の波形整形手段と，前記波形整
形された信号を前記第２のデバイスに伝達する波形伝達
手段と，前記第２のデバイスに入力する信号のレベルを
調節するレベル規定手段と，前記レベル規定手段によっ
てレベル規定された信号の波形整形を行う第２の波形整
形手段とを備えたことを特徴とするレベル変換回路が得
られる。
大きさが異なる第１及び第２の電源電圧において，夫々
動作する第１及び第２のデバイス間に設けられるレベル
変換回路において，前記第１のデバイスの出力部からの
信号を波形整形する第１の波形整形手段と，前記波形整
形された信号を前記第２のデバイスに伝達する波形伝達
手段と，前記第２のデバイスに入力する信号のレベルを
調節するレベル規定手段と，前記レベル規定手段によっ
てレベル規定された信号の波形整形を行う第２の波形整
形手段とを備えたことを特徴とするレベル変換回路が得
られる。
【０００７】また，本発明によれば，前記レベル変換回
路において，前記第１の電源電圧は前記第２の電源電圧
よりも大きいことを特徴とするレベル変換回路が得られ
る。
路において，前記第１の電源電圧は前記第２の電源電圧
よりも大きいことを特徴とするレベル変換回路が得られ
る。
【０００８】また，本発明によれば，前記いずれかのレ
ベル変換回路において，前記第１の電源電圧は３．３Ｖ
であり，前記第２の電源電圧は，２．５Ｖであることを
特徴とするレベル変換回路が得られる。
ベル変換回路において，前記第１の電源電圧は３．３Ｖ
であり，前記第２の電源電圧は，２．５Ｖであることを
特徴とするレベル変換回路が得られる。
【０００９】また，本発明によれば，前記いずれかのレ
ベル変換回路において，前記第１の波形整形手段は前記
第１のデバイスの出力部に一端が接続された終端抵抗を
有し，前記波形伝達手段は前記第１のデバイスの出力部
に，前記終端抵抗の一端とともに一端が接続された容量
性部品を有し，前記レベル規定手段は，前記容量性部品
の他端に一端が接続されたプルアップ抵抗を有し，前記
第２の波形整形手段は，前記容量性部品の他端に前記プ
ルアップ抵抗の一端とともに一端が接続され，他端が前
記第２のデバイスの入力部に接続されているシリーズ抵
抗を有することを特徴とするレベル変換回路が得られ
る。
ベル変換回路において，前記第１の波形整形手段は前記
第１のデバイスの出力部に一端が接続された終端抵抗を
有し，前記波形伝達手段は前記第１のデバイスの出力部
に，前記終端抵抗の一端とともに一端が接続された容量
性部品を有し，前記レベル規定手段は，前記容量性部品
の他端に一端が接続されたプルアップ抵抗を有し，前記
第２の波形整形手段は，前記容量性部品の他端に前記プ
ルアップ抵抗の一端とともに一端が接続され，他端が前
記第２のデバイスの入力部に接続されているシリーズ抵
抗を有することを特徴とするレベル変換回路が得られ
る。
【００１０】また，本発明によれば，前記レベル変換回
路において，前記終端抵抗の他端には，終端電位が接続
されていることを特徴とするレベル変換回路が得られ
る。
路において，前記終端抵抗の他端には，終端電位が接続
されていることを特徴とするレベル変換回路が得られ
る。
【００１１】さらに，本発明によれば，前記いずれかの
レベル変換回路において，前記プルアップ抵抗の他端
は，プルアップ電位に接続されていることを特徴とする
レベル変換回路が得られる。
レベル変換回路において，前記プルアップ抵抗の他端
は，プルアップ電位に接続されていることを特徴とする
レベル変換回路が得られる。
【００１２】
【発明の実施の形態】次に，本発明の実施の形態につい
て，図面を参照して説明する。
て，図面を参照して説明する。
【００１３】図１は本発明の一実施の形態によるレベル
変換回路の構成を示す回路図である。図１を参照する
と，第１の電源電圧である３．３Ｖで動作する３．３Ｖ
デバイス２０の出力部１に，第１の波形整形手段として
の終端抵抗２の一方の端子と波形伝達手段としての容量
性部品３の一方の端子とが接続されている。
変換回路の構成を示す回路図である。図１を参照する
と，第１の電源電圧である３．３Ｖで動作する３．３Ｖ
デバイス２０の出力部１に，第１の波形整形手段として
の終端抵抗２の一方の端子と波形伝達手段としての容量
性部品３の一方の端子とが接続されている。
【００１４】終端抵抗２の他方の端子には，終端電位４
を接続し，容量性部品３の他方の端子には，レベル規定
手段としてのプルアップ抵抗５の一方の端子と第２の波
形整形手段としてのシリーズ抵抗６の一方の端子が接続
されている。プルアップ抵抗５の他方の端子には，プル
アップ電位７が接続され，シリーズ抵抗６の他方の端子
は，第２の電源電圧である２．５Ｖで動作する２．５Ｖ
デバイス３０の入力部８に接続されている。
を接続し，容量性部品３の他方の端子には，レベル規定
手段としてのプルアップ抵抗５の一方の端子と第２の波
形整形手段としてのシリーズ抵抗６の一方の端子が接続
されている。プルアップ抵抗５の他方の端子には，プル
アップ電位７が接続され，シリーズ抵抗６の他方の端子
は，第２の電源電圧である２．５Ｖで動作する２．５Ｖ
デバイス３０の入力部８に接続されている。
【００１５】ここで，本発明の実施の形態において，
３．３Ｖデバイスから２．５Ｖデバイスへのレベル変換
回路を使用した回路を構成し，波形伝送について確認し
た。
３．３Ｖデバイスから２．５Ｖデバイスへのレベル変換
回路を使用した回路を構成し，波形伝送について確認し
た。
【００１６】具体的には，３．３Ｖデバイス２０として
汎用デバイスを利用した。また，終端抵抗２として１８
８Ωの抵抗を利用した。この終端抵抗２の他端に終端電
位４として，３．４８Ｖの電位接続した。また，容量性
部品３として０．１μＦの容量の物を利用した。また，
プルアップ抵抗５として３９０Ωを利用し，プルアップ
電位７として１．２５Ｖを利用した。さらに，シリーズ
抵抗６として１２Ωを利用した。このような構成による
レベル変換回路１０の動作は次の通りである。
汎用デバイスを利用した。また，終端抵抗２として１８
８Ωの抵抗を利用した。この終端抵抗２の他端に終端電
位４として，３．４８Ｖの電位接続した。また，容量性
部品３として０．１μＦの容量の物を利用した。また，
プルアップ抵抗５として３９０Ωを利用し，プルアップ
電位７として１．２５Ｖを利用した。さらに，シリーズ
抵抗６として１２Ωを利用した。このような構成による
レベル変換回路１０の動作は次の通りである。
【００１７】３．３Ｖデバイス２０の出力部１から出力
された１００ＭＨｚの信号の波形は，終端抵抗２によっ
て整形され，容量性部品３の一方の端子に入力され，こ
こに入力された信号波形のＡＣ成分が，容量性部品３の
他方の端子に伝送される。容量性部品３を透過したＡＣ
成分の波形は，プルアップ電位７を中心として，正方向
と負方向に振幅を作る波形となり，その波形はシリーズ
抵抗６に入力され，シリーズ抵抗６を透過した波形は，
２．５Ｖデバイスに入力される。
された１００ＭＨｚの信号の波形は，終端抵抗２によっ
て整形され，容量性部品３の一方の端子に入力され，こ
こに入力された信号波形のＡＣ成分が，容量性部品３の
他方の端子に伝送される。容量性部品３を透過したＡＣ
成分の波形は，プルアップ電位７を中心として，正方向
と負方向に振幅を作る波形となり，その波形はシリーズ
抵抗６に入力され，シリーズ抵抗６を透過した波形は，
２．５Ｖデバイスに入力される。
【００１８】図２は，その際の２．５Ｖデバイスの入力
部にて，オシロスコープで観測した波形を示している。
図２中において，曲線１１は容量性部品３の入力波形で
あり，曲線１２はシリーズ抵抗６の入力波形であり，曲
線１３は２．５Ｖデバイスの入力波形である。図２か
ら，信号波形が整形されていることが分かる。
部にて，オシロスコープで観測した波形を示している。
図２中において，曲線１１は容量性部品３の入力波形で
あり，曲線１２はシリーズ抵抗６の入力波形であり，曲
線１３は２．５Ｖデバイスの入力波形である。図２か
ら，信号波形が整形されていることが分かる。
【００１９】ここで，比較のために，本発明の実施の形
態によるレベル変換回路を利用せず，３．３Ｖデバイス
の出力部１を直接２．５Ｖデバイスの入力部に接続した
場合を考える。２．５Ｖデバイスの入力部８に，ＨＩＧ
Ｈ側のクランプダイオードが接続されているとすると，
３．３Ｖデバイスが，ＨＩＧＨ電位を出力した時，３．
３Ｖデバイスから，２．５Ｖデバイスに貫通電流が流れ
て，デバイスが破壊される可能性がある。
態によるレベル変換回路を利用せず，３．３Ｖデバイス
の出力部１を直接２．５Ｖデバイスの入力部に接続した
場合を考える。２．５Ｖデバイスの入力部８に，ＨＩＧ
Ｈ側のクランプダイオードが接続されているとすると，
３．３Ｖデバイスが，ＨＩＧＨ電位を出力した時，３．
３Ｖデバイスから，２．５Ｖデバイスに貫通電流が流れ
て，デバイスが破壊される可能性がある。
【００２０】しかし，本発明の実施の形態によるレベル
変換回路を利用すれば，３．３Ｖデバイスと２．５Ｖデ
バイスは，ＤＣ的に接続されていないため上記のような
破壊は起こらない。
変換回路を利用すれば，３．３Ｖデバイスと２．５Ｖデ
バイスは，ＤＣ的に接続されていないため上記のような
破壊は起こらない。
【００２１】以上述べたように，３．３Ｖデバイス２０
の出力部１に，終端抵抗２の一方の端子と容量性部品３
の一方の端子を接続し，終端抵抗２の他方の端子には，
終端電位４を接続し，容量性部品３の他方の端子には，
プルアップ抵抗５の一方の端子とシリーズ抵抗６の一方
の端子を接続し，プルアップ抵抗６の他方の端子にはプ
ルアップ電位７を接続し，シリーズ抵抗６の他方の端子
には，２．５Ｖデバイス３０の入力部８を接続するよう
に構成された３．３Ｖデバイスから，２．５Ｖデバイス
へのレベル変換回路を利用することによって，３．３Ｖ
デバイスから２．５Ｖデバイスの波形伝送を速やかに
し，デバイスの破壊を防ぐことが出来る。
の出力部１に，終端抵抗２の一方の端子と容量性部品３
の一方の端子を接続し，終端抵抗２の他方の端子には，
終端電位４を接続し，容量性部品３の他方の端子には，
プルアップ抵抗５の一方の端子とシリーズ抵抗６の一方
の端子を接続し，プルアップ抵抗６の他方の端子にはプ
ルアップ電位７を接続し，シリーズ抵抗６の他方の端子
には，２．５Ｖデバイス３０の入力部８を接続するよう
に構成された３．３Ｖデバイスから，２．５Ｖデバイス
へのレベル変換回路を利用することによって，３．３Ｖ
デバイスから２．５Ｖデバイスの波形伝送を速やかに
し，デバイスの破壊を防ぐことが出来る。
【００２２】
【発明の効果】以上説明したように，本発明のレベル変
換回路は，第１の電源電圧で動作する第１のデバイスの
出力部に，第１の波形整形手段である終端抵抗の一方の
端子と波形伝達手段である容量性部品の一方の端子とを
接続し，終端抵抗の他方の端子には，終端電位を接続
し，容量性部品の他方の端子には，レベル規定手段であ
るプルアップ抵抗の一方の端子と第２の波形整形手段で
あるシリーズ抵抗の一方の端子を接続し，プルアップ抵
抗の他方の端子には，プルアップ電位を接続し，シリー
ズ抵抗の他方の端子には，第２の電源電圧で動作する第
２のデバイスの入力部を接続することによって，簡単な
構成によって，第１のデバイスから第２のデバイスの波
形伝送を速やかにし，デバイスの破壊を防ぐことが出来
る。
換回路は，第１の電源電圧で動作する第１のデバイスの
出力部に，第１の波形整形手段である終端抵抗の一方の
端子と波形伝達手段である容量性部品の一方の端子とを
接続し，終端抵抗の他方の端子には，終端電位を接続
し，容量性部品の他方の端子には，レベル規定手段であ
るプルアップ抵抗の一方の端子と第２の波形整形手段で
あるシリーズ抵抗の一方の端子を接続し，プルアップ抵
抗の他方の端子には，プルアップ電位を接続し，シリー
ズ抵抗の他方の端子には，第２の電源電圧で動作する第
２のデバイスの入力部を接続することによって，簡単な
構成によって，第１のデバイスから第２のデバイスの波
形伝送を速やかにし，デバイスの破壊を防ぐことが出来
る。
【図１】本発明の一実施の形態によるレベル変換回路の
回路図である。
回路図である。
【図２】図１のレベル変換回路の観測波形の一例を示す
図である。
図である。
１ 出力部 ２ 終端抵抗 ３ 容量性部品 ４ 終端電位 ５ プルアップ抵抗 ６ シリーズ抵抗 ７ プルアップ電位 ８ 入力部 １０ レベル変換回路
Claims (6)
- 【請求項１】 互いに大きさが異なる第１及び第２の電
源電圧において，夫々動作する第１及び第２のデバイス
間に設けられるレベル変換回路において，前記第１のデ
バイスの出力部からの信号を波形整形する第１の波形整
形手段と，前記波形整形された信号を前記第２のデバイ
スに伝達する波形伝達手段と，前記第２のデバイスに入
力する信号のレベルを調節するレベル規定手段と，前記
レベル規定手段によってレベル規定された信号の波形整
形を行う第２の波形整形手段とを備えたことを特徴とす
るレベル変換回路。 - 【請求項２】 請求項１記載のレベル変換回路におい
て，前記第１の電源電圧は前記第２の電源電圧よりも大
きいことを特徴とするレベル変換回路。 - 【請求項３】 請求項１又は２記載のレベル変換回路に
おいて，前記第１の電源電圧は３．３Ｖであり，前記第
２の電源電圧は，２．５Ｖであることを特徴とするレベ
ル変換回路。 - 【請求項４】 請求項１乃至３の内のいずれかに記載の
レベル変換回路において，前記第１の波形整形手段は前
記第１のデバイスの出力部に一端が接続された終端抵抗
を有し，前記波形伝達手段は前記第１のデバイスの出力
部に，前記終端抵抗の一端とともに一端が接続された容
量性部品を有し，前記レベル規定手段は，前記容量性部
品の他端に一端が接続されたプルアップ抵抗を有し，前
記第２の波形整形手段は，前記容量性部品の他端に前記
プルアップ抵抗の一端とともに一端が接続され，他端が
前記第２のデバイスの入力部に接続されているシリーズ
抵抗を有することを特徴とするレベル変換回路。 - 【請求項５】 請求項４記載のレベル変換回路におい
て，前記終端抵抗の他端には，終端電位が接続されてい
ることを特徴とするレベル変換回路。 - 【請求項６】 請求項４又は５記載のレベル変換回路に
おいて，前記プルアップ抵抗の他端は，プルアップ電位
に接続されていることを特徴とするレベル変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9193531A JP3024679B2 (ja) | 1997-07-18 | 1997-07-18 | レベル変換回路 |
| US09/116,211 US6107831A (en) | 1997-07-18 | 1998-07-16 | Level conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9193531A JP3024679B2 (ja) | 1997-07-18 | 1997-07-18 | レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1141084A JPH1141084A (ja) | 1999-02-12 |
| JP3024679B2 true JP3024679B2 (ja) | 2000-03-21 |
Family
ID=16309631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9193531A Expired - Fee Related JP3024679B2 (ja) | 1997-07-18 | 1997-07-18 | レベル変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6107831A (ja) |
| JP (1) | JP3024679B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724559B1 (ko) | 2004-12-15 | 2007-06-04 | 삼성전자주식회사 | 레벨 쉬프터 |
| JP2010129893A (ja) * | 2008-11-28 | 2010-06-10 | Sony Corp | 半導体集積回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5719839A (en) * | 1980-07-09 | 1982-02-02 | Hitachi Ltd | Analog input device |
| JPS5812042A (ja) * | 1981-07-15 | 1983-01-24 | Toshiba Corp | キ−入力装置 |
| JPS61272820A (ja) * | 1985-05-29 | 1986-12-03 | Oki Electric Ind Co Ltd | 信号入力方式 |
| JPS63216127A (ja) * | 1987-03-04 | 1988-09-08 | Mitsubishi Electric Corp | デイスプレイ装置 |
| JPH01298410A (ja) * | 1988-05-27 | 1989-12-01 | Canon Inc | 位置決めテーブル装置 |
| JP3024135B2 (ja) * | 1989-02-10 | 2000-03-21 | ミノルタ株式会社 | データ通信方法 |
| JPH04143820A (ja) * | 1990-10-04 | 1992-05-18 | Fujitsu Ltd | 擬似ｅｃｌレベルよりｔｔｌレベルへのレベル変換回路 |
| JP3079515B2 (ja) * | 1991-01-29 | 2000-08-21 | 株式会社東芝 | ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路 |
| JPH08286795A (ja) * | 1995-04-18 | 1996-11-01 | Hitachi Ltd | 入力回路 |
| JPH0934608A (ja) * | 1995-07-14 | 1997-02-07 | Mitsubishi Electric Corp | インターフェース回路装置およびその回路装置を用いたエミュレータ装置 |
-
1997
- 1997-07-18 JP JP9193531A patent/JP3024679B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-16 US US09/116,211 patent/US6107831A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6107831A (en) | 2000-08-22 |
| JPH1141084A (ja) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057728A (en) | Semiconductor circuit and power transistor protection circuit | |
| KR880013251A (ko) | 모놀리틱 집적회로 소자 | |
| US5216587A (en) | Inverter | |
| KR960010827B1 (ko) | 인버터장치 | |
| US20030042939A1 (en) | Semiconductor power converting apparatus | |
| JP3383571B2 (ja) | 半導体素子の駆動回路およびそれを用いた電力変換装置 | |
| CN100574030C (zh) | 泄漏电流防护电路 | |
| JPS6044854B2 (ja) | 信号伝送方式 | |
| JP3024679B2 (ja) | レベル変換回路 | |
| US5014177A (en) | DC-link ripple reduction circuit | |
| KR20050075427A (ko) | Ｐｗｍ 발생기 | |
| EP0334644A2 (en) | DC-to-DC voltage-increasing power source | |
| EP0347189A2 (en) | Circuit for protecting input of semiconductor device | |
| JP3172261B2 (ja) | パワーｍｏｓｆｅｔを用いたスイッチング回路 | |
| CN217037078U (zh) | 双轴电机急停电路、双轴电机驱动器和双轴电机驱动*** | |
| JP3627481B2 (ja) | インターフェイス回路 | |
| JP2000092830A (ja) | 電源回路 | |
| CN118508373A (en) | Electronic circuit, method for operating an electronic circuit, computer program and electronic system | |
| EP0372723A2 (en) | Input signal conditioning for microcomputer | |
| JP3198266B2 (ja) | 電力用半導体モジュール | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| CN117748648A (zh) | 一种电池包电压保护电路 | |
| JPH10210759A (ja) | ３レベルインバータ装置 | |
| SU1274051A1 (ru) | Устройство дл коммутации телеграфных сигналов с защитой от токовых перегрузок | |
| JP3060951U (ja) | サ―ジ電圧吸収回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |