JP3022065B2 - Manufacturing method of hybrid integrated circuit board - Google Patents
Manufacturing method of hybrid integrated circuit boardInfo
- Publication number
- JP3022065B2 JP3022065B2 JP5171570A JP17157093A JP3022065B2 JP 3022065 B2 JP3022065 B2 JP 3022065B2 JP 5171570 A JP5171570 A JP 5171570A JP 17157093 A JP17157093 A JP 17157093A JP 3022065 B2 JP3022065 B2 JP 3022065B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- circuit board
- substrate
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、混成集積回路等に用い
られる混成集積回路基板、特に金属基板をベースにした
混成集積回路基板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a hybrid integrated circuit board used for a hybrid integrated circuit or the like, and more particularly to a method for manufacturing a hybrid integrated circuit board based on a metal substrate.
【０００２】[0002]
【従来の技術】従来、金属基板をベースとした混成集積
回路基板の製造方法は、例えば、図７に示す如く、アル
ミニウム等の基板（１１）上に絶縁樹脂層（１２）を介
して銅箔より形成された導電路（１５）間にエポキシ樹
脂をベースとしたアンダーコート膜（１６）を形成した
後、そのアンダーコート膜（１６）と重畳するように導
電路（１５）間にカーボン抵抗ペースト材をスクリーン
印刷して硬化させて印刷抵抗体（１７）を形成した後、
図８に示す如く、その抵抗体（１９）上および導電路
（１５）上に保護用のエポキシ樹脂ベースのオーバーコ
ート膜（１８）を同一工程で被覆して混成集積回路基板
の製造を行っていた。2. Description of the Related Art Conventionally, a method of manufacturing a hybrid integrated circuit board based on a metal substrate is, for example, as shown in FIG. After forming an undercoat film (16) based on an epoxy resin between the conductive paths (15) formed by the above, a carbon resistance paste is provided between the conductive paths (15) so as to overlap with the undercoat film (16). After the material is screen printed and cured to form a printed resistor (17),
As shown in FIG. 8, an overcoat film (18) based on an epoxy resin for protection is coated on the resistor (19) and the conductive path (15) in the same step to manufacture a hybrid integrated circuit board. Was.
【０００３】[0003]
【発明が解決しようとする課題】金属基板、特にアルミ
ニウム基板をベースとした混成集積回路基板の製造方法
では、一般的に、短冊状のアルミニウム基板上に所望形
状の導電路を形成し、個別の基板に分割した後、個々の
基板を製造ライン工程に搬送して、上述した抵抗印刷工
程等の種々の工程を行ない混成集積回路基板の製造が行
われるために以下のような不具合が発生した。すなわ
ち、個別基板を搬送ライン上に搬送すると基板の側面と
搬送ラインとが接触してアルミニウムのカスが発生す
る。このカスが基板上の導電路間に配置された状態でオ
ーバーコート膜を導電路上に被覆すると回路パターンシ
ョート不良が発生する。In a method of manufacturing a hybrid integrated circuit board based on a metal substrate, particularly an aluminum substrate, generally, a conductive path having a desired shape is formed on a strip-shaped aluminum substrate, and individual conductive paths are formed. After being divided into substrates, the individual substrates are transported to a manufacturing line process, and various processes such as the above-described resistance printing process are performed to manufacture a hybrid integrated circuit substrate. Therefore, the following problems occur. That is, when the individual substrate is transported on the transport line, the side of the substrate and the transport line come into contact with each other, and aluminum scum is generated. If the overcoat film is coated on the conductive path in a state where the waste is disposed between the conductive paths on the substrate, a short circuit circuit failure occurs.
【０００４】このような不良は、導電路のパターンピッ
チが約３００μｍ程度と比較的余裕がある場合には、ア
ルミニウムカスの大きさが約３０〜１００μｍ程度であ
るために特に問題はない。しかしながら、近年の高集積
小型化の影響により、導電路のパターンピッチは約３０
〜１００μｍとファインパターンピッチで形成されるた
めに上記した不良の発生が問題となっている。[0004] Such a defect is not particularly problematic when the pattern pitch of the conductive path is about 300 μm, which is relatively large, since the size of the aluminum residue is about 30 to 100 μm. However, the pattern pitch of the conductive path is about 30
Because of the fine pattern pitch of 100 μm to 100 μm, the occurrence of the above-mentioned defect is a problem.
【０００５】また、従来の混成集積回路基板の製造方法
では、上述したように、印刷抵抗体と導電路上に形成さ
れるオーバーコート膜は、オーバーコート膜専用の焼成
工程が１回であるために架橋密度を向上させることがで
きず耐湿性等を向上させることが困難であった。架橋密
度を向上させるためには焼成時間を長くすれば解決でき
るが、焼成時間を長くすれば製造時間のロスになり生産
性が低下する問題がある。In the conventional method for manufacturing a hybrid integrated circuit substrate, as described above, the overcoat film formed on the printed resistor and the conductive path requires only one firing step dedicated to the overcoat film. The crosslink density could not be improved, and it was difficult to improve the moisture resistance and the like. In order to improve the crosslink density, it is possible to solve the problem by increasing the firing time, but if the firing time is increased, there is a problem that the production time is lost and the productivity is reduced.
【０００６】本発明は上述した課題に鑑みて為されたも
ので、この発明の目的はファインピッチで形成された導
電路を有する混成集積回路基板の製造中のパターン間シ
ョートを防止し、且つ、導電路上のオーバーコート膜の
架橋密度を向上させる混成集積回路基板の製造方法を提
供する事である。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and it is an object of the present invention to prevent a short circuit between patterns during the manufacture of a hybrid integrated circuit substrate having conductive paths formed at a fine pitch, and An object of the present invention is to provide a method of manufacturing a hybrid integrated circuit substrate which improves the crosslink density of an overcoat film on a conductive path.
【０００７】[0007]
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる混成集積回路基
板の製造方法は、短冊状の金属基板上に絶縁樹脂と銅箔
が一体化されたクラッド材を貼着し、その銅箔をエッチ
ングして混成集積回路基板領域内に少なくともファイン
ピッチ状に形成されたパターンを含む導電路を形成し、
基板領域部分をプレス金型を用いてプレス打ちして個別
の基板に分割し、その個別基板上に形成した少なくとも
ファインピッチ状の導電路上にオーバーコート膜を被覆
した後、導電路間に印刷抵抗体を形成することを特徴と
している。Means for Solving the Problems The above-mentioned problems are solved,
In order to achieve the object, a method of manufacturing a hybrid integrated circuit board according to the present invention is to attach a clad material in which an insulating resin and a copper foil are integrated on a strip-shaped metal substrate, and etch the copper foil. Forming a conductive path including a pattern formed at least in a fine pitch shape in the hybrid integrated circuit board area,
The substrate area is press-cut using a press die to divide the substrate into individual substrates, and at least a fine-pitch conductive path formed on the individual substrate is coated with an overcoat film. It is characterized by forming a body.
【０００８】[0008]
【作用】以上のように構成される混成集積回路基板の製
造方法においては、個別基板に分割した後、少なくとも
ファインピッチ状の導電路上にオーバーコート膜を形成
することにより、製造工程中にアルミニウムカスが基板
上に付着してもオーバーコート膜が形成されるために回
路パターンショートが発生することがない。In the method of manufacturing a hybrid integrated circuit substrate configured as described above, after dividing into individual substrates, an overcoat film is formed on at least a fine-pitch conductive path, so that aluminum Is formed on the substrate, a short circuit pattern does not occur because the overcoat film is formed.
【０００９】また、導電路上にオーバーコート膜を形成
した後に印刷抵抗体を形成することにより、印刷抵抗体
の焼成工程時にオーバーコート膜の再焼成を同時にする
ことができ、オーバーコート膜の架橋密度を向上するこ
とができる。Further, by forming the printed resistor after forming the overcoat film on the conductive path, it is possible to simultaneously refire the overcoat film during the firing step of the printed resistor, and to reduce the crosslink density of the overcoat film. Can be improved.
【００１０】[0010]
【実施例】以下に、図１〜図６に示した実施例に基づい
て、本発明の混成集積回路基板の製造方法について説明
する。先ず、図１に示す如く、短冊状の金属基板（１）
の一主面上にエポキシ樹脂等の絶縁樹脂層（２）と銅箔
とが一体化されたクラッド材（４）を貼着する。金属基
板（１）は厚さ約１〜２ｍｍ厚のアルミニウム基板が用
いられ、その表面には機械的強度を増加するために酸化
アルミニウム膜を形成しても良い。クラッド材（４）は
膜厚約１０〜３５μｍ厚のエポキシあるいはポリイミド
樹脂等の樹脂（２）と膜厚約３５〜７５μｍ程度の厚み
を有した銅箔が一体化されたものであり、樹脂（２）と
基板（１）とが接着剤を介してホットプレス等によって
貼着される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a hybrid integrated circuit board according to the present invention will be described below with reference to the embodiments shown in FIGS. First, as shown in FIG. 1, a strip-shaped metal substrate (1)
A clad material (4) in which an insulating resin layer (2) such as an epoxy resin and a copper foil are integrated on one principal surface of the substrate. As the metal substrate (1), an aluminum substrate having a thickness of about 1 to 2 mm is used, and an aluminum oxide film may be formed on the surface thereof in order to increase mechanical strength. The clad material (4) is obtained by integrating a resin (2) such as an epoxy or polyimide resin having a thickness of about 10 to 35 μm and a copper foil having a thickness of about 35 to 75 μm. 2) and the substrate (1) are adhered by hot pressing or the like via an adhesive.
【００１１】次に、図２に示す如く、銅箔をエッチング
処理して基板（１）上に所望形状の導電路（５）を形成
する。導電路（５）は図示されないが短冊状の基板
（１）の混成集積回路基板領域毎に形成される。その基
板領域上に形成される導電路（５）は部分的に約３０〜
１００μｍピッチを有するファインパターン領域（Ａ）
を有し、導電路（５）間には印刷抵抗体が形成される。
短冊状の基板上に導電路を形成した後、混成集積回路基
板領域部分をプレス金型を用いてプレス打抜きして個々
の混成集積回路基板に分割し、搬送工程に搬送して以下
の工程が行われる。Next, as shown in FIG. 2, a conductive path (5) having a desired shape is formed on the substrate (1) by etching the copper foil. Although not shown, the conductive path (5) is formed for each hybrid integrated circuit board region of the strip-shaped substrate (1). The conductive path (5) formed on the substrate area is partially about 30-
Fine pattern area (A) having 100 μm pitch
And a printed resistor is formed between the conductive paths (5).
After forming conductive paths on the strip-shaped substrate, the hybrid integrated circuit board area is press-punched using a press die, divided into individual hybrid integrated circuit boards, and transported to a transport step. Done.
【００１２】次に、図３に示す如く、導電路（５）上に
エポキシ樹脂ベースのオーバーコート膜（８Ａ）を形成
する。このオーバーコート膜（８Ａ）は上記したように
導電路（５）が形成された領域、すなわち、印刷抵抗体
領域、半導体素子等を含む回路素子搭載領域を除く領域
上に形成する。さらに述べると、このオーバーコート膜
（８Ａ）は、上記したように導電路（５）が形成される
全領域にわたって形成しても良いが、このオーバーコー
ト膜（８Ａ）は特にファインピッチで形成される領域上
に選択して形成しても良い。この実施例では明らかにさ
れてないが、抵抗体および回路素子領域を除く基板上に
オーバーコートペーストをスクリーン印刷焼成してオー
バーコート膜（６）を形成する。導電路（５）上にオー
バーコート膜（６）を形成した後、所定の導電路（５）
間に印刷抵抗体を形成する。すなわち、図４に示す如
く、導電路（５）間に膜厚約１０〜１５μｍ程度のエポ
キシ樹脂ベースのアンダーコート膜ペーストをスクリー
ン印刷・硬化させてアンダーコート膜（６）を形成す
る。このアンダーコート膜（６）は樹脂層（２）の表面
が極めて深い凹凸状に形成されるために設けられるもの
であり、その樹脂層（２）上に直接抵抗体を形成すると
抵抗値が安定しない。従って、このアンダーコード膜
（６）を設けることによって、抵抗体が形成される表面
を平坦化され抵抗体の抵抗値を安定させる。アンダーコ
ート膜（６）の表面を平坦化させるためにアンダーコー
ト膜のペースト中には、シリコン系あるいはアクリル系
成分のレベリング材が混入されている。Next, as shown in FIG. 3, an epoxy resin-based overcoat film (8A) is formed on the conductive path (5). The overcoat film (8A) is formed on a region where the conductive path (5) is formed as described above, that is, a region excluding a circuit element mounting region including a printed resistor region, a semiconductor device, and the like. More specifically, the overcoat film (8A) may be formed over the entire region where the conductive path (5) is formed as described above, but the overcoat film (8A) is formed particularly at a fine pitch. And may be selectively formed on the region of interest. Although not clarified in this embodiment, an overcoat paste is screen-printed and baked on the substrate excluding the resistor and the circuit element region to form an overcoat film (6). After forming the overcoat film (6) on the conductive path (5), a predetermined conductive path (5) is formed.
A printed resistor is formed therebetween. That is, as shown in FIG. 4, an undercoat film (6) is formed by screen-printing and curing an epoxy resin-based undercoat film paste having a thickness of about 10 to 15 μm between the conductive paths (5). The undercoat film (6) is provided because the surface of the resin layer (2) is formed in an extremely deep uneven shape. If a resistor is formed directly on the resin layer (2), the resistance value is stable. do not do. Therefore, by providing the undercode film (6), the surface on which the resistor is formed is flattened, and the resistance of the resistor is stabilized. In order to flatten the surface of the undercoat film (6), a leveling material of a silicon or acrylic component is mixed in the paste of the undercoat film.
【００１３】また、このアンダーコート膜（６）は導電
路（５）によって挾まれた領域にのみ形成しても良い
が、実際には、印刷抵抗体の印刷ずれ等を考慮して、導
電路（５）が形成されない方向に拡張部を有するように
形成されている。次に、図５に示す如く、アンダーコー
ト膜（６）の表面を表面処理し、その上にカーボン抵抗
等の印刷抵抗体（７）を形成した後、オーバーコート膜
（８）で抵抗体（７）を被覆保護する。The undercoat film (6) may be formed only in a region sandwiched by the conductive paths (5). (5) is formed so as to have an extended portion in a direction where it is not formed. Next, as shown in FIG. 5, the surface of the undercoat film (6) is subjected to a surface treatment, and a printed resistor (7) such as a carbon resistor is formed thereon. 7) is coated and protected.
【００１４】アンダーコート膜（６）上に発生したレベ
リング材の重合物は、上記の表面処理によって取り除く
と同時にコート膜（６）の表面に微細な凹凸を形成す
る。表面処理の方法としては、例えばプラズマあるいは
化学エッチングによる方法とブラシロン等を用いた機械
研磨による方法とがある。本実施例では後者の機械研磨
による方法が用いられている。The polymer of the leveling material generated on the undercoat film (6) is removed by the above-mentioned surface treatment, and at the same time, fine irregularities are formed on the surface of the coat film (6). Examples of the surface treatment method include a method using plasma or chemical etching and a method using mechanical polishing using a brushron or the like. In this embodiment, the latter method using mechanical polishing is used.
【００１５】上記したレベリング材を取り除き、且つ、
表面に微細な凹凸を形成するにあり、表面処理は５０ｎ
ｍ〜１μｍの深さとなるように研磨が行われる。この表
面処理による深さが著しく行われると抵抗体の抵抗値が
変動するおそれがあり、深さは約３０ｎｍ〜２μｍ程度
の範囲が好ましい。上記した数値は材料の選択によって
多少変動することは説明するまでもない。The above-mentioned leveling material is removed, and
To form fine irregularities on the surface, the surface treatment is 50n
Polishing is performed to a depth of m to 1 μm. If the depth due to this surface treatment is significantly increased, the resistance value of the resistor may fluctuate, and the depth is preferably in the range of about 30 nm to 2 μm. It goes without saying that the above-mentioned values slightly vary depending on the choice of materials.
【００１６】アンダーコート膜（６）を形成した後、図
６に示す如く、導電路（５）間に印刷抵抗体（７）を形
成する。具体的には、印刷抵抗体（７）は、図示されな
いが導電路（５）と重畳して形成されたＡｇペースト層
の電極間に形成する。印刷抵抗体（７）は、例えば、エ
ポキシ樹脂１００、カーボン８、無機フィラー３０〜１
００、有機溶剤１００の組成で形成されたエポキシ樹脂
ベースのカーボンレジン印刷抵抗ペーストを用い、上記
した電極間に膜厚約１０〜１５μｍとなるようにスクリ
ーン印刷し、熱硬化させて形成する。抵抗ペーストをス
クリーン印刷する際、抵抗面積が小さなものであって
も、アンダーコート膜（６）上にレベリング材の重合物
がなく、しかもその表面が微細な凹凸に形成されるため
に抵抗ペーストが、従来の如き、湾曲状に形成されるこ
とはない。また、抵抗体（７）の耐熱性を向上させる場
合には、ビスマレイミド型あるいはマレイミド型ポリイ
ミド樹脂に分子量３００〜３０００のエポキシ樹脂を１
０〜８０部添加して変性させたエポキシ変性ポリイミド
樹脂１００、カーボン８、無機フィラー３０、有機溶剤
１１０の重量比で組成したエポキシ変性したポリイミド
樹脂ベースのカーボンレジン印刷抵抗ペーストを用いて
抵抗体（７）を印刷して形成すれば良い。After the formation of the undercoat film (6), a printed resistor (7) is formed between the conductive paths (5) as shown in FIG. Specifically, the printing resistor (7) is formed between the electrodes of the Ag paste layer which is not shown but overlaps with the conductive path (5). The print resistor (7) is made of, for example, epoxy resin 100, carbon 8, inorganic filler 30-1.
Using an epoxy resin-based carbon resin printed resistive paste formed with a composition of organic solvent 100, screen printing is performed between the above-mentioned electrodes so as to have a film thickness of about 10 to 15 μm, and then thermosetting. When the resistance paste is screen-printed, even if the resistance area is small, there is no polymer of the leveling material on the undercoat film (6) and the surface is formed with fine irregularities. It is not formed in a curved shape unlike the related art. In order to improve the heat resistance of the resistor (7), an epoxy resin having a molecular weight of 300 to 3000 is added to a bismaleimide type or maleimide type polyimide resin.
A resistor is prepared by using an epoxy-modified polyimide resin-based carbon resin printing resistor paste composed of 0 to 80 parts by weight of an epoxy-modified polyimide resin 100, carbon 8, an inorganic filler 30, and an organic solvent 110 in a weight ratio of: 7) may be formed by printing.
【００１７】抵抗体（７）を形成した後、その抵抗体
（７）を個別に保護するためにエポキシ樹脂ベースの他
のオーバーコート膜（８Ｂ）を形成する。このオーバー
コート膜（８Ｂ）は主に抵抗体（７）の耐湿性を向上さ
せるために形成するもので、約１０〜３０μｍ程度の厚
みでスクリーン印刷形成される。この際、オーバーコー
ト膜（８Ｂ）は抵抗体（７）およびアンダーコート膜
（６）の拡張部を被覆するように形成し、抵抗体（７）
の耐湿性を更に向上させている。オーバーコート膜（８
Ｂ）と密着されるアンダーコート膜（６）の拡張部は、
その表面が凹凸に形成されるために両膜（８Ｂ）（６）
との層間密着性は向上する。After forming the resistor (7), another overcoat film (8B) based on an epoxy resin is formed to individually protect the resistor (7). This overcoat film (8B) is formed mainly for improving the moisture resistance of the resistor (7), and is formed by screen printing with a thickness of about 10 to 30 μm. At this time, the overcoat film (8B) is formed so as to cover the extended portion of the resistor (7) and the undercoat film (6), and the resistor (7)
Has been further improved in moisture resistance. Overcoat film (8
The extended portion of the undercoat film (6) adhered to B)
Both films (8B) (6)
The adhesion between layers is improved.
【００１８】[0018]
【発明の効果】以上に詳述したように本発明の混成集積
回路基板の製造方法においては、個別基板に分割した
後、少なくともファインピッチ状の導電路上にオーバー
コート膜を形成することにより、製造工程中にアルミニ
ウムカスが基板上に付着してもオーバーコート膜が形成
されるために回路パターンショート不良が発生すること
がない。その結果、混成集積回路基板の製造歩留りを著
しく向上することができる。As described above in detail, in the method of manufacturing a hybrid integrated circuit substrate according to the present invention, after dividing into individual substrates, an overcoat film is formed at least on a fine pitch conductive path. Even if aluminum scum adheres to the substrate during the process, an overcoat film is formed, so that a short circuit circuit defect does not occur. As a result, the production yield of the hybrid integrated circuit board can be significantly improved.
【００１９】また、本発明に依れば導電路上にオーバー
コート膜を形成した後に印刷抵抗体を形成することによ
り、印刷抵抗体の焼成工程時にオーバーコート膜の再焼
成を同時にすることができ、オーバーコート膜の架橋密
度を向上することができる。その結果、耐湿性、耐薬品
性に対して極めて向上したオーバーコート膜で導電路が
保護されるために信頼性の優れた混成集積回路基板を提
供することができる。Further, according to the present invention, by forming the printed resistor after forming the overcoat film on the conductive path, it is possible to simultaneously re-fire the overcoat film during the firing step of the printed resistor, The crosslink density of the overcoat film can be improved. As a result, it is possible to provide a hybrid integrated circuit substrate having excellent reliability because the conductive path is protected by the overcoat film which is extremely improved in moisture resistance and chemical resistance.
【図１】本発明の混成集積回路基板の製造方法を示す断
面図である。FIG. 1 is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit substrate according to the present invention.
【図２】本発明の混成集積回路基板の製造方法を示す断
面図である。FIG. 2 is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit substrate according to the present invention.
【図３】本発明の混成集積回路基板の製造方法を示す断
面図である。FIG. 3 is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit substrate according to the present invention.
【図４】本発明の混成集積回路基板の製造方法を示す断
面図である。FIG. 4 is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit substrate according to the present invention.
【図５】本発明の混成集積回路基板の製造方法を示す断
面図である。FIG. 5 is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit substrate according to the present invention.
【図６】本発明の混成集積回路基板の製造方法を示す断
面図である。FIG. 6 is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit substrate according to the present invention.
【図７】従来の混成集積回路基板の製造方法を示す断面
図である。FIG. 7 is a cross-sectional view illustrating a method for manufacturing a conventional hybrid integrated circuit substrate.
【図８】従来の混成集積回路基板の製造方法を示す断面
図である。FIG. 8 is a cross-sectional view illustrating a method of manufacturing a conventional hybrid integrated circuit substrate.
（１） 基板 （２） 絶縁樹脂層 （３） 銅箔 （４） クラッド材 （５） 導電路 （６） アンダーコート膜 （７） 抵抗体 （８Ａ）（８Ｂ） オーバーコート膜 (1) Substrate (2) Insulating resin layer (3) Copper foil (4) Cladding material (5) Conductive path (6) Undercoat film (7) Resistor (8A) (8B) Overcoat film
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭48−92875（ＪＰ，Ａ) 特開 昭58−151095（ＪＰ，Ａ) 特開 昭63−122104（ＪＰ，Ａ) 特開 昭63−241902（ＪＰ，Ａ) 実開 平４−15866（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/28 H05K 1/16 H05K 3/44 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-48-92875 (JP, A) JP-A-58-151095 (JP, A) JP-A-63-122104 (JP, A) JP-A-63-122104 241902 (JP, A) Hikaru 4-15866 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H05K 3/28 H05K 1/16 H05K 3/44
Claims (2)
て所望形状の導電路を形成し、個別基板に分割した後、
個々の基板を製造ライン工程に搬送して、前記導電路間
に少なくとも印刷抵抗体を形成する混成集積回路基板の
製造方法において、 少なくともファインピッチに形成された前記導電路上に
第１のオーバーコート膜を被覆形成した後、前記印刷抵
抗体を形成しこの印刷抵抗体上に第２のオーバーコート
膜を被覆形成することを特徴とする混成集積回路基板の
製造方法。 1. A strip-shaped metal substrate having an insulating resin layer interposed therebetween.
After forming a conductive path of the desired shape and dividing it into individual substrates,
Each substrate is transported to the production line process, and
A hybrid integrated circuit board that forms at least a printed resistor
In the manufacturing method, at least on the conductive path formed at a fine pitch
After coating and forming the first overcoat film, the printing resistor
Forming an antibody and a second overcoat on the printed resistor
A hybrid integrated circuit board characterized by coating a film.
Production method.
一体化されたクラッド材を貼着し、その銅箔をエッチン
グして混成集積回路基板領域内に少なくともファインピ
ッチ状に形成されたパターンを含む導電路を形成し、前
記基板領域部分をプレス金型を用いてプレス打ちして個
別基板に分割した後、個々の基板を製造ライン工程に搬
送して、前記導電路間に少なくとも印刷抵抗体を形成す
る混成集積回路基板の製造方法において、 少なくともファインピッチに形成された前記導電路上に
第１のオーバーコート膜を被覆形成した後、前記印刷抵
抗体を形成しこの印刷抵抗体上に第２のオーバーコート
膜を被覆形成することを特徴とする混成集積回路基板の
製造方法。 2. An insulating resin and copper foil are formed on a strip-shaped metal substrate.
Paste the integrated clad material and etch the copper foil
At least a fine pin in the area of the hybrid integrated circuit board.
Forming a conductive path including a pattern formed in a
Pressing the substrate area using a press die
After dividing into separate substrates, each substrate is transported to the production line process.
To form at least a printed resistor between the conductive paths.
In the method of manufacturing a hybrid integrated circuit board, at least on the conductive path formed at a fine pitch
After coating and forming the first overcoat film, the printing resistor
Forming an antibody and a second overcoat on the printed resistor
A hybrid integrated circuit board characterized by coating a film.
Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5171570A JP3022065B2 (en) | 1993-07-12 | 1993-07-12 | Manufacturing method of hybrid integrated circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5171570A JP3022065B2 (en) | 1993-07-12 | 1993-07-12 | Manufacturing method of hybrid integrated circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0730235A JPH0730235A (en) | 1995-01-31 |
| JP3022065B2 true JP3022065B2 (en) | 2000-03-15 |
Family
ID=15925601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5171570A Expired - Fee Related JP3022065B2 (en) | 1993-07-12 | 1993-07-12 | Manufacturing method of hybrid integrated circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3022065B2 (en) |
-
1993
- 1993-07-12 JP JP5171570A patent/JP3022065B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0730235A (en) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63310581A (en) | Film body for electric connection | |
| JP3022065B2 (en) | Manufacturing method of hybrid integrated circuit board | |
| JP2542794B2 (en) | Wiring board manufacturing method | |
| JPH05283866A (en) | Multilayer circuit board containing printed polymer resistor | |
| JPH0582935A (en) | Printed wiring board | |
| JP3444787B2 (en) | Film carrier tape for mounting electronic components and method of manufacturing film carrier tape for mounting electronic components | |
| JPH0691306B2 (en) | Method for manufacturing printed wiring board | |
| JP2004134467A (en) | Multilayered wiring board, material for it, and method of manufacturing it | |
| JP2547861B2 (en) | Method of manufacturing thermal head | |
| JPS63314887A (en) | Printed wiring board | |
| JP4207216B2 (en) | Circuit board and manufacturing method thereof | |
| JP3301821B2 (en) | Method of forming printed resistor | |
| JP2681205B2 (en) | Printed wiring board with membrane element | |
| JPS5826200B2 (en) | multilayer printed wiring board | |
| JPS5841799B2 (en) | printed wiring board | |
| JPH0410753B2 (en) | ||
| JPH038390A (en) | Manufacture of substrate for mounting electronic component | |
| JPH01264233A (en) | Electrode structure of hybrid integrated circuit | |
| JPS62257702A (en) | Manufacture of wiring board | |
| JPH0348483A (en) | Flexible printed wiring board | |
| JPS6024090A (en) | Printed circuit board | |
| JPH07307542A (en) | Wiring board with built-in resistor and manufacture | |
| JPS6116872A (en) | Thermal head | |
| JPH02148793A (en) | Manufacture of printed wiring board | |
| JPH06342983A (en) | Multilayer circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |