JP3021926B2 - プログラマブルコントローラの逆コンパイル装置及び逆コンパイル方法 - Google Patents
プログラマブルコントローラの逆コンパイル装置及び逆コンパイル方法Info
- Publication number
- JP3021926B2 JP3021926B2 JP4046795A JP4679592A JP3021926B2 JP 3021926 B2 JP3021926 B2 JP 3021926B2 JP 4046795 A JP4046795 A JP 4046795A JP 4679592 A JP4679592 A JP 4679592A JP 3021926 B2 JP3021926 B2 JP 3021926B2
- Authority
- JP
- Japan
- Prior art keywords
- coordinate
- physical
- logical
- information
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stored Programmes (AREA)
- Programmable Controllers (AREA)
Description
ローラの逆コンパイル装置及び逆コンパイル方法に関す
る。
報或いは論理的情報に応じて所定の出力制御(シーケン
ス制御)を行うものとしてプログラマブルコントローラ
(以下、PCと記載する)が広く用いられている。
コンピュータに関してはハードウエア、ソフトウエア共
に疎遠であったユーザにとって、PCがコンピュータで
あることを意識することなく容易にプログラムを構築で
きるようにするというPC開発当初からの目的に基づい
て、通常は、コンピュータプログラミングとは全く異な
る記述形式を伴う。一般には、PC化以前から現場で用
いられていた例えば図7(a) に示す接点(スイッチ)6
1、62やコイル(リレー)63等のシンボルマークに
よるリレー回路の展開接続図が用いられる。
(Sequencial Functiont Chart)というPC専用の国際
規格のプログラム記述形式が用いられることが多くなっ
ている。これは、例えば図7(b) に示すように、ステッ
プ64(ステップA′64−1、B′64−2又はC′
64−3)と呼ばれる記述部と、トランジション65
(t1又はt2)と呼ばれる記述部とが交互に配置され
る形式をとる。上記ステップ64は制御対象となる各工
程を表し、その工程で行うべき仕事の内容、即ち一連の
制御が記述される。また、トランジション65は、次に
続くステップの選択条件を表し、そこに記述されたプロ
グラムの論理演算の結果の出力値がオンであれば次に続
くステップを選択し、オフであれば非選択とする。上記
ステップ64及びトランジション65の記述は、概ね上
述した図7(a) に示すリレー回路図と同様のものであ
る。
装置(プログラムローダ)を用い、接点やコイルを記号
表記した入力キーにより、上記リレー回路図からなる図
形情報の組み合わせを上記ステップ及びトランジション
毎に入力することにより、例えば図8(a) に示すような
SFC記述のプログラム図形(SFCプログラム)を作
成する。この作成されたSFCプログラムは、PCがコ
ンピュータとして動作するための機械語(マシンコー
ド)と上記SFCプログラムとを結ぶ中間コードで形成
されたPC実行ファイルに変換(コンパイル)される。
状況、作業手順等の態様は流動的なものであるため、シ
ーケンス制御の手順(プログラミングの記述、すなわ
ち、SFCプログラム等)については変更がしばしば発
生する。このような場合、変更されたシーケンス制御が
所定通り動作するかどうかを確認するために、PCを試
運転しながら処理中のSFCプログラムを表示させるこ
とによりPCに対するモニタを行う。また、SFCプロ
グラムのデバッグ(不良個所の検索と修正)を行う場合
も、同様にPC実行ファイルを逆変換(逆コンパイル)
して図8(a) のSFCプログラムを表示装置に表示させ
ている。
現場の状況を監視、把握するために、上記同様に処理中
のSFCプログラムを表示させて、シーケンス回路の動
作状態をモニタする。このようなPCに対するダイナミ
ックモニタ(実際に稼動中のモニタ)は極めて重要なも
のでありリアルタイムの表示速度が要求される。
イルされたSFCプログラムは、図8(b) に示すよう
に、RAM(Random Access Memory)からなる表示用画素
ファイル上にドットイメージで作成された後、表示装置
の画面上に呼び出されて表示される。同図(b) の点線で
示す仕切り枠は、表示用画素ファイル上のX座標、Y座
標で表される画素格納領域を示したものである。例えば
ステップA′の表示画素情報は座標(0、0)(X座標
が0、Y座標が0)の領域に格納されており、トランジ
ションt1の画素情報は座標(0、1)(X座標が0、
Y座標が1)の領域に格納されている。
イルしたSFCプログラムを、表示用データ(画素情
報)としてメモリ(表示用画素ファイル)上に作成して
いく過程において、一旦作成した画素情報のメモリ上に
おける物理的な移動が頻繁に発生していた。
プログラムの画素情報は、図9(a)に示すように、先ず
初めは、ステップA′、B′、及びC′の画素情報がそ
れぞれ座標(0、0)、(0、2)、及び(1、2)の
領域に格納され、それらのステップに係わる2個のトラ
ンジション画素情報が座標(0、1)及び(1、1)に
格納される(トランジションについては以後説明を省略
する)。
B′から後の分岐が読み出されると、先にメインフロー
から分岐しているステップC′の表示用データ(画素情
報)を座標(1、2)の領域から同図(b) に示すように
座標(2、2)の領域に移動させる。それから、同図
(c) に示すようにステップB′から分岐するステップ
D′を座標(0、4)の領域に格納すると共に、同じく
ステップB′から分岐するステップE′を座標(1、
4)の領域に格納する。
されると、この場合も、先に分岐したステップC′及び
ステップE′の画素情報が、座標(2、2)及び(1、
4)から、図10(a) に示すように、それぞれ、座標
(3、2)及び(2、4)の領域へと、ふたたび移動さ
れる。
D′から分岐するステップF′及びステップG′を座標
(0、6)及び(1、6)の領域へそれぞれ格納する。
同図(b) に続いて、同図(c) に示すようにステップ
H′、I′、及びJ′が座標(0、8)、(0、1
0)、及び(0、12)の領域へそれぞれ格納されると
共に、分岐した各ステップの分岐終了が読み出され、順
次メインステップに合流することを示す画素情報が、座
標(0、7)、(1、7)、(2、5)〜(2、9)、
(0、9)、(1、9)、(3、3)〜(3、11)、
及び(0、11)〜(2、11))へそれぞれ格納され
る。
イルにおいては、ステップの分岐が読み出される都度、
上記図9(b) 及び図10(a) に示すメモリ上における画
素情報の移動が逐次行なわれて、図8(b) に示す表示用
SFCプログラムの画素情報がメモリ上に完成する。そ
して、これが画面に表示される。
来の方式においては、画素情報の頻繁な移動によって時
間的ロスが発生し、プログラム・デバッグに時間がかか
り過ぎ、デバッグの効率が低下するという問題があっ
た。
れる試運転あるいは実際の稼動中におけるダイナミック
モニタにおいては、PCの稼動速度にモニタ表示が追随
できない恐れがあった。
るためのワークメモリ空間が、最大時においては表示用
の全データと同等分のメモリ空間を必要とする場合があ
り、メモリ空間に制限のあるプログラムローダの場合等
では対応できないという問題も有していた。
たものであり、その目的とするところは、高速で、且つ
最小限のワークメモリ空間を使用して実行出来るプログ
ラマブルコントローラの逆コンパイル方法を実現するこ
とにある。
である(図1の本発明の原理ブロック図参照)。記憶手
段1は、プログラマブルコントローラの命令ファイルか
ら読み出した命令情報をSFCプログラム図形情報に変
換して記憶する。
定するX座標及びY座標で表わされる物理的座標系のX
座標を論理的X座標に変換する。同手段による変換は、
例えば請求項2記載のように、記憶手段1の記憶領域の
物理的座標系を所定の領域毎にブロック化し、該ブロッ
ク毎に物理的X座標を論理的X座標に変換する。
前記SFCプログラム図形情報をX座標及びY座標の値
に基づいて線順次に読み出して画面表示する。制御手段
4は、表示手段3が記憶手段1の記憶領域から線順次に
読み出すSFCプログラム図形情報のX座標を、変換手
段2により変換された論理的X座標に基づい順次読み出
すよう制御する。
ラマブルコントローラの命令ファイルから読み出された
命令情報がSFCプログラム図形情報に変換されて記憶
手段1に記憶される際、その記憶領域を規定するX座標
及びY座標で表わされる物理的座標系が、変換手段2に
より、例えば所定の領域毎にブロック化され、そのブロ
ック毎に物理的X座標が論理的X座標に変換される。上
記SFCプログラム図形情報が表示手段3によりX座標
及びY座標の値に基づいて線順次に読み出されて画面表
示される際、制御手段4により、上記変換された論理的
X座標に基づい順次読み出されるように制御される。
メモリ空間を使用して実行出来るプログラマブルコント
ローラの逆コンパイル方法を実現することができる。
しながら説明する。図2(a),(b) は、メモリ上の物理的
X座標系を、演算により算出した論理的X座標系に対応
させて管理する配列バッファ20のデータ構成の例を示
す図である。
は、4つの配列データ部20−0、20−1、20−2
及び20−3からなる。各配列データ部20−i(i=
0、1、2又は3)は、物理座標部20−aと論理座標
部20−bとを有する。
域の代表値が格納される。本実施例では、配列データ部
20−0、20−1、20−2及び20−3の物理座標
部20−aには、それぞれ座標領域を表す代表値として
「0」、「1」、「2」及び「3」が格納される。
座標領域に対応する論理的X座標領域の代表値が随時格
納される。同図(a) は初期設定時の状態を示しており、
配列データ部20−0の論理座標部20−bには、物理
座標部20−aの物理的X座標領域の代表値「0」に対
応して、論理的X座標領域の代表値「0」が格納され、
他の配列データ部20−1、20−2及び20−3の論
理座標部20−bには、未使用を示す例えば「FF」が
格納される。
は、連続する複数の座標値からなる領域であり、後述す
るY座標領域についてもこれに準じる。以下、上述した
物理的X座標領域の代表値及び論理的X座標領域の代表
値を、それぞれ単に物理X座標、及び論理X座標と記載
する。
「1」の表示用データ(画素情報)を物理X座標「2」
に移動する必要が生じた場合、画素情報のメモリ上にお
ける実際の物理的な移動を行わずに、代りに、物理X座
標「1」が格納されている配列データ部20−1の論理
座標部20−bに、論理X座標「2」が格納された状態
を示している。そして、本来は上記画素情報を物理X座
標「2」に移動した後、移動によって画素情報が空白と
なった物理X座標「1」に格納するはずの新たな画素情
報がメモリ上の次の物理X座標「2」に格納され、その
物理X座標「2」が格納されている物理座標部20−a
に対応する配列データ部20−2の論理座標部20−b
に、論理X座標「1」が格納された状態を示している。
実行ファイル(プログラムの中間コード命令ファイル)
について説明する。図3(a) に、SFCプログラムの一
例を示し、同図(b) に、同図(a) のSFCプログラムか
ら変換(コンパイル)されたPC実行ファイルを示す。
ドレスFA00〜FA41に、コンパイルされた中間コ
ードによる命令が宣言されている。即ち、同図(a) に示
すSFCプログラムの先頭ステップAから後が分岐して
いるので、同図(b) に示すPC実行ファイルの先頭アド
レスであるFA00では、「分岐開始ブロック」が宣言
されている。続いてアドレスFA01では、上記分岐が
ステップAからの分岐であることを示す「Aから」が宣
言され、次のアドレスFA02で、分岐の一方の経路が
トランジションt31を経由することを示す「t31を
経由して」が宣言されている。そして次のアドレスFA
03では、上記トランジションt31の次にはステップ
Bがくることを示す「Bへ」が宣言されている。さらに
次のアドレスFA04では、分岐の他方の経路がトラン
ジションt41を経由することを示す「t41を経由し
て」が宣言され、続くアドレスFA05で、上記トラン
ジションt41の次にステップCがくることを示す「C
へ」が宣言され、次のアドレスFA06で、上記分岐開
始ブロックの宣言が終了することを示す「ブロック終
了」が宣言されている。
ンステップBから、ステップD及びステップEへの分岐
においても、PC実行ファイルのアドレスFA07〜F
A13で上述同様に宣言されている。さらに次のステッ
プDから、ステップF及びステップGへの分岐に対して
も、アドレスFA14〜FA20で同様に宣言されてい
る。
プHへの流れにはステップGが合流して、ステップGの
分岐が終了している。これについては、PC実行ファイ
ルのアドレスFA21において、分岐の終了したステッ
プが合流することを示す「分岐終了ブロック」が宣言さ
れている。そして次のアドレスFA22では、合流する
一方のステップがステップFであることを示す「Fか
ら」が宣言され、次のアドレスFA23で、上記ステッ
プFからの合流がトランジションt34を経由すること
を示す「t34を経由して」が宣言されている。さらに
次のアドレスFA24において、合流する他方のステッ
プがステップGであることを示す「Gから」が宣言さ
れ、次のアドレスFA25では、ステップGがトランジ
ションt38を経由して合流することを示す「t38を
経由して」が宣言されている。そして、次のアドレスF
A26で、上記2つのステップの合流先がステップHで
あることを示す「Hへ」が宣言され、続くアドレスFA
27で、上記分岐終了ブロックの宣言が終了したことを
示す「ブロック終了」が宣言されている。
に分岐したステップEによる、ステップIへの合流につ
いても、同様にPC実行ファイルのアドレスFA28〜
FA34で宣言され、また、続くステップIと、先に分
岐したステップCによる、ステップJへの合流について
も、同様にアドレスFA35〜FA41で宣言されてい
る。
(a),(b) に示す配列バッファ20を用いて図3(b) に示
すPC実行ファイルから同図(a) に示すSFCプログラ
ムに逆変換する逆コンパイルの動作を、図4(a),(b) 及
び図5(a),(b) を用いて説明する。
メモリ40が使用される。この表示用データメモリ40
は、メモリ上の物理的な位置を、横方向がX座標「0」
〜「3」、縦方向がY座標「0」〜「12」で表される
4×13のXY座標領域(以下、単に座標と記載する)
で構成される画素情報格納領域を有している。
ルのアドレスFA「00」〜「06」の命令(図3(b)
参照)が解析され、その解析の結果として、逆変換(逆
コンパイアル)されたSFCプログラムのステップAが
座標(0、0)に格納され、トランジションt31と分
岐経路40−1の一部が座標(0、1)に格納され、ト
ランジションt41と上記分岐経路40−1の残部が座
標(1、1)に格納され、そしてステップB及びCがそ
れぞれ座標(0、2)及び(1、2)に格納される(い
ずれも斜線で示す部分)。
理X座標「0」の位置に格納され、メインステップから
分岐するステップCが、物理X座標「0」の右に隣接す
る物理X座標「1」の位置に格納される。
で、この間、配列バッファ20の論理座標部20−bの
上記画素情報が格納された物理X座標「0」及び「1」
に対応する論理X座標値には、同じく「0」及び「1」
(図4(a) では論理X座標を括弧付きで示す、以下の図
面についても同様とする)が設定される。
「07」〜「13」の命令が解析され、メインステップ
Bからの分岐が判別されると、本来は、その分岐するス
テップの画素情報を物理X座標「1」の位置に格納する
ためには、先に分岐したステップCの分岐が終了してい
ないため、そのステップC及びトランジションt41と
分岐経路40−1の残部の画素情報を、それぞれメモリ
上の物理座標(1、2)及び(1、1)から、右隣の物
理座標(2、2)及び(2、1)に移動させて、物理X
座標「1」の位置をクリアする必要が生ずる。
プC及びトランジションt41と分岐経路40−1の残
部の画素情報をメモリ上では移動せず、代りに、その物
理座標(1、2)及び(1、1)の物理X座標「1」に
対応する論理X座標を「2」に設定する。つぎに、画素
情報が未格納となっている物理座標(2、0)〜(2、
12)の物理X座標「2」に対応する論理X座標を
「1」に設定する。そして、ステップBから分岐するメ
インステップD及びトランジションt32と分岐経路4
0−2の一部を、それぞれ物理座標(0、4)及び
(0、3)に格納すると共に、同じくステップBから分
岐するステップE及びトランジションt39と分岐経路
40−2の残部を、それぞれ上記画素情報が未格納とな
っていた物理座標(2、4)及び(2、3)に格納し、
さらに、前述のステップCの分岐経路40−1の延長部
を物理座標(2、1)に格納する(いずれも斜線で示す
部分)。
理X座標「1」の位置に格納されるべきステップE及び
トランジションt39等が、画素情報の未格納な物理X
座標「2」の位置に格納され、対応する論理X座標が
「1」に設定される。また、すでに格納されている画素
情報については、関係する配列バッファ20の論理X座
標が設定し直されるのみであり、画素情報が実際にメモ
リ上で移動されることはない。
FA「14」〜「20」の命令が解析され、ふたたびメ
インステップDからの分岐が判別されると、この場合も
本来は、その分岐するステップの画素情報を物理X座標
「1」の位置に格納するためには、先に分岐したステッ
プC及びステップEの分岐が終了していないため、それ
らのステップC及びE、トランジションt41及びt3
9、分岐経路40−1の残部及び40−2の残部等の画
素情報を、それらが格納されている物理座標から右隣の
物理座標に移動させて、物理X座標「1」の位置をクリ
アする必要が生ずる。
ップC及びE、トランジションt41及びt39、分岐
経路40−1の残部及び40−2の残部等の画素情報を
メモリ上では移動せず、代りに、それらの画素情報が格
納されている物理X座標「1」及び「2」に対応する論
理X座標「2」及び「1」(図4(b) 参照)を、「1」
インクリメントして「3」及び「2」とする。これによ
り、論理X座標上において画素情報の移動が完了する。
理座標(3、0)〜(3、12)の物理X座標「3」に
対応する論理X座標を「1」に設定する。そして、ステ
ップDから分岐するメインステップF及びトランジショ
ンt34と分岐経路40−3の一部を、それぞれ物理座
標(0、6)及び(0、5)に格納すると共に、同じく
ステップDから分岐するステップG及びトランジション
t37と分岐経路40−3の残部を、それぞれ上記画素
情報が未格納となっていた物理座標(3、6)及び
(3、5)に格納し、さらに、前述のステップCの分岐
経路40−1の新たな延長部を物理座標(3、1)に、
ステップEの分岐経路40−2の延長部を物理座標
(3、3)に格納する(いずれも斜線で示す部分)。
位置に格納されるべきステップG及びトランジションt
37等が、画素情報の未格納な物理X座標「3」の位置
に格納され、対応する論理X座標が「1」に設定され
る。そして、すでに格納されている画素情報について
は、関係する配列バッファ20の論理X座標が「1」イ
ンクリメントされて設定し直されるのみであり、画素情
報がメモリ上で実際に移動されることはない。
スFA「21」〜「41」の命令が解析され、図5(b)
に示すように、メインステップH、I、及びJが物理座
標(0、8)、(0、10)、及び(0、12)に格納
され、それらのトランジション及び分岐合流経路が物理
座標(0、7)、(0、9)、及び(0、11)に格納
されると共に、分岐した各ステップの分岐終了経路、合
流経路等が物理座標(1、3)〜(1、11)、(2、
5)〜(2、9)、(2、11)、(3、7)、(3、
9)、及び(3、11)へそれぞれ格納される(いずれ
も斜線で示す部分)。
素情報を斜線表示を取り除いて再掲する。このように、
物理X座標「0」、「1」、「2」及び「3」に対応す
る論理X座標には「0」、「3」、「2」及び「1」が
設定されている。
から読み出されるときは、同図(b)に示すように、Y座
標については、そのまま物理Y座標で読み出されるが、
X座標については、論理X座標に基づいて「0」、
「1」、「2」及び「3」と順次読み出される。したが
って、メモリ上の画素情報は、それらの論理X座標に対
応する物理X座標「0」、「3」、「2」及び「1」の
順に読み出されて画面表示される。
データメモリ40に画素情報を格納していく過程におい
て、先に格納した画素情報を移動することなく、単に配
列バッファ20の論理X座標の値を変更するのみで、新
たな分岐情報を新たなメモリ領域に格納し、あたかもメ
モリ上で画素情報を移動した場合と全く同一の画面表示
をすることができる。
情報のメモリ上の物理的移動を排除して高速に且つ最小
限のワークメモリ空間を使用して逆コンパイルを行うこ
とが出来るので、画素情報の頻繁な移動による時間的ロ
スがなくなるためプログラム・デバッグの効率が向上す
る。また、高速な逆コンパイルによりPCの稼動速度に
追随するモニタ表示が行えるためPCの試運転あるいは
実際の稼動中におけるリアルタイムのダイナミックモニ
タが可能となり作業管理業務の効率が向上する。また、
移動させる画素情報を一時退避させるためのワークメモ
リ空間が不用となるためメモリ空間に制限のあるプログ
ラムローダでも対応できるのでコストパフォーマンスが
向上する。
す図である。
はSFCプログラムからコンパイルされたPC実行ファ
イルを示す図である。
ラムに逆コンパイルする動作を説明する図である。
ラムに逆コンパイルする動作を説明する図である。
図、(b) はメモリ上の画素情報が表示画面に読み出され
る状態を説明する図である。
接続図、(b) はSFCプログラム記述形式を説明する図
である。
示す図、(b) は従来のメモリ上の表示用データの構成を
示す図である。
して行われる移動について説明する図である。
対して行われる移動について説明する図である。
Claims (4)
- 【請求項1】 プログラマブルコントローラの命令ファ
イルから読み出した命令情報をSFCプログラム図形情
報に変換して記憶する記憶手段(1) と、 該記憶手段(1) の記憶領域を規定するX座標及びY座標
で表わされる物理的座標系のX座標を論理的X座標に変
換する変換手段(2) と、 前記記憶手段(1) の記憶領域から前記SFCプログラム
図形情報をX座標及びY座標の値に基づいて線順次に読
み出して画面表示する表示手段(3) と、 該表示手段(3) が前記記憶手段(1) の記憶領域から線順
次に読み出すSFCプログラム図形情報のX座標を、前
記変換手段(2) により変換された論理的X座標に基づい
順次読み出すよう制御する制御手段(4) と、 を有することを特徴とするプログラマブルコントローラ
の逆コンパイル装置。 - 【請求項2】 前記変換手段(2) は、前記記憶手段(1)
の記憶領域の物理的座標系を所定の領域毎にブロック化
し、該ブロック毎に物理的X座標を論理的X座標に変換
することを特徴とする請求項1記載のプログラマブルコ
ントローラの逆コンパイル装置。 - 【請求項3】 プログラマブルコントローラの命令ファ
イルから読み出した命令情報をSFCプログラム図形情
報に変換して記憶する記憶工程と、 該記憶工程における記憶領域を規定するX座標及びY座
標で表わされる物理的座標系のX座標を論理的X座標に
変換する変換工程と、 前記記憶工程の記憶領域から前記SFCプログラム図形
情報をX座標及びY座標の値に基づいて線順次に読み出
して画面表示する表示工程と、 該表示工程が前記記憶工程の記憶領域から線順次に読み
出すSFCプログラム図形情報のX座標を、前記変換工
程により変換された論理的X座標に基づい順次読み出す
よう制御する制御工程と、 を有することを特徴とするプログラマブルコントローラ
の逆コンパイル方法。 - 【請求項4】 前記変換工程は、前記記憶工程の記憶領
域の物理的座標系を所定の領域毎にブロック化し、該ブ
ロック毎に物理的X座標を論理的X座標に変換すること
を特徴とする請求項3記載のプログラマブルコントロー
ラの逆コンパイル方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4046795A JP3021926B2 (ja) | 1992-03-04 | 1992-03-04 | プログラマブルコントローラの逆コンパイル装置及び逆コンパイル方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4046795A JP3021926B2 (ja) | 1992-03-04 | 1992-03-04 | プログラマブルコントローラの逆コンパイル装置及び逆コンパイル方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05250011A JPH05250011A (ja) | 1993-09-28 |
JP3021926B2 true JP3021926B2 (ja) | 2000-03-15 |
Family
ID=12757273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4046795A Expired - Fee Related JP3021926B2 (ja) | 1992-03-04 | 1992-03-04 | プログラマブルコントローラの逆コンパイル装置及び逆コンパイル方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3021926B2 (ja) |
-
1992
- 1992-03-04 JP JP4046795A patent/JP3021926B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05250011A (ja) | 1993-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7302676B2 (en) | Method for debugging flowchart programs for industrial controllers | |
JPH05274011A (ja) | プログラマブルコントローラ及びその制御方法 | |
CN110275451B (zh) | 开发支援装置、开发支援方法以及记录介质 | |
JP3021926B2 (ja) | プログラマブルコントローラの逆コンパイル装置及び逆コンパイル方法 | |
JPH10143221A (ja) | 機器制御プログラムの開発支援システムおよび開発支援方法 | |
EP0548372B1 (en) | Animation drawing method for multiple-lathe numeric controller | |
US7003761B2 (en) | Multi-process display method in debugger system | |
JP4476223B2 (ja) | 画面データ作成装置、画面データの編集方法及び画面データ編集プログラム | |
JP2009193276A (ja) | ラダープログラム作成装置およびこれを用いたラダープログラム作成実行システム | |
JP2008532130A (ja) | 制御装置のインタプリタによるサブプログラムの翻訳のための方法 | |
JP3002052B2 (ja) | プログラマブルコントローラのプログラム作成方法 | |
JP2875135B2 (ja) | プログラマブルコントローラ用プログラム装置 | |
JP2003044277A (ja) | プログラム開発支援装置、プログラム開発支援プログラムおよびそれを記録した記録媒体 | |
JPH10247142A (ja) | プロセス制御プログラムのプログラミングシステムおよびプログラミング方法 | |
JP2001005517A (ja) | 制御プログラムのモニター方法および装置 | |
JP5008520B2 (ja) | 表示画面内へのデータ入力状況表示方法 | |
JP2982490B2 (ja) | Sfcプログラミング方式 | |
JPH036527B2 (ja) | ||
JP2617664B2 (ja) | モニタデータ作成装置 | |
JPH03171302A (ja) | プログラムコメントの表示用格納方法 | |
JPH06114678A (ja) | Nc装置の工具軌跡表示装置 | |
JP4551665B2 (ja) | 図式言語プログラミングの方法 | |
JPH07253806A (ja) | スケジューラ定義作成装置 | |
JPH08328793A (ja) | 機械制御装置 | |
JPH06250712A (ja) | プログラマブルコントローラの周辺装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991214 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |