JP3019918B2 - 半導体集積回路及びその電源供給回路 - Google Patents
半導体集積回路及びその電源供給回路Info
- Publication number
- JP3019918B2 JP3019918B2 JP21249596A JP21249596A JP3019918B2 JP 3019918 B2 JP3019918 B2 JP 3019918B2 JP 21249596 A JP21249596 A JP 21249596A JP 21249596 A JP21249596 A JP 21249596A JP 3019918 B2 JP3019918 B2 JP 3019918B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- potential
- ground
- wiring
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 239000008188 pellet Substances 0.000 claims description 28
- 230000003071 parasitic effect Effects 0.000 description 47
- 239000002184 metal Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は,低電圧で大電流が
流れる半導体集積回路(以下,集積回路)及びその集積
回路に電源を供給する電源供給回路に関するものであ
る。
流れる半導体集積回路(以下,集積回路)及びその集積
回路に電源を供給する電源供給回路に関するものであ
る。
【0002】
【従来の技術】図4は,従来の集積回路及び電源の接続
構成を示す図である。図4に示すように,集積回路1の
リードフレームの電源用リード端子2とグラウンド用リ
ード端子4との間に集積回路1が必要とする電圧値の電
圧源41が接続される。電源用リード端子2とグラウン
ド用リード端子4は,リードフレームのアイランド42
に搭載されたぺレット6上に設けられた電源用パッド
7,グラウンド用パッド8とそれぞれボンデイングワイ
ヤ11で接続されている。
構成を示す図である。図4に示すように,集積回路1の
リードフレームの電源用リード端子2とグラウンド用リ
ード端子4との間に集積回路1が必要とする電圧値の電
圧源41が接続される。電源用リード端子2とグラウン
ド用リード端子4は,リードフレームのアイランド42
に搭載されたぺレット6上に設けられた電源用パッド
7,グラウンド用パッド8とそれぞれボンデイングワイ
ヤ11で接続されている。
【0003】ペレット6上の回路ブロック26〜30に
電源を供給するために,電源用パッド7には電源配線1
2が接続され,グラウンド用パッド8にはグラウンド配
線13が接続されている。電源用リード端子2と電源用
パッド7をボンディングワイヤ11で接続すると接触抵
抗などの寄生抵抗が生じ,電源配線12も金属配線なの
で寄生抵抗が存在する。同様にグラウンド用リード端子
4,グラウンド用パッド8,ボンディングワイヤ11,
グラウンド配線13にも寄生抵抗が存在する。
電源を供給するために,電源用パッド7には電源配線1
2が接続され,グラウンド用パッド8にはグラウンド配
線13が接続されている。電源用リード端子2と電源用
パッド7をボンディングワイヤ11で接続すると接触抵
抗などの寄生抵抗が生じ,電源配線12も金属配線なの
で寄生抵抗が存在する。同様にグラウンド用リード端子
4,グラウンド用パッド8,ボンディングワイヤ11,
グラウンド配線13にも寄生抵抗が存在する。
【0004】図4の集積回路1への電源供給方法は,寄
生抵抗の電圧降下を考慮せずに,電源用リード端子2と
グラウンド用リード端子4間に電圧源41による電圧が
印加されるだけである。
生抵抗の電圧降下を考慮せずに,電源用リード端子2と
グラウンド用リード端子4間に電圧源41による電圧が
印加されるだけである。
【0005】また,パツドを複数個設けることで配線な
どの寄生抵抗を減少させ,集積回路に安定した電源を供
給するための集積回路は,例えば,特開平6−1637
00号公報(以下,従来技術2と呼ぶ)に示されてい
る。
どの寄生抵抗を減少させ,集積回路に安定した電源を供
給するための集積回路は,例えば,特開平6−1637
00号公報(以下,従来技術2と呼ぶ)に示されてい
る。
【0006】図5は,従来技術2の集積回路を説明した
図である。図5に示すように,集積回路基板中央部に
は,内部回路107が形成され,−つの外部電源端子1
06と矩形基板上辺S1,左辺S2,右辺S3の近傍に
それぞれ設けられた電源用パッドP1,P2,P3は,
バッケージ内配線108により接続されている。内部回
路を機能させるための上辺S1側の機能回路104は,
電源用パッドP1と基板上に形成される金属膜配線L1
により接続され,左辺側の電源用パッドP2とは金属膜
配線L2により接続されている。下辺S4近傍の機能回
路105と電源用パッドP2とは金属膜配線L3により
接続され,電源用パッドP3とは金属膜配線L4により
接続されている。金属膜配線L5は,電源用パッドP1
と電源用パッドP3を接続している。金属膜配線L1,
L2,L3,L4,L5にはそれぞれ寄生抵抗成分R
1,R2,R3,R4,R5が存在する。外部電源端子
106とパッケージ内配線108で接続されている電源
用パッドP2,電源用パッドP3と,機能回路105と
の問を接続している金属膜配線の寄生抵抗は,金属膜配
線L3の寄生抵抗R3と金属膜配線L4の寄生抵抗R4
との並列抵抗である。図5で仮に,電源用パッドP2と
電源用パッドP3が存在しなかつたとすると,機能回路
105の電源は電源用パッドP1から供給されるだけ
で,機能回路105との間を接続している金属膜配線の
寄生抵抗は,金属膜配線L1の寄生抵抗R1と金属膜配
線L2の寄生抵抗R2と金属膜配線L3の寄生抵抗R3
の合成抵抗と金属膜配線L4の寄生抵抗R4と金属膜配
線L5の寄生抵抗R5の合成抵抗との並列抵抗となり,
電源用パッドP2及び電源用パッドP3が存在するとき
と比べ寄生抵抗値は増加する。図5のように電源用パッ
ドを複数個設けることで,配線の寄生抵抗を減少させ,
寄生抵抗による電圧降下を少なくし,集積回路に安定し
た電源を供給している。
図である。図5に示すように,集積回路基板中央部に
は,内部回路107が形成され,−つの外部電源端子1
06と矩形基板上辺S1,左辺S2,右辺S3の近傍に
それぞれ設けられた電源用パッドP1,P2,P3は,
バッケージ内配線108により接続されている。内部回
路を機能させるための上辺S1側の機能回路104は,
電源用パッドP1と基板上に形成される金属膜配線L1
により接続され,左辺側の電源用パッドP2とは金属膜
配線L2により接続されている。下辺S4近傍の機能回
路105と電源用パッドP2とは金属膜配線L3により
接続され,電源用パッドP3とは金属膜配線L4により
接続されている。金属膜配線L5は,電源用パッドP1
と電源用パッドP3を接続している。金属膜配線L1,
L2,L3,L4,L5にはそれぞれ寄生抵抗成分R
1,R2,R3,R4,R5が存在する。外部電源端子
106とパッケージ内配線108で接続されている電源
用パッドP2,電源用パッドP3と,機能回路105と
の問を接続している金属膜配線の寄生抵抗は,金属膜配
線L3の寄生抵抗R3と金属膜配線L4の寄生抵抗R4
との並列抵抗である。図5で仮に,電源用パッドP2と
電源用パッドP3が存在しなかつたとすると,機能回路
105の電源は電源用パッドP1から供給されるだけ
で,機能回路105との間を接続している金属膜配線の
寄生抵抗は,金属膜配線L1の寄生抵抗R1と金属膜配
線L2の寄生抵抗R2と金属膜配線L3の寄生抵抗R3
の合成抵抗と金属膜配線L4の寄生抵抗R4と金属膜配
線L5の寄生抵抗R5の合成抵抗との並列抵抗となり,
電源用パッドP2及び電源用パッドP3が存在するとき
と比べ寄生抵抗値は増加する。図5のように電源用パッ
ドを複数個設けることで,配線の寄生抵抗を減少させ,
寄生抵抗による電圧降下を少なくし,集積回路に安定し
た電源を供給している。
【0007】
【発明が解決しようとする課題】従来の集積回路及び集
積回路への電源供給方法の問題点は,集積回路に低電圧
で大電流が流れる場合,集積回路が所望とする電源電圧
を得ることができないということである。その理由は,
寄生抵抗の影響が顕著になり,電源電位が下降し,グラ
ウンド電位が上昇することにある。
積回路への電源供給方法の問題点は,集積回路に低電圧
で大電流が流れる場合,集積回路が所望とする電源電圧
を得ることができないということである。その理由は,
寄生抵抗の影響が顕著になり,電源電位が下降し,グラ
ウンド電位が上昇することにある。
【0008】また,従来技術2の集積回路の問題点は,
集積回路に低電圧で大電流が流れる場合,非常に多くの
電源用パツドを設ける必要があるということである。そ
の結果,電源用パッドに使用される面積が増加し,集積
回路の寸法が大きくなってしまう。その理由は,寄生抵
抗を無視できる程度に減少させるために,多くの電源用
パッドを設け,電源供給を行わなければならないことに
ある。
集積回路に低電圧で大電流が流れる場合,非常に多くの
電源用パツドを設ける必要があるということである。そ
の結果,電源用パッドに使用される面積が増加し,集積
回路の寸法が大きくなってしまう。その理由は,寄生抵
抗を無視できる程度に減少させるために,多くの電源用
パッドを設け,電源供給を行わなければならないことに
ある。
【0009】そこで,本発明の技術的課題は,集積回路
が有する寄生抵抗により引き起こされる電圧降下を補償
して,集積回路に安定した電源供給することにある。
が有する寄生抵抗により引き起こされる電圧降下を補償
して,集積回路に安定した電源供給することにある。
【0010】また,本発明の他の技術的課題は,電源用
リード端子数とグラウンド用リード端子数と共に,電源
用パッド数及びグラウンド用パッド数を減少させること
にある。
リード端子数とグラウンド用リード端子数と共に,電源
用パッド数及びグラウンド用パッド数を減少させること
にある。
【0011】
【課題を解決するための手段】上記課題に対して本発明
では,集積回路に電源電位センス用リード端子とグラウ
ンド電位センス用リード端子を設け,電源配線をセンス
したセンス電位と電源用リファレンス電圧源によるリフ
ァレンス電位が入力される電源電位制御回路と,グラウ
ンド配線をセンスしたセンス電位とグラウンド電位のリ
ファレンス電位となる基準電位が入力されるグラウンド
電位制御回路を使用して電源供給を行う。
では,集積回路に電源電位センス用リード端子とグラウ
ンド電位センス用リード端子を設け,電源配線をセンス
したセンス電位と電源用リファレンス電圧源によるリフ
ァレンス電位が入力される電源電位制御回路と,グラウ
ンド配線をセンスしたセンス電位とグラウンド電位のリ
ファレンス電位となる基準電位が入力されるグラウンド
電位制御回路を使用して電源供給を行う。
【0012】また,本発明では,集積回路のリードフレ
ームに電源用リード端子とグラウンド電位リフアレンス
用リード端子を設け,前記電源電位制御回路と前記グラ
ウンド電位制御回路を集積回路のぺレットに内蔵して電
源供給を行う。
ームに電源用リード端子とグラウンド電位リフアレンス
用リード端子を設け,前記電源電位制御回路と前記グラ
ウンド電位制御回路を集積回路のぺレットに内蔵して電
源供給を行う。
【0013】即ち、本発明によれば、第1のインピーダ
ンスを有する電源配線、第2のインピーダンスを有する
グランド配線、及び前記電源配線と前記グランド配線と
に接続された回路ブロックを備えたペレットと、前記ペ
レットとを搭載するアイランドを備えたリードフレーム
とを有する半導体集積回路において、前記ペレットは、
更に、前記電源配線の内の一か所に接続された第1のイ
ンピーダンスとは異なる第3のインピーダンスを有しセ
ンス電位を出力する電源電位センス配線と、前記グラン
ド配線の内の一か所に接続された前記第2のインピーダ
ンスとは異なる第4のインピーダンスを有しセンス電位
を出力するグランド電位センス配線とを備えていること
を特徴とする半導体集積回路が得られる。
ンスを有する電源配線、第2のインピーダンスを有する
グランド配線、及び前記電源配線と前記グランド配線と
に接続された回路ブロックを備えたペレットと、前記ペ
レットとを搭載するアイランドを備えたリードフレーム
とを有する半導体集積回路において、前記ペレットは、
更に、前記電源配線の内の一か所に接続された第1のイ
ンピーダンスとは異なる第3のインピーダンスを有しセ
ンス電位を出力する電源電位センス配線と、前記グラン
ド配線の内の一か所に接続された前記第2のインピーダ
ンスとは異なる第4のインピーダンスを有しセンス電位
を出力するグランド電位センス配線とを備えていること
を特徴とする半導体集積回路が得られる。
【0014】また、本発明によれば、前記半導体集積回
路と,前記電源配線及び前記電源電位センス配線の夫々
に接続された電源電位制御回路と,前記グランド配線及
び前記グランド電位センス配線の夫々に接続されたグラ
ンド電位制御回路とを備え,前記電源電位制御回路は予
め定められたリファレンス電圧を基準として前記電源電
位センス配線の電位に基づいて前記電源配線を介して供
給される前記回路ブロックの電源電位を一定値にするよ
うに制御し,前記グランド電位制御回路は予め定められ
た基準電位を基準として前記グランド電位センス配線の
電位に基づいて,前記グランド配線を介して供給される
前記回路ブロックのグランド電位を一定値にするように
制御することを特徴とする電源制御型半導体集積回路が
得られる。
路と,前記電源配線及び前記電源電位センス配線の夫々
に接続された電源電位制御回路と,前記グランド配線及
び前記グランド電位センス配線の夫々に接続されたグラ
ンド電位制御回路とを備え,前記電源電位制御回路は予
め定められたリファレンス電圧を基準として前記電源電
位センス配線の電位に基づいて前記電源配線を介して供
給される前記回路ブロックの電源電位を一定値にするよ
うに制御し,前記グランド電位制御回路は予め定められ
た基準電位を基準として前記グランド電位センス配線の
電位に基づいて,前記グランド配線を介して供給される
前記回路ブロックのグランド電位を一定値にするように
制御することを特徴とする電源制御型半導体集積回路が
得られる。
【0015】また、本発明によれば、前記半導体集積回
路に電源を供給する電源供給回路であって,前記電源配
線及び前記電源電位センス配線の夫々に接続された電源
電位制御回路と,前記グランド配線及び前記グランド電
位センス配線の夫々に接続されたグランド電位制御回路
と,前記電源電位制御回路に電源用電圧を供給する電源
用電圧源と,前記電源電位制御回路にリファレンス電圧
を供給する電源用リファレンス電圧源と,前記グランド
電位制御回路の基準電位と,前記グランド電位制御回路
にグランド電位を供給するグランド用電圧源とを備え,
前記電源電位制御回路は前記リファレンス電圧を基準と
して前記電源電位センス配線の電位に基づいて前記電源
配線を介して供給される前記回路ブロックの電源電位を
一定値にするように制御し,前記グランド電位制御回路
は前記基準電位を基準として前記グランド電位センス配
線の電位に基づいて,前記グランド配線を介して供給さ
れる前記回路ブロックのグランド電位を一定値にするよ
うに制御することを特徴とする電源供給回路が得られ
る。
路に電源を供給する電源供給回路であって,前記電源配
線及び前記電源電位センス配線の夫々に接続された電源
電位制御回路と,前記グランド配線及び前記グランド電
位センス配線の夫々に接続されたグランド電位制御回路
と,前記電源電位制御回路に電源用電圧を供給する電源
用電圧源と,前記電源電位制御回路にリファレンス電圧
を供給する電源用リファレンス電圧源と,前記グランド
電位制御回路の基準電位と,前記グランド電位制御回路
にグランド電位を供給するグランド用電圧源とを備え,
前記電源電位制御回路は前記リファレンス電圧を基準と
して前記電源電位センス配線の電位に基づいて前記電源
配線を介して供給される前記回路ブロックの電源電位を
一定値にするように制御し,前記グランド電位制御回路
は前記基準電位を基準として前記グランド電位センス配
線の電位に基づいて,前記グランド配線を介して供給さ
れる前記回路ブロックのグランド電位を一定値にするよ
うに制御することを特徴とする電源供給回路が得られ
る。
【0016】また、本発明によれば、前記半導体集積回
路と前記電源供給回路とを備えたことを特徴とする電源
供給回路付半導体集積回路が得られる。
路と前記電源供給回路とを備えたことを特徴とする電源
供給回路付半導体集積回路が得られる。
【0017】ここで、本発明において、前記電源電位制
御回路及び前記グランド電位制御回路は,前記リードフ
レームの外部に設けられ,前記電源電位制御回路と前記
グランド電位制御回路とは電気接続を介して,前記電源
配線及び前記電源電位センス配線と前記グランド配線及
び前記グランド電位センス配線とに夫々接続されている
ことが好ましく、また、前記電源電位制御回路及び前記
グランド電位制御回路は,前記ペレットに設けられ,電
気接続を介して,外部に引き出されていることも好まし
い。
御回路及び前記グランド電位制御回路は,前記リードフ
レームの外部に設けられ,前記電源電位制御回路と前記
グランド電位制御回路とは電気接続を介して,前記電源
配線及び前記電源電位センス配線と前記グランド配線及
び前記グランド電位センス配線とに夫々接続されている
ことが好ましく、また、前記電源電位制御回路及び前記
グランド電位制御回路は,前記ペレットに設けられ,電
気接続を介して,外部に引き出されていることも好まし
い。
【0018】また、本発明において、前記電気的接続
は,前記ペレットに設けられたパッドと,前記リードフ
レームに設けられたリード端子と,前記パッドと前記リ
ード端子とを接続するボンディングワイヤとを介して行
われることが好ましい。
は,前記ペレットに設けられたパッドと,前記リードフ
レームに設けられたリード端子と,前記パッドと前記リ
ード端子とを接続するボンディングワイヤとを介して行
われることが好ましい。
【0019】また、本発明において、前記第3のインピ
ーダンスは前記第1のインピーダンスよりも高く,前記
第4のインピーダンスは前記第2のインピーダンスより
も高いことが好ましい。
ーダンスは前記第1のインピーダンスよりも高く,前記
第4のインピーダンスは前記第2のインピーダンスより
も高いことが好ましい。
【0020】また、本発明において、前記電源電位セン
ス配線は,前記電源配線の内の最も太い電源配線の太さ
の10分の1以下の太さであり,前記グランド電位セン
ス配線は,前記グランド配線の内の最も太いグランド配
線の太さの10分の1以下の太さであることがより好ま
しい。
ス配線は,前記電源配線の内の最も太い電源配線の太さ
の10分の1以下の太さであり,前記グランド電位セン
ス配線は,前記グランド配線の内の最も太いグランド配
線の太さの10分の1以下の太さであることがより好ま
しい。
【0021】
【発明の実施の形態】以下,本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【0022】図1は本発明の第1の実施の形態による電
源供給回路付半導体集積回路の構成を示す図である。図
1に示すように,集積回路1は,電源用リード端子2
と,電源電位センス用リード端子3と,グラウンド用リ
ード端子4と,グラウンド電位センス用リード端子5と
アイランド42を有するリードフレームと,ぺレット6
と,ボンディングワイヤ11で構成される。リードフレ
ームのアイランド42は,ぺレット6が搭載される。ペ
レット6上には,電源用パッド7と,グラウンド用パッ
ド8と,電源電位センス用バッド9と,グラウンド電位
センス用バッド10が設けられる。電源用パッド7は電
源用リード端子2と,グラウンド用パッド8は,グラウ
ンド用リード端子8と,電源電位センス用パッド9は電
源電位センス用リード端子3と,グラウンド電位センス
用パッド10はグラウンド電位センス用リード端子5と
それぞれボンディングワイヤ11で接続される。電源用
リード端子2と電源用パッド7を接続するボンディング
ワイヤ11及びグラウンド用リード端子4とグラウンド
用パッド8を接続するボンディングワイヤ11は,接続
による接触抵抗等の寄生抵抗が含まれる。
源供給回路付半導体集積回路の構成を示す図である。図
1に示すように,集積回路1は,電源用リード端子2
と,電源電位センス用リード端子3と,グラウンド用リ
ード端子4と,グラウンド電位センス用リード端子5と
アイランド42を有するリードフレームと,ぺレット6
と,ボンディングワイヤ11で構成される。リードフレ
ームのアイランド42は,ぺレット6が搭載される。ペ
レット6上には,電源用パッド7と,グラウンド用パッ
ド8と,電源電位センス用バッド9と,グラウンド電位
センス用バッド10が設けられる。電源用パッド7は電
源用リード端子2と,グラウンド用パッド8は,グラウ
ンド用リード端子8と,電源電位センス用パッド9は電
源電位センス用リード端子3と,グラウンド電位センス
用パッド10はグラウンド電位センス用リード端子5と
それぞれボンディングワイヤ11で接続される。電源用
リード端子2と電源用パッド7を接続するボンディング
ワイヤ11及びグラウンド用リード端子4とグラウンド
用パッド8を接続するボンディングワイヤ11は,接続
による接触抵抗等の寄生抵抗が含まれる。
【0023】ペレット6は,回路ブロック26〜30を
有する。回路ブロック26〜30は,電源用パッド7と
接続された電源配線12と,グラウンド用パッド8と接
続されたグラウンド配線13が接続され,電源が供給さ
れる。電源配線12とグラウンド配線13は,低インビ
ーダンスの金属配線であり,寄生抵抗成分が含まれる。
電源配線12の一カ所と接続された電源電位センス配線
14は,電源電位センス用パッド9と接続される。電源
配線12の電位は,電源電位センス配線14によりセン
スされる。電源配線12のセンスされた電位は,電源電
位センス用バッド9とボンディングワイヤ11を介して
電源電位センス用リード端子3にセンス電位として出力
される。グラウンド配線13の一カ所と接続されたグラ
ウンド電位センス配線15は,グラウンド電位センス用
パッド10と接続される。
有する。回路ブロック26〜30は,電源用パッド7と
接続された電源配線12と,グラウンド用パッド8と接
続されたグラウンド配線13が接続され,電源が供給さ
れる。電源配線12とグラウンド配線13は,低インビ
ーダンスの金属配線であり,寄生抵抗成分が含まれる。
電源配線12の一カ所と接続された電源電位センス配線
14は,電源電位センス用パッド9と接続される。電源
配線12の電位は,電源電位センス配線14によりセン
スされる。電源配線12のセンスされた電位は,電源電
位センス用バッド9とボンディングワイヤ11を介して
電源電位センス用リード端子3にセンス電位として出力
される。グラウンド配線13の一カ所と接続されたグラ
ウンド電位センス配線15は,グラウンド電位センス用
パッド10と接続される。
【0024】グラウンド配線13の電位は,グラウンド
電位センス配線15によりセンスされる。グラウンド配
線13のセンスされた電位は,グラウンド電位センス用
パッド10とボンディングワイヤ11を介してグラウン
ド電位センス用リード端子5にセンス電位として出力さ
れる。
電位センス配線15によりセンスされる。グラウンド配
線13のセンスされた電位は,グラウンド電位センス用
パッド10とボンディングワイヤ11を介してグラウン
ド電位センス用リード端子5にセンス電位として出力さ
れる。
【0025】電源電位センス配線14とグラウンド電位
センス配線15は,電源配線12とグラウンド配線13
の太さの10分の1以下である高インビーダンスの細線
で極めて微小な電流しか流れない配線である。
センス配線15は,電源配線12とグラウンド配線13
の太さの10分の1以下である高インビーダンスの細線
で極めて微小な電流しか流れない配線である。
【0026】集積回路1の外部の電源電位制御回路16
は,電源入力線18と,電源用リファレンス電位入力線
19と,電源線20と,電源用センス電位入力線21を
有する。電源線20は,電源用リード端子2と接続し,
電源用センス電位入力線21は,電源電位センス用リー
ド端子3と接続し,電源入力線18は電源用電圧源31
と接続し,電源用リファレンス電位入力線19は電源用
リファレンス電圧源32と接続する。電源用リフアレン
ス電圧源32の値は,集積回路1が所望とする電圧値で
ある。電源用電圧源31の値は,集積回路1が所望とす
る電圧値に,電源用リード端子2と電源用パッド7とボ
ンディングワイヤ11と電源配線12が有する寄生抵抗
での電圧降下分を補償した正の値が加えられる。
は,電源入力線18と,電源用リファレンス電位入力線
19と,電源線20と,電源用センス電位入力線21を
有する。電源線20は,電源用リード端子2と接続し,
電源用センス電位入力線21は,電源電位センス用リー
ド端子3と接続し,電源入力線18は電源用電圧源31
と接続し,電源用リファレンス電位入力線19は電源用
リファレンス電圧源32と接続する。電源用リフアレン
ス電圧源32の値は,集積回路1が所望とする電圧値で
ある。電源用電圧源31の値は,集積回路1が所望とす
る電圧値に,電源用リード端子2と電源用パッド7とボ
ンディングワイヤ11と電源配線12が有する寄生抵抗
での電圧降下分を補償した正の値が加えられる。
【0027】また,集積回路1の外部のグラウンド電位
制御回路17は,グラウンド電源入力線22と,グラウ
ンド用リファレンス電位入力線23と,グラウンド線2
4と,グラウンド用センス電位入力線25を有する。グ
ラウンド電源線24は,グラウンド用リード端子4と接
続し,グラウンド用センス電位入力線25は,グラウン
ド電位センス用リード端子5と接続し,グラウンド電源
入力線22は,グラウンド用電圧源33と接続し,グラ
ウンド用リファレンス電位入力線23は,基準電位34
が入力される。グラウンド用リフアレンス電位入力線2
3は,集積回路1を含む回路システムでのシステムグラ
ウンドとなる。グラウンド用電圧源33の値は,集積回
路1の基準電位34の値に,グラウンド用リード端子4
とグラウンド用パッド8とボンディングワイヤ11とグ
ラウンド配線13が有する寄生抵抗での電圧降下分を補
償した負の値が加えられる。
制御回路17は,グラウンド電源入力線22と,グラウ
ンド用リファレンス電位入力線23と,グラウンド線2
4と,グラウンド用センス電位入力線25を有する。グ
ラウンド電源線24は,グラウンド用リード端子4と接
続し,グラウンド用センス電位入力線25は,グラウン
ド電位センス用リード端子5と接続し,グラウンド電源
入力線22は,グラウンド用電圧源33と接続し,グラ
ウンド用リファレンス電位入力線23は,基準電位34
が入力される。グラウンド用リフアレンス電位入力線2
3は,集積回路1を含む回路システムでのシステムグラ
ウンドとなる。グラウンド用電圧源33の値は,集積回
路1の基準電位34の値に,グラウンド用リード端子4
とグラウンド用パッド8とボンディングワイヤ11とグ
ラウンド配線13が有する寄生抵抗での電圧降下分を補
償した負の値が加えられる。
【0028】次に,電源電位制御回路16とグラウンド
電位制御回路17の詳細な構成について説明する。これ
らの電位制御回路は,例えばトランジスタと増幅器の組
み合わせで実現できる。
電位制御回路17の詳細な構成について説明する。これ
らの電位制御回路は,例えばトランジスタと増幅器の組
み合わせで実現できる。
【0029】図2は,図1の電源電位制御回路16の構
成例を示す図である。電源電位制御回路16及びグラウ
ンド電位制御回路17は同一構成のため,図2を用い
て,電源電位制御回路16とグラウンド電位制御回路1
7を説明する。
成例を示す図である。電源電位制御回路16及びグラウ
ンド電位制御回路17は同一構成のため,図2を用い
て,電源電位制御回路16とグラウンド電位制御回路1
7を説明する。
【0030】図2において,電源電位制御回路16は,
トランジスタ35と増幅器36により構成される。トラ
ンジスタ35は,電源入力線18を介して図1の電源用
電圧源31の電位が入力される。また,増幅器36は,
電源用リフアレンス電位入力線19を介して図1の電源
用リフアレンス電圧源32の電位がリファレンス電位と
して入力される。さらに,増幅器36は,電源用センス
電位入力線21を介して図1の電源電位センス用リード
端子3から出力される電位がセンス電位として入力され
る。増幅器36は,入力されたリファレンス電位とセン
ス電位に基づき,トランジスタ35を制御する電位を出
力する。トランジスタ35は,電源線20を介して集積
回路1に供給する電流を出力する。トランジスタ35が
出力した電流は,図1の電源用リード端子2に入力さ
れ,集積回路1の電源配線12に流れる。トランジスタ
35の出力電流は,集積回路1の電源電位センス配線1
4によりセンスされる電源配線12のセンス電位と図1
の電源用リファレンス電圧源32によるリファレンス電
位が同電位になるように,増幅器36の出力電位によっ
て制御される。
トランジスタ35と増幅器36により構成される。トラ
ンジスタ35は,電源入力線18を介して図1の電源用
電圧源31の電位が入力される。また,増幅器36は,
電源用リフアレンス電位入力線19を介して図1の電源
用リフアレンス電圧源32の電位がリファレンス電位と
して入力される。さらに,増幅器36は,電源用センス
電位入力線21を介して図1の電源電位センス用リード
端子3から出力される電位がセンス電位として入力され
る。増幅器36は,入力されたリファレンス電位とセン
ス電位に基づき,トランジスタ35を制御する電位を出
力する。トランジスタ35は,電源線20を介して集積
回路1に供給する電流を出力する。トランジスタ35が
出力した電流は,図1の電源用リード端子2に入力さ
れ,集積回路1の電源配線12に流れる。トランジスタ
35の出力電流は,集積回路1の電源電位センス配線1
4によりセンスされる電源配線12のセンス電位と図1
の電源用リファレンス電圧源32によるリファレンス電
位が同電位になるように,増幅器36の出力電位によっ
て制御される。
【0031】図2の電源電位制御回路16を図1で示す
グラウンド電位制御回路17として使用する場合には,
電源入力線18はグラウンド電源入力線22と,電源用
リファレンス電位入力線19は,グラウンド用リフアレ
ンス電位入力線23と,電源用センス電位入力線21は
グラウンド用センス電位入力線25と,電源線20はグ
ラウンド線24と置き換えればよい。また,図1で,グ
ラウンド電源入力線22には,グラウンド用電圧源33
を接続し,グラウンド用リファレンス電位入力線23に
は基準電位34を接続し,グラウンド用センス電位入力
線には,グラウンド電位センス用リード端子5を接続
し,グラウンド線24にはグラウンド用リード端子4を
接続すればよい。
グラウンド電位制御回路17として使用する場合には,
電源入力線18はグラウンド電源入力線22と,電源用
リファレンス電位入力線19は,グラウンド用リフアレ
ンス電位入力線23と,電源用センス電位入力線21は
グラウンド用センス電位入力線25と,電源線20はグ
ラウンド線24と置き換えればよい。また,図1で,グ
ラウンド電源入力線22には,グラウンド用電圧源33
を接続し,グラウンド用リファレンス電位入力線23に
は基準電位34を接続し,グラウンド用センス電位入力
線には,グラウンド電位センス用リード端子5を接続
し,グラウンド線24にはグラウンド用リード端子4を
接続すればよい。
【0032】グラウンド電位制御回路17は,トランジ
スタと増幅器により構成される。グラウンド電位制御回
路17のトランジスタ35は,グラウンド電源入力線2
2を介して図1のグラウンド用電圧源33の電位が入力
される。また,グラウンド電位制御回路17の増幅器3
6は,グラウンド用リファレンス電位入力線23を介し
て図1の基準電位34がリファレンス電位として入力さ
れる。さらに,グラウンド電位制御回路17の増幅器3
6は,グラウンド用センス電位入力線25を介して図1
のグランド電位センス用リード端子5から出力される電
位がセンス電位として入力される。グラウンド電位制御
回路17の増幅器36は,入力されたリファレンス電位
とセンス電位に基づき,グラウンド電位制御回路17の
卜ランジスタ35を制御する電位を出力する。グラウン
ド電位制御回路17のトランジスタ35は,図1のグラ
ウンド線24とグラウンド用パッド8とボンディングワ
イヤ11を介して,図1のグランド用リード端子4から
出力される電流を引き込む。グラウンド電位制御回路1
7のトランジスタ35が引き込む電流は,図1のグラウ
ンド電位センス配線15によりセンスされるグラウンド
配線13のセンス電位と図1の基準電位34によるリフ
ァレンス電位が同電位になるように,グラウンド電位制
御回路17の増幅器36の出力電位によって制御され
る。
スタと増幅器により構成される。グラウンド電位制御回
路17のトランジスタ35は,グラウンド電源入力線2
2を介して図1のグラウンド用電圧源33の電位が入力
される。また,グラウンド電位制御回路17の増幅器3
6は,グラウンド用リファレンス電位入力線23を介し
て図1の基準電位34がリファレンス電位として入力さ
れる。さらに,グラウンド電位制御回路17の増幅器3
6は,グラウンド用センス電位入力線25を介して図1
のグランド電位センス用リード端子5から出力される電
位がセンス電位として入力される。グラウンド電位制御
回路17の増幅器36は,入力されたリファレンス電位
とセンス電位に基づき,グラウンド電位制御回路17の
卜ランジスタ35を制御する電位を出力する。グラウン
ド電位制御回路17のトランジスタ35は,図1のグラ
ウンド線24とグラウンド用パッド8とボンディングワ
イヤ11を介して,図1のグランド用リード端子4から
出力される電流を引き込む。グラウンド電位制御回路1
7のトランジスタ35が引き込む電流は,図1のグラウ
ンド電位センス配線15によりセンスされるグラウンド
配線13のセンス電位と図1の基準電位34によるリフ
ァレンス電位が同電位になるように,グラウンド電位制
御回路17の増幅器36の出力電位によって制御され
る。
【0033】次に,図1の集積回路及び集積回路の電源
供給回路の動作について,説明する。ここでは,集積回
路1に低電圧で大電流が流れることを仮定し,集積回路
1に生じる寄生抵抗の影響が顕著であるとする。集積回
路1の電源用リード端子2には,電源電位制御回路16
の電源線20が接続され,電源電位センス用リード端子
3には電源用センス電位入力線21が接続される。電源
配線12の電位をセンスした電源電位センス配線14
は,電源電位センス用リード端子3に,センス電位を出
力する。出力されたセンス電位は,電源電位制御回路1
6の電源用センス電位入力線21に入力される。電源入
力線18は,電源用電圧源31から,集積回路1が所望
とする電圧値に,電源用リード端子2と電源用パッド7
とボンディングワイヤ11と電源配線12が有する寄生
抵抗での電圧降下分を補償した正の値を加えた電位が入
力される。電源用リファレンス電位入力線19は,電源
用リファレンス電圧源32から,集積回路1が所望とす
る電源電位が入力される。
供給回路の動作について,説明する。ここでは,集積回
路1に低電圧で大電流が流れることを仮定し,集積回路
1に生じる寄生抵抗の影響が顕著であるとする。集積回
路1の電源用リード端子2には,電源電位制御回路16
の電源線20が接続され,電源電位センス用リード端子
3には電源用センス電位入力線21が接続される。電源
配線12の電位をセンスした電源電位センス配線14
は,電源電位センス用リード端子3に,センス電位を出
力する。出力されたセンス電位は,電源電位制御回路1
6の電源用センス電位入力線21に入力される。電源入
力線18は,電源用電圧源31から,集積回路1が所望
とする電圧値に,電源用リード端子2と電源用パッド7
とボンディングワイヤ11と電源配線12が有する寄生
抵抗での電圧降下分を補償した正の値を加えた電位が入
力される。電源用リファレンス電位入力線19は,電源
用リファレンス電圧源32から,集積回路1が所望とす
る電源電位が入力される。
【0034】図2を参照すると,電源電位制御回路16
は,電圧フォロワ回路である。増幅器36は,電源用リ
ファレンス電位入力線19から,リファレンス電位が入
力される。また,増幅器36は,電源用センス電位入力
線21から,センス電位が入力される。増幅器36は,
入力されたリファレンス電位とセンス電位に基づき,ト
ランジスタ35を制御する電位を出力する。トランジス
タ35は,電源線20を介して集積回路1に供給する電
流を出力する。トランジスタ35が出力した電流は,図
1の電源用リード端子2に入力され,集積回路1の電源
配線12に流れる。トランジスタ35の出力電流は,電
源電位センス配線14によりセンスされる電源配線12
のセンス電位と電源用リファレンス電圧源32のリフア
レンス電位が同電位になるように,増幅器36の出力電
位によって制御される。電源電位制御回路16は,電源
用センス入力線21に電源配線12をセンスしたセンス
電位が帰還することで,寄生抵抗による電圧降下が補償
された一定値の電源電位を集積回路1に安定に供給し,
回路ブロック26〜30の誤動作を防ぐ。
は,電圧フォロワ回路である。増幅器36は,電源用リ
ファレンス電位入力線19から,リファレンス電位が入
力される。また,増幅器36は,電源用センス電位入力
線21から,センス電位が入力される。増幅器36は,
入力されたリファレンス電位とセンス電位に基づき,ト
ランジスタ35を制御する電位を出力する。トランジス
タ35は,電源線20を介して集積回路1に供給する電
流を出力する。トランジスタ35が出力した電流は,図
1の電源用リード端子2に入力され,集積回路1の電源
配線12に流れる。トランジスタ35の出力電流は,電
源電位センス配線14によりセンスされる電源配線12
のセンス電位と電源用リファレンス電圧源32のリフア
レンス電位が同電位になるように,増幅器36の出力電
位によって制御される。電源電位制御回路16は,電源
用センス入力線21に電源配線12をセンスしたセンス
電位が帰還することで,寄生抵抗による電圧降下が補償
された一定値の電源電位を集積回路1に安定に供給し,
回路ブロック26〜30の誤動作を防ぐ。
【0035】また,集積回路1のグラウンド用リード端
子4には,グラウンド電位制御回路17のグラウンド線
24が接続され,グラウンド電位センス用リード端子5
にはグラウンド用センス電位入力線25が接続される。
グラウンド配線13の電位をセンスしたグラウンド電位
センス配線15は,グラウンド電位センス用リード端子
5に,センス電位を出力する。出力されたセンス電位
は,グラウンド電位制御回路17のグラウンド用センス
電位入力線25に入力される。グラウンド入力線22
は,グラウンド用電圧源33から,集積回路1が所望と
する電圧値に,グラウンド用リード端子4とグラウンド
用バッド8とボンディングワイヤ11とグラウンド配線
13が有する寄生抵抗での電圧降下分を補償した負の値
を加えた電位が入力される。グラウンド用リファレンス
電位入力線23は,基準電位34が入力される。
子4には,グラウンド電位制御回路17のグラウンド線
24が接続され,グラウンド電位センス用リード端子5
にはグラウンド用センス電位入力線25が接続される。
グラウンド配線13の電位をセンスしたグラウンド電位
センス配線15は,グラウンド電位センス用リード端子
5に,センス電位を出力する。出力されたセンス電位
は,グラウンド電位制御回路17のグラウンド用センス
電位入力線25に入力される。グラウンド入力線22
は,グラウンド用電圧源33から,集積回路1が所望と
する電圧値に,グラウンド用リード端子4とグラウンド
用バッド8とボンディングワイヤ11とグラウンド配線
13が有する寄生抵抗での電圧降下分を補償した負の値
を加えた電位が入力される。グラウンド用リファレンス
電位入力線23は,基準電位34が入力される。
【0036】図2と同じ構成のグラウンド電位制御回路
17は,電圧フォロワ回路である。グラウンド電位制御
回路17の増幅器36は,グラウンド用リファレンス電
位入力線23から,リファレンス電位が入力される。ま
た,グラウンド電位制御回路17の増幅器36は,グラ
ウンド用センス電位入力線25から,センス電位が入力
される。グラウンド電位制御回路17の増幅器36は,
人力されたリファレンス電位とセンス電位に基づき,グ
ラウンド電位制御回路17のトランジスタ35を制御す
る電位を出力する。グラウンド電位制御回路17のトラ
ンジスタ35は,グラウンド線24を介して集積回路1
のグラウンド配線13を流れる電流をグラウンド用リー
ド端子4から引き込む。トランジスタ35が引き込む電
流は,グラウンド電位センス配線15によりセンスされ
るグラウンド配線13のセンス電位と基準電位34によ
るリファレンス電位が同電位になるように,増幅器36
の出力電位によって制御される。グラウンド電位制御回
路17は,グラウンド用センス入力線25にグラウンド
配線13をセンスしたセンス電位が帰還することで,寄
生抵抗による電圧降下が補償された一定値のグラウンド
電位を集積回路1に安定に供給し,回路ブロック26〜
30の誤動作を防ぐ。
17は,電圧フォロワ回路である。グラウンド電位制御
回路17の増幅器36は,グラウンド用リファレンス電
位入力線23から,リファレンス電位が入力される。ま
た,グラウンド電位制御回路17の増幅器36は,グラ
ウンド用センス電位入力線25から,センス電位が入力
される。グラウンド電位制御回路17の増幅器36は,
人力されたリファレンス電位とセンス電位に基づき,グ
ラウンド電位制御回路17のトランジスタ35を制御す
る電位を出力する。グラウンド電位制御回路17のトラ
ンジスタ35は,グラウンド線24を介して集積回路1
のグラウンド配線13を流れる電流をグラウンド用リー
ド端子4から引き込む。トランジスタ35が引き込む電
流は,グラウンド電位センス配線15によりセンスされ
るグラウンド配線13のセンス電位と基準電位34によ
るリファレンス電位が同電位になるように,増幅器36
の出力電位によって制御される。グラウンド電位制御回
路17は,グラウンド用センス入力線25にグラウンド
配線13をセンスしたセンス電位が帰還することで,寄
生抵抗による電圧降下が補償された一定値のグラウンド
電位を集積回路1に安定に供給し,回路ブロック26〜
30の誤動作を防ぐ。
【0037】グランド電位制御回路17のグラウンド用
リファレンス電位入力線23は,基準電位34が入力さ
れ,集積回路1を含む回路システムでのシステムグラウ
ンドとなる。
リファレンス電位入力線23は,基準電位34が入力さ
れ,集積回路1を含む回路システムでのシステムグラウ
ンドとなる。
【0038】次に,本発明の第1の実施の形態の効果に
ついて説明する。本発明の第1の実施形態では,集積回
路に,電源配線及びグラウンド配線の電位をセンスした
センス電位を出力するリード端子が設けられているた
め,集積回路に安定した電源を供給し,一定に電源電位
を保つ電源制御回路及び一定にグラウンド電位を保つグ
ラウンド電位制御回路が使用できる。このため,集積回
路のリード端子,ボンディングワイヤ,パッド,配線な
どの寄生抵抗による電圧降下を補償した電源供給を行
い,集積回路の誤動作を防ぐことができる。
ついて説明する。本発明の第1の実施形態では,集積回
路に,電源配線及びグラウンド配線の電位をセンスした
センス電位を出力するリード端子が設けられているた
め,集積回路に安定した電源を供給し,一定に電源電位
を保つ電源制御回路及び一定にグラウンド電位を保つグ
ラウンド電位制御回路が使用できる。このため,集積回
路のリード端子,ボンディングワイヤ,パッド,配線な
どの寄生抵抗による電圧降下を補償した電源供給を行
い,集積回路の誤動作を防ぐことができる。
【0039】また,電源電位制御回路及びグラウンド電
位制御回路の使用により,電源用リード端子とグラウン
ド用リード端子に流れる電流値によらず,寄生抵抗によ
る電源配線の電位降下とグラウンド配線の電位上昇を補
償した電源が供給されるため,一つの電源用リード端子
及びグラウンド用リード端子に流せる電流値を増大する
ことができる。そのため,集積回路の電源用リード端子
数とグラウンド用リード端子数を減少することができる
と共に,電源用パッド数とグラウンド用パッド数も減少
でき,集積回路の寸法を小さくすることができる。
位制御回路の使用により,電源用リード端子とグラウン
ド用リード端子に流れる電流値によらず,寄生抵抗によ
る電源配線の電位降下とグラウンド配線の電位上昇を補
償した電源が供給されるため,一つの電源用リード端子
及びグラウンド用リード端子に流せる電流値を増大する
ことができる。そのため,集積回路の電源用リード端子
数とグラウンド用リード端子数を減少することができる
と共に,電源用パッド数とグラウンド用パッド数も減少
でき,集積回路の寸法を小さくすることができる。
【0040】次に,本発明の第2の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【0041】図3は本発明の第2の実施の形態の電源供
給回路付半導体集積回路の構成を示す図である。図3に
示すように,集積回路1は,電源用リード端子2と,電
源電位リファレンス用リード端子37と,グラウンド用
リード端子4と,グラウンド電位リファレンス用リード
端子39とアイランド42を有するリードフレームと,
ペレット6と,ボンディングワイヤ11で構成される。
ぺレット6は,リードフレームのアイランド42に搭載
される。ぺレット6上に,電源用パッド7と,グラウン
ド用パッド8と,電源電位リファレンス用パッド38
と,グラウンド電位リファレンス用パッド40が設けら
れる。電源用パッド7は電源用リード端子2と,グラウ
ンド用パッド8はグラウンド用リード端子4と,電源電
位リファレンス用パッド9は電源電位リファレンス用リ
ード端子37と,グラウンド電位リファレンス用パッド
40はグラウンド電位リファレンス用リード端子39と
それぞれボンディングワイヤ11で接続される。図2の
電源電位制御回路16は,集積回路1のぺレット6上に
設けられる。電源入力線18は電源用パッド7と接続さ
れ,電源用リファレンス電位入力線19は電源電位リフ
ァレンス用パッド38と接続され,電源線20は電源配
線12と接続され,電源用センス電位入力線21は電源
配線12の一カ所と接続された電源配線12の太さの1
0分の1以下である高インピーダンスで極めて微小な電
流しか流れない細い電源電位センス配線14と接続され
る。電源配線12の電位は,電源電位センス配線14に
よりセンスされる。その電位は,電源電位制御回路16
の電源用センス電位入力線21にセンス電位として入力
される。図1の集積回路1と同様に,電源用リード端子
2,電源用パッド7,ボンディングワイヤ11,電源配
線12等は寄生抵抗が存在する。電源入力線18は,電
源用リード端子2と電源用パッド7とボンディングワイ
ヤ11を介して電源用電圧源31の電位が入力され,電
流が流れる。電源用リファレンス電位入力線19は,電
源電位リファレンス用リード端子37と電源電位リファ
レンス用パッド38とボンディングワイヤ11を介して
電源用リファレンス電圧源32の電位が入力される。電
源用電圧源31の値は,集積回路1が所望とする電圧値
に,電源用リード端子2と電源用パッド7とボンディン
グワイヤ11と電源配線12が有する寄生抵抗での電圧
降下分を補償した正の値が加えられる。電源用リファレ
ンス電圧源32の値は,集積回路1が所望とする電圧値
である。
給回路付半導体集積回路の構成を示す図である。図3に
示すように,集積回路1は,電源用リード端子2と,電
源電位リファレンス用リード端子37と,グラウンド用
リード端子4と,グラウンド電位リファレンス用リード
端子39とアイランド42を有するリードフレームと,
ペレット6と,ボンディングワイヤ11で構成される。
ぺレット6は,リードフレームのアイランド42に搭載
される。ぺレット6上に,電源用パッド7と,グラウン
ド用パッド8と,電源電位リファレンス用パッド38
と,グラウンド電位リファレンス用パッド40が設けら
れる。電源用パッド7は電源用リード端子2と,グラウ
ンド用パッド8はグラウンド用リード端子4と,電源電
位リファレンス用パッド9は電源電位リファレンス用リ
ード端子37と,グラウンド電位リファレンス用パッド
40はグラウンド電位リファレンス用リード端子39と
それぞれボンディングワイヤ11で接続される。図2の
電源電位制御回路16は,集積回路1のぺレット6上に
設けられる。電源入力線18は電源用パッド7と接続さ
れ,電源用リファレンス電位入力線19は電源電位リフ
ァレンス用パッド38と接続され,電源線20は電源配
線12と接続され,電源用センス電位入力線21は電源
配線12の一カ所と接続された電源配線12の太さの1
0分の1以下である高インピーダンスで極めて微小な電
流しか流れない細い電源電位センス配線14と接続され
る。電源配線12の電位は,電源電位センス配線14に
よりセンスされる。その電位は,電源電位制御回路16
の電源用センス電位入力線21にセンス電位として入力
される。図1の集積回路1と同様に,電源用リード端子
2,電源用パッド7,ボンディングワイヤ11,電源配
線12等は寄生抵抗が存在する。電源入力線18は,電
源用リード端子2と電源用パッド7とボンディングワイ
ヤ11を介して電源用電圧源31の電位が入力され,電
流が流れる。電源用リファレンス電位入力線19は,電
源電位リファレンス用リード端子37と電源電位リファ
レンス用パッド38とボンディングワイヤ11を介して
電源用リファレンス電圧源32の電位が入力される。電
源用電圧源31の値は,集積回路1が所望とする電圧値
に,電源用リード端子2と電源用パッド7とボンディン
グワイヤ11と電源配線12が有する寄生抵抗での電圧
降下分を補償した正の値が加えられる。電源用リファレ
ンス電圧源32の値は,集積回路1が所望とする電圧値
である。
【0042】また,図2と同様の構成のグラウンド電位
制御回路17は,ぺレット6上に設けられる。グラウン
ド電源入力線22はグラウンド用パッド8と接続され,
グラウンド用リファレンス電位入力線23はグラウンド
電位リファレンス用パッド40と接続され,グラウンド
線24はグラウンド配線13と接続され,グラウンド用
センス電位入力線25はグラウンド配線13の一カ所と
接続されたグラウンド配線13の太さの10分の1以下
である高インピーダンスで極めて微小な電流しか流れな
い細いグラウンド電位センス配線15と接続される。グ
ラウンド配線13の電位は,グラウンド電位センス配線
15によりセンスされる。センスされた電位は,グラウ
ンド電位制御回路17のグラウンド用センス電位入力線
25にセンス電位として入力される。図1の集積回路1
と同様に,グラウンド用りード端子4,グラウンド用パ
ッド8,ボンディングワイヤ11,グラウンド配線13
等は寄生抵抗が存在する。グラウンド電源入力線22
は,グラウンド用リード端子4とグラウンド用パッド8
とボンディングワイヤ11を介してグラウンド用電圧源
33の電位が入力され,電流が流れる。グラウンド用電
圧源33の値は,集積回路1の基準電位34に,グラウ
ンド用リード端子4とグラウンド用パッド8とボンディ
ングワイヤ11とグラウンド配線13が有する寄生抵抗
での電圧降下分を補償した負の値が加えられる。グラウ
ンド用リファレンス電位入力線23は,グラウンド電位
リファレンス用リード端子39とグラウンド電位リファ
レンス用パッド40とボンディングワイヤ11を介して
基準電位34が入力される。グラウンド電位リファレン
ス用リード端子37は,集積回路1を含む回路システム
でのシステムグラウンドとなる。回路ブロック26〜3
0は,電源線20に接続された電源配線12とグラウン
ド線24に接続されたグラウンド配線13に接続され,
電源供給を受ける。電源電位制御回路16とグラウンド
電位制御回路17は,図2で示した回路構成と同じで,
それぞれの回路の入出力線の置き換えも第1の実施の形
態と同じである。
制御回路17は,ぺレット6上に設けられる。グラウン
ド電源入力線22はグラウンド用パッド8と接続され,
グラウンド用リファレンス電位入力線23はグラウンド
電位リファレンス用パッド40と接続され,グラウンド
線24はグラウンド配線13と接続され,グラウンド用
センス電位入力線25はグラウンド配線13の一カ所と
接続されたグラウンド配線13の太さの10分の1以下
である高インピーダンスで極めて微小な電流しか流れな
い細いグラウンド電位センス配線15と接続される。グ
ラウンド配線13の電位は,グラウンド電位センス配線
15によりセンスされる。センスされた電位は,グラウ
ンド電位制御回路17のグラウンド用センス電位入力線
25にセンス電位として入力される。図1の集積回路1
と同様に,グラウンド用りード端子4,グラウンド用パ
ッド8,ボンディングワイヤ11,グラウンド配線13
等は寄生抵抗が存在する。グラウンド電源入力線22
は,グラウンド用リード端子4とグラウンド用パッド8
とボンディングワイヤ11を介してグラウンド用電圧源
33の電位が入力され,電流が流れる。グラウンド用電
圧源33の値は,集積回路1の基準電位34に,グラウ
ンド用リード端子4とグラウンド用パッド8とボンディ
ングワイヤ11とグラウンド配線13が有する寄生抵抗
での電圧降下分を補償した負の値が加えられる。グラウ
ンド用リファレンス電位入力線23は,グラウンド電位
リファレンス用リード端子39とグラウンド電位リファ
レンス用パッド40とボンディングワイヤ11を介して
基準電位34が入力される。グラウンド電位リファレン
ス用リード端子37は,集積回路1を含む回路システム
でのシステムグラウンドとなる。回路ブロック26〜3
0は,電源線20に接続された電源配線12とグラウン
ド線24に接続されたグラウンド配線13に接続され,
電源供給を受ける。電源電位制御回路16とグラウンド
電位制御回路17は,図2で示した回路構成と同じで,
それぞれの回路の入出力線の置き換えも第1の実施の形
態と同じである。
【0043】次に,図3の第2の実施の形態による電源
供給回路付半導体集積回路の動作について説明する。
供給回路付半導体集積回路の動作について説明する。
【0044】ここでは,集積回路1に低電圧で大電流が
流れることを仮定し,集積回路1に生じる寄生抵抗の影
響が顕著であるとする。集積回路1の電源用リード端子
2は,電源用電圧源31が接続される。電源電位制御回
路16の電源入力線18は,電源用リード端子2と電源
用パッド7とボンディングワイヤ11を介して電源用電
圧源31の電位が入力され,電流が流れる。電源入力線
18は,電源用電圧源31から,集積回路1が所望とす
る電圧値に,電源用リード端子2と電源用パッド7とボ
ンディングワイヤ11と電源配線12が有する寄生抵抗
での電圧降下分を補償した正の値を加えた電位が入力さ
れる。集積回路1の電源電位リファレンス用リード端子
37は,電源用リファレンス電圧源32が接続される。
電源電位制御回路16の電源用リファレンス電位入力線
19は,電源電位リファレンス用リード端子37と電源
電位リファレンス用パッド38とボンディングワイヤ1
1を介して電源用リファレンス電圧源32から,集積回
路1が所望とする電源電位がリファレンス電位として入
力される。電源電位センス配線14は,電源配線12の
電位をセンスする。その電位は,電源電位制御回路16
の電源用センス電位入力線21にセンス電位として入力
される。
流れることを仮定し,集積回路1に生じる寄生抵抗の影
響が顕著であるとする。集積回路1の電源用リード端子
2は,電源用電圧源31が接続される。電源電位制御回
路16の電源入力線18は,電源用リード端子2と電源
用パッド7とボンディングワイヤ11を介して電源用電
圧源31の電位が入力され,電流が流れる。電源入力線
18は,電源用電圧源31から,集積回路1が所望とす
る電圧値に,電源用リード端子2と電源用パッド7とボ
ンディングワイヤ11と電源配線12が有する寄生抵抗
での電圧降下分を補償した正の値を加えた電位が入力さ
れる。集積回路1の電源電位リファレンス用リード端子
37は,電源用リファレンス電圧源32が接続される。
電源電位制御回路16の電源用リファレンス電位入力線
19は,電源電位リファレンス用リード端子37と電源
電位リファレンス用パッド38とボンディングワイヤ1
1を介して電源用リファレンス電圧源32から,集積回
路1が所望とする電源電位がリファレンス電位として入
力される。電源電位センス配線14は,電源配線12の
電位をセンスする。その電位は,電源電位制御回路16
の電源用センス電位入力線21にセンス電位として入力
される。
【0045】電源電位制御回路16は,図2に示す第1
の実施の形態の電源電位制御回路16と同様に動作す
る。増幅器36は,電源用リファレンス電位入力線19
から,リファレンス電位が入力される。また,増幅器3
6は,電源用センス電位入力線21から,センス電位が
入力される。増幅器36は,入力されたリファレンス電
位とセンス電位に基づき,トランジスタ35を制御する
電位を出力する。トランジスタ35は,電源線20を介
して集積回路1に供給する電流を出力する。トランジス
タ35の出力電流は,図3の電源配線12に入力され
る。トランジスタ35が出力する電流は,電源電位セン
ズ配線14によりセンスされる電源配線12のセンス電
位と電源用リファレンス電圧源32のリファレンス電位
が同電位になるように,増幅器36の出力電位によって
制御される。電源電位制御回路16は,電源用センス入
力線21に電源配線12のセンス電位が帰還すること
で,寄生抵抗による電圧降下が補償された一定値の電源
電位を集積回路1に安定に供給し,回路ブロック26〜
30の誤動作を防ぐ。
の実施の形態の電源電位制御回路16と同様に動作す
る。増幅器36は,電源用リファレンス電位入力線19
から,リファレンス電位が入力される。また,増幅器3
6は,電源用センス電位入力線21から,センス電位が
入力される。増幅器36は,入力されたリファレンス電
位とセンス電位に基づき,トランジスタ35を制御する
電位を出力する。トランジスタ35は,電源線20を介
して集積回路1に供給する電流を出力する。トランジス
タ35の出力電流は,図3の電源配線12に入力され
る。トランジスタ35が出力する電流は,電源電位セン
ズ配線14によりセンスされる電源配線12のセンス電
位と電源用リファレンス電圧源32のリファレンス電位
が同電位になるように,増幅器36の出力電位によって
制御される。電源電位制御回路16は,電源用センス入
力線21に電源配線12のセンス電位が帰還すること
で,寄生抵抗による電圧降下が補償された一定値の電源
電位を集積回路1に安定に供給し,回路ブロック26〜
30の誤動作を防ぐ。
【0046】また,集積回路1のグラウンド用リード端
子4は,グラウンド用電圧源33が接続される。グラウ
ンド電位制御回路17のグラウンド入力線22は,グラ
ウンド用リード端子4とグラウンド用パッド8とボンデ
ィングワイヤ11を介してグラウンド用電圧源33の電
位が入力され,電流が流れる。グラウンド入力線22
は,グラウンド用電圧源33から,集積回路1が所望と
する電圧値に,グラウンド用リード端子4とグラウンド
用パッド8とボンディングワイヤ11とグラウンド配線
13が有する寄生抵抗での電圧降下分を補償した負の値
を加えた電位が入力される。集積回路1のグラウンド電
位リファレンス用リード端子39は,基準電位34が入
力される。グラウンド電位制御回路17のグラウンド用
リファレンス電位入力線23は,グラウンド電位リファ
レンス用リード端子39とグラウンド電位リファレンス
用パッド40とボンディングワイヤ11を介してグラウ
ンド用リファレンス電圧源33から,集積回路1が所望
とするグラウンド電位がリファレンス電位として入力さ
れる。グラウンド電位センス配線15は,グラウンド配
線13の電位をセンスする。その電位は,グラウンド電
位制御回路16のグラウンド用センス電位入力線25に
センス電位として入力される。
子4は,グラウンド用電圧源33が接続される。グラウ
ンド電位制御回路17のグラウンド入力線22は,グラ
ウンド用リード端子4とグラウンド用パッド8とボンデ
ィングワイヤ11を介してグラウンド用電圧源33の電
位が入力され,電流が流れる。グラウンド入力線22
は,グラウンド用電圧源33から,集積回路1が所望と
する電圧値に,グラウンド用リード端子4とグラウンド
用パッド8とボンディングワイヤ11とグラウンド配線
13が有する寄生抵抗での電圧降下分を補償した負の値
を加えた電位が入力される。集積回路1のグラウンド電
位リファレンス用リード端子39は,基準電位34が入
力される。グラウンド電位制御回路17のグラウンド用
リファレンス電位入力線23は,グラウンド電位リファ
レンス用リード端子39とグラウンド電位リファレンス
用パッド40とボンディングワイヤ11を介してグラウ
ンド用リファレンス電圧源33から,集積回路1が所望
とするグラウンド電位がリファレンス電位として入力さ
れる。グラウンド電位センス配線15は,グラウンド配
線13の電位をセンスする。その電位は,グラウンド電
位制御回路16のグラウンド用センス電位入力線25に
センス電位として入力される。
【0047】また,グラウンド電位制御回路17は,図
2に示す構成の第1の実施の形態のグラウンド電位制御
回路17と同様に動作する。グラウンド電位制御回路1
7の増幅器36は,グラウンド用リファレンス電位入力
線23から,グラウンド電位リファレンス用リード端子
39を介して基準電位34がリファレンス電位として入
力される。また,グラウンド電位制御回路17の増幅器
36は,グラウンド用センス電位入力線25から,セン
ス電位が入力される。グラウンド電位制御回路17の増
幅器36は,入力されたリファレンス電位とセンス電位
に基づき,トランジスタ35を制御する電位を出力す
る。トランジスタ35は,グラウンド線24を介して集
積回路1のグラウンド配線13を流れる電流を引き込
む。トランジスタ35が引き込む電流は,グラウンド電
位センス配線15によりセンスされるグラウンド配線1
3のセンス電位と基準電位34によるリファレンス電位
が同電位になるように,増幅器36の出力電位によって
制御される。グラウンド電位制御回路17は,グラウン
ド用センス入力線25にグラウンド配線13をセンスし
たセンス電位が帰還することで,寄生抵抗による電圧降
下が補償された一定値のグラウンド電位を集積回路1に
安定に供給し,回路ブロック26〜30の誤動作を防
ぐ。
2に示す構成の第1の実施の形態のグラウンド電位制御
回路17と同様に動作する。グラウンド電位制御回路1
7の増幅器36は,グラウンド用リファレンス電位入力
線23から,グラウンド電位リファレンス用リード端子
39を介して基準電位34がリファレンス電位として入
力される。また,グラウンド電位制御回路17の増幅器
36は,グラウンド用センス電位入力線25から,セン
ス電位が入力される。グラウンド電位制御回路17の増
幅器36は,入力されたリファレンス電位とセンス電位
に基づき,トランジスタ35を制御する電位を出力す
る。トランジスタ35は,グラウンド線24を介して集
積回路1のグラウンド配線13を流れる電流を引き込
む。トランジスタ35が引き込む電流は,グラウンド電
位センス配線15によりセンスされるグラウンド配線1
3のセンス電位と基準電位34によるリファレンス電位
が同電位になるように,増幅器36の出力電位によって
制御される。グラウンド電位制御回路17は,グラウン
ド用センス入力線25にグラウンド配線13をセンスし
たセンス電位が帰還することで,寄生抵抗による電圧降
下が補償された一定値のグラウンド電位を集積回路1に
安定に供給し,回路ブロック26〜30の誤動作を防
ぐ。
【0048】次に,本発明の第2の実施の形態の効果に
ついて説明する。本発明の第2の実施の形態の効果は,
第1の実施の形態の効果に加え,電源電位制御回路及び
グラウンド電位制御回路を集積回路に内蔵することで,
集積回路外部の電源供給回路の接続が不用となる。この
ため,集積回路は,電源用電圧源とグラウンド用電圧源
と電源用リファレンス電圧源とグラウンド用リファレン
ス電圧源と基準電位を接続するだけで安定した動作が得
られる。
ついて説明する。本発明の第2の実施の形態の効果は,
第1の実施の形態の効果に加え,電源電位制御回路及び
グラウンド電位制御回路を集積回路に内蔵することで,
集積回路外部の電源供給回路の接続が不用となる。この
ため,集積回路は,電源用電圧源とグラウンド用電圧源
と電源用リファレンス電圧源とグラウンド用リファレン
ス電圧源と基準電位を接続するだけで安定した動作が得
られる。
【0049】
【発明の効果】以上,説明したように,本発明では,低
電圧で大電流が流れる集積回路において,電源電位セン
ス用りード端子とグラウンド電位センス用リード端子あ
るいは電源電位リファレンス用リード端子とグラウンド
電位リファレンス用リード端子を設け,電源配線からセ
ンスした電位と電源のリファレンス電位により集積回路
に供給する電源電位を制御する電源電位制御回路及びグ
ラウンド配線からセンスした電位とグラウンドのリファ
レンス電位により半導体集積回路に供給するグラウンド
電位を制御するグラウンド電位制御回路を用いること
で,半導体集積回路の電源端子とグラウンド端子に生じ
る寄生抵抗が引き起こす電源電位の下降またはグラウン
ド電位の上昇を補償した電源供給を行い,集積回路内部
の電源電圧を所望の電圧に保つという効果がある。例え
ば,従来の集積回路が電源電圧3Vで動作し,10Aの
電流が流れ,電源用リード端子と電源用パッドとボンデ
ィングワイヤと電源配線の寄生抵抗が0.1Ωで,グラ
ウンド用リード端子とグラウンド用パッドとボンディン
グワイヤとグラウンド配線の寄生抵抗が0.1Ωの場
合,集積回路の寄生抵抗のために2Vの電圧降下生じ,
集積回路内部の電源電圧は1Vとなり誤動作を招く。そ
こで,本発明の半導体集積回路,電圧制御型半導体集積
回路,又は電源供給回路付半導体集積回路を使用すれ
ば,寄生抵抗が引き起こす電圧降下による半導体集積回
路の誤動作を防ぐことができる。
電圧で大電流が流れる集積回路において,電源電位セン
ス用りード端子とグラウンド電位センス用リード端子あ
るいは電源電位リファレンス用リード端子とグラウンド
電位リファレンス用リード端子を設け,電源配線からセ
ンスした電位と電源のリファレンス電位により集積回路
に供給する電源電位を制御する電源電位制御回路及びグ
ラウンド配線からセンスした電位とグラウンドのリファ
レンス電位により半導体集積回路に供給するグラウンド
電位を制御するグラウンド電位制御回路を用いること
で,半導体集積回路の電源端子とグラウンド端子に生じ
る寄生抵抗が引き起こす電源電位の下降またはグラウン
ド電位の上昇を補償した電源供給を行い,集積回路内部
の電源電圧を所望の電圧に保つという効果がある。例え
ば,従来の集積回路が電源電圧3Vで動作し,10Aの
電流が流れ,電源用リード端子と電源用パッドとボンデ
ィングワイヤと電源配線の寄生抵抗が0.1Ωで,グラ
ウンド用リード端子とグラウンド用パッドとボンディン
グワイヤとグラウンド配線の寄生抵抗が0.1Ωの場
合,集積回路の寄生抵抗のために2Vの電圧降下生じ,
集積回路内部の電源電圧は1Vとなり誤動作を招く。そ
こで,本発明の半導体集積回路,電圧制御型半導体集積
回路,又は電源供給回路付半導体集積回路を使用すれ
ば,寄生抵抗が引き起こす電圧降下による半導体集積回
路の誤動作を防ぐことができる。
【0050】また,本発明によれば,電源電位制御回路
とグラウンド電位制御回路の使用により,電源端子とグ
ラウンド端子に流れる電流値によらず,寄生抵抗による
電圧降下を補償した電源が供給されるため,1個の電源
端子及びグラウンド端子に流せる電流値を増大すること
ができるという効果がある。
とグラウンド電位制御回路の使用により,電源端子とグ
ラウンド端子に流れる電流値によらず,寄生抵抗による
電圧降下を補償した電源が供給されるため,1個の電源
端子及びグラウンド端子に流せる電流値を増大すること
ができるという効果がある。
【0051】更に,本発明においては,1個の電源端子
及びグラウンド端子に流せる電流値が増大することがで
き,これは,半導体集積回路の電源端子数及びグラウン
ド端子数を減少することができると共に,電源用パッド
数も減少することができ,集積回路の寸法を小さくする
ことができるという効果がある。
及びグラウンド端子に流せる電流値が増大することがで
き,これは,半導体集積回路の電源端子数及びグラウン
ド端子数を減少することができると共に,電源用パッド
数も減少することができ,集積回路の寸法を小さくする
ことができるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による電源供給回路
付半導体集積回路の構成の概略を示す図である。
付半導体集積回路の構成の概略を示す図である。
【図2】図1の電源電位制御回路の詳細な回路を示す図
である。
である。
【図3】本発明の第2の実施の形態による電源供給回路
付半導体集積回路の構成の概略を示す図である。
付半導体集積回路の構成の概略を示す図である。
【図4】従来の集積回路の構成と電源の接続の概略を示
す図である。
す図である。
【図5】従来技術2の集積回路の構成を示す図である。
1 集積回路 2 電源用リード端子 3 電源電位センス用リード端子 4 グラウンド用リード端子 5 グラウンド電位センス用リード端子 6 ペレット 7 電源用パッド 8 グラウンド用パッド 9 電源電位センス用パッド 10 グラウンド電位センス用パッド 11 ボンディングワイヤ 12 電源配線 13 グラウンド配線 14 電源電位センス配線 15 グラウンド電位センス配線 16 電源電位制御回路 17 グラウンド電位制御回路 18 電源入力線 19 電源用リファレンス電位入力線 20 電源線 21 電源用センス電位入力線 22 グラウンド電源入力線 23 グラウンド用リファレンス電位入力線 24 グラウンド線 25 グラウンド用センス電位入力線 26,27,28,29,30 回路ブロック 31 電源用電圧源 32 電源用リファレンス電圧源 33 グラウンド用電圧源 34 基準電位 35 トランジスタ 36 増幅器 37 電源電位リファレンス用リード端子 38 電源電位リファレンス用パッド 39 グラウンド電位リファレンス用リード端子 40 グラウンド電位リファレンス用パッド 41 電圧源 42 アイランド 104,105 機能回路 107 内部回路 108 パッケージ内配線 S1 基板上辺 S2 基板左辺 S3 基板右辺 S4 基板下辺 L1,L2,L3,L4,L5 基板上の金属膜配線 P1 基板上辺の電源用パッド P2 基板左辺の電源用パッド P3 基板右辺の電源用パッド
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 H01L 21/822 H01L 27/118 H01L 27/04
Claims (20)
- 【請求項1】 第1のインピーダンスを有する電源配
線、第2のインピーダンスを有するグランド配線、及び
前記電源配線と前記グランド配線とに接続された回路ブ
ロックを備えたペレットと、前記ペレットとを搭載する
アイランドを備えたリードフレームとを有する半導体集
積回路において、 前記ペレットは、更に、前記電源配線の内の一か所に接
続された第1のインピーダンスとは異なる第3のインピ
ーダンスを有しセンス電位を出力する電源電位センス配
線と、前記グランド配線の内の一か所に接続された前記
第2のインピーダンスとは異なる第4のインピーダンス
を有しセンス電位を出力するグランド電位センス配線と
を備えていることを特徴とする半導体集積回路。 - 【請求項2】 請求項1記載の半導体集積回路におい
て,前記電源配線,前記グランド配線,前記電源電位セ
ンス配線,及び前記グランド電位センス配線と外部との
電気接続は,前記ペレットに設けられたパッドと,前記
リードフレームに設けられたリード端子と,前記パッド
と前記リード端子とを接続するボンディングワイヤを介
して行われることを特徴とする半導体集積回路。 - 【請求項3】 請求項2記載の半導体集積回路におい
て,前記第3のインピーダンスは前記第1のインピーダ
ンスよりも高く,前記第4のインピーダンスは前記第2
のインピーダンスよりも高いことを特徴とする半導体集
積回路。 - 【請求項4】 請求項3記載の半導体集積回路におい
て,前記電源電位センス配線は,前記電源配線の内の最
も太い電源配線の太さの10分の1以下の太さであり,
前記グランド電位センス配線は,前記グランド配線の内
の最も太いグランド配線の太さの10分の1以下の太さ
であることを特徴とする半導体集積回路。 - 【請求項5】 請求項1記載の半導体集積回路と,前記
電源配線及び前記電源電位センス配線の夫々に接続され
た電源電位制御回路と,前記グランド配線及び前記グラ
ンド電位センス配線の夫々に接続されたグランド電位制
御回路とを備え,前記電源電位制御回路は予め定められ
たリファレンス電圧を基準として前記電源電位センス配
線の電位に基づいて前記電源配線を介して供給される前
記回路ブロックの電源電位を一定値にするように制御
し,前記グランド電位制御回路は予め定められた基準電
位を基準として前記グランド電位センス配線の電位に基
づいて,前記グランド配線を介して供給される前記回路
ブロックのグランド電位を一定値にするように制御する
ことを特徴とする電源制御型半導体集積回路。 - 【請求項6】 請求項5記載の電源制御型半導体集積回
路において,前記電源電位制御回路及び前記グランド電
位制御回路は,前記リードフレームの外部に設けられ,
前記電源電位制御回路と前記グランド電位制御回路とは
電気接続を介して,前記電源配線及び前記電源電位セン
ス配線と前記グランド配線及び前記グランド電位センス
配線とに夫々接続されていることを特徴とする電源制御
型半導体集積回路。 - 【請求項7】 請求項5記載の電源制御型半導体集積回
路において,前記電源電位制御回路及び前記グランド電
位制御回路は,前記ペレットに設けられ,電気接続を介
して,外部に引き出されていることを特徴とする電源制
御型半導体集積回路。 - 【請求項8】 請求項6又は7記載の電源制御型半導体
集積回路において,前記電気的接続は,前記ペレットに
設けられたパッドと,前記リードフレームに設けられた
リード端子と,前記パッドと前記リード端子とを接続す
るボンディングワイヤとを介して行われることを特徴と
する電源制御型半導体集積回路。 - 【請求項9】 請求項8記載の電源制御型半導体集積回
路において,前記第3のインピーダンスは前記第1のイ
ンピーダンスよりも高く,前記第4のインピーダンスは
前記第2のインピーダンスよりも高いことを特徴とする
電源制御型半導体集積回路。 - 【請求項10】 請求項9記載の電源制御型半導体集積
回路において,前記電源電位センス配線は,前記電源配
線の内の最も太い電源配線の太さの10分の1以下の太
さであり,前記グランド電位センス配線は,前記グラン
ド配線の内の最も太いグランド配線の太さの10分の1
以下の太さであることを特徴とする電源制御型半導体集
積回路。 - 【請求項11】 請求項1記載の半導体集積回路に電源
を供給する電源供給回路であって,前記電源配線及び前
記電源電位センス配線の夫々に接続された電源電位制御
回路と,前記グランド配線及び前記グランド電位センス
配線の夫々に接続されたグランド電位制御回路と,前記
電源電位制御回路に電源用電圧を供給する電源用電圧源
と,前記電源電位制御回路にリファレンス電圧を供給す
る電源用リファレンス電圧源と,前記グランド電位制御
回路の基準電位と,前記グランド電位制御回路にグラン
ド電位を供給するグランド用電圧源とを備え,前記電源
電位制御回路は前記リファレンス電圧を基準として前記
電源電位センス配線の電位に基づいて前記電源配線を介
して供給される前記回路ブロックの電源電位を一定値に
するように制御し,前記グランド電位制御回路は前記基
準電位を基準として前記グランド電位センス配線の電位
に基づいて,前記グランド配線を介して供給される前記
回路ブロックのグランド電位を一定値にするように制御
することを特徴とする電源供給回路。 - 【請求項12】 請求項11記載の電源供給回路におい
て,前記電源電位制御回路及び前記グランド電位制御回
路は,前記リードフレームの外部に設けられ,前記電源
電位制御回路と前記グランド電位制御回路とは電気接続
を介して,前記電源配線及び前記電源電位センス配線と
前記グランド配線及び前記グランド電位センス配線とに
夫々接続されていることを特徴とする電源供給回路。 - 【請求項13】 請求項11記載の電源供給回路におい
て,前記電源電位制御回路及び前記グランド電位制御回
路は,前記ペレットに設けられ,電気接続を介して,外
部に引き出されていることを特徴とする電源供給回路。 - 【請求項14】 請求項12又は13記載の電源供給回
路において,前記電気的接続は,前記ペレットに設けら
れたパッドと,前記リードフレームに設けられたリード
端子と,前記パッドと前記リード端子とを接続するボン
ディングワイヤとを介して行われることを特徴とする電
源供給回路。 - 【請求項15】 請求項1記載の半導体集積回路と請求
項11記載の電源供給回路とを備えたことを特徴とする
電源供給回路付半導体集積回路。 - 【請求項16】 請求項15記載の電源供給回路付半導
体集積回路において, 前記電源電位制御回路及び前記
グランド電位制御回路は,前記リードフレームの外部に
設けられ,前記電源電位制御回路と前記グランド電位制
御回路とは電気接続を介して,前記電源配線及び前記電
源電位センス配線と前記グランド配線及び前記グランド
電位センス配線とに夫々接続されていることを特徴とす
る電源供給回路付半導体集積回路。 - 【請求項17】 請求項15記載の電源供給回路付半導
体集積回路において,前記電源電位制御回路及び前記グ
ランド電位制御回路は,前記ペレットに設けられ,電気
接続を介して,外部に引き出されていることを特徴とす
る電源供給回路付半導体集積回路。 - 【請求項18】 請求項16又は17記載の電源供給回
路付半導体集積回路において,前記電気的接続は,前記
ペレットに設けられたパッドと,前記リードフレームに
設けられたリード端子と,前記パッドと前記リード端子
とを接続するボンディングワイヤとを介して行われるこ
とを特徴とする電源供給回路付半導体集積回路。 - 【請求項19】 請求項18記載の電源供給回路付半導
体集積回路において,前記第3のインピーダンスは前記
第1のインピーダンスよりも高く,前記第4のインピー
ダンスは前記第2のインピーダンスよりも高いことを特
徴とする電源供給回路付半導体集積回路。 - 【請求項20】 請求項19記載の電源供給回路付半導
体集積回路において,前記電源電位センス配線は,前記
電源配線の内の最も太い電源配線の太さの10分の1以
下の太さであり,前記グランド電位センス配線は,前記
グランド配線の内の最も太いグランド配線の太さの10
分の1以下の太さであることを特徴とする電源供給回路
付半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21249596A JP3019918B2 (ja) | 1996-08-12 | 1996-08-12 | 半導体集積回路及びその電源供給回路 |
US08/907,923 US5939780A (en) | 1996-08-12 | 1997-08-11 | Power supply circuit for a semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21249596A JP3019918B2 (ja) | 1996-08-12 | 1996-08-12 | 半導体集積回路及びその電源供給回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1056071A JPH1056071A (ja) | 1998-02-24 |
JP3019918B2 true JP3019918B2 (ja) | 2000-03-15 |
Family
ID=16623613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21249596A Expired - Fee Related JP3019918B2 (ja) | 1996-08-12 | 1996-08-12 | 半導体集積回路及びその電源供給回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5939780A (ja) |
JP (1) | JP3019918B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6861739B1 (en) * | 2001-05-15 | 2005-03-01 | Lsi Logic Corporation | Minimum metal consumption power distribution network on a bonded die |
KR101063075B1 (ko) * | 2003-10-22 | 2011-09-07 | 엔엑스피 비 브이 | 집적 회로에 파워를 공급하는 방법, 파워를 공급하는 시스템 및 집적 회로 |
JP5160295B2 (ja) * | 2008-04-30 | 2013-03-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及び検査方法 |
US8461858B1 (en) * | 2008-12-11 | 2013-06-11 | Altera Corporation | Adjustable power supply sag and bounce generator |
JP6292325B1 (ja) * | 2017-01-20 | 2018-03-14 | 日本電気株式会社 | 半導体集積回路、半導体システムおよび方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2531827B2 (ja) * | 1990-04-25 | 1996-09-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH0512862A (ja) * | 1991-06-29 | 1993-01-22 | Toshiba Corp | 半導体集積回路装置 |
JPH06163700A (ja) * | 1992-11-26 | 1994-06-10 | Nec Ic Microcomput Syst Ltd | 集積回路装置 |
-
1996
- 1996-08-12 JP JP21249596A patent/JP3019918B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-11 US US08/907,923 patent/US5939780A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5939780A (en) | 1999-08-17 |
JPH1056071A (ja) | 1998-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6331105B2 (ja) | ||
US7675165B2 (en) | Mount for a programmable electronic processing device | |
JPS6358374B2 (ja) | ||
JP2006351633A (ja) | 半導体集積回路装置、電子部品実装基板および半導体集積回路装置のレイアウト設計方法 | |
JPS598365A (ja) | 集積回路チツプ | |
JP3019918B2 (ja) | 半導体集積回路及びその電源供給回路 | |
US6049470A (en) | Package with reticulated bond shelf | |
US5672997A (en) | Method and apparatus for reducing the nominal operating voltage supplied to an integrated circuit | |
JPH09120974A (ja) | 半導体装置 | |
EP0540926B1 (en) | Protection circuit on a lead of a power device | |
KR930010104B1 (ko) | 반도체 집적회로 | |
JPH03148827A (ja) | 半導体集積回路 | |
US6060946A (en) | Semiconductor device having improved immunity to power supply voltage fluctuations | |
JPH11121683A (ja) | 半導体集積回路 | |
US6822921B2 (en) | Semiconductor device having semiconductor memory | |
JPH04162657A (ja) | 半導体装置用リードフレーム | |
KR20000017465A (ko) | 반도체장치 | |
JPH0377666B2 (ja) | ||
JPH06163700A (ja) | 集積回路装置 | |
JP2771233B2 (ja) | 半導体集積回路装置 | |
US6952783B2 (en) | Multiple return terminal power supply methods and apparatus | |
JPH0360222B2 (ja) | ||
JP3031040B2 (ja) | 集積回路の製造方法 | |
JP2002076176A (ja) | ボールグリッドアレイパッケージ | |
JPH01132212A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |