JP3014026B2 - 電荷結合素子の製造方法 - Google Patents
電荷結合素子の製造方法Info
- Publication number
- JP3014026B2 JP3014026B2 JP7078789A JP7878995A JP3014026B2 JP 3014026 B2 JP3014026 B2 JP 3014026B2 JP 7078789 A JP7078789 A JP 7078789A JP 7878995 A JP7878995 A JP 7878995A JP 3014026 B2 JP3014026 B2 JP 3014026B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- potential
- layer
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
素子等に利用される電荷結合素子(チャージ・カップル
ド・デバイス、以下CCDと略す)、更に詳しくは2層
電極2相駆動のCCDの製造方法に関する。
動化が非常に進んでおり、特に駆動周波数の高い水平C
CDにおいて、駆動電圧の低減や転送効率の向上が必要
となっている。
製造方法を説明するための図であり、CCDの転送方向
に沿った断面図である。以下、半導体基板がN型、ウェ
ルがP型、埋込チャネル層がN型で構成されている場合
について説明する。従来の製造工程は、例えばN型半導
体基板1にP型不純物とN型不純物を導入することで、
P型ウェル2及びN型埋込チャネル層3を形成し、表面
には、例えば熱酸化膜や酸化膜−窒化膜−酸化膜の3層
構造の膜(ONO膜)等の絶縁膜4を形成し、さらに絶
縁膜4の上に、例えばCVD法等により多結晶シリコン
等の電極層5を形成する(図4(a))。次に、この電
極層5をパターニングし、第1電極6を形成する(図4
(b))。続いて第1電極6をマスクとして自己整合的
に、例えばボロンイオン等のP型不純物7をイオン注入
法等で導入し、N型埋込チャネル層3内にN- 型電位障
壁層8を形成する(図4(c))。その後、第1電極6
を熱酸化することにより絶縁膜9を形成し、絶縁膜4及
び絶縁膜9の上に、例えばCVD法により多結晶シリコ
ン等の電極層10を形成する(図4(d))。最後に電
極層10をパターニングし、第1電極6の隙間を覆う様
に第2電極11を形成する(図4(e))。
2電極11が交互に並び、第1電極6の下に電荷蓄積領
域24、第2電極11の下に電位障壁領域25を有する
2層電極2相駆動のCCDが完成する。
転送の原理を説明するための模式的電位分布図である。
図5(a)に示すように、2つの信号線にVL 及びVH
の電位が印加されている時、信号電荷12は、VH の電
圧が印加されている第1電極6の下の電荷蓄積領域24
に蓄積される。その状態から、2つの信号線の電圧VL
及びVH が入れ替わると、図5(b)に示すようにN型
埋込チャネル層内部の電位の高い部分が移動し、それに
伴って信号電荷12も転送される。以下、同様に2つの
信号線の電圧VL 及びVH を繰り返し入れ替えることに
より、信号電荷12を次々と転送していくことが可能と
なる。
層電極2相駆動CCDでは、特に低駆動電圧で信号電荷
を転送させようとした時に、第1電極6と第2電極11
の間の絶縁膜直下において電位の窪み(ディップまたは
ポケットとも称される)が発生しやすく、低駆動電圧で
信号を完全に転送することが困難であるという問題があ
った。
るための図であり、N- 型電位障壁層8の近傍の断面図
と模式的な電位分布図である。従来の製造工程では、ボ
ロンイオン等のP型不純物7を、第1電極6をマスクと
して自己整合的にイオン注入法等により注入する(図6
(a))。次に第1電極6を熱酸化して、絶縁膜9を
0.2μm 程度形成するが、この時、第1電極側面の位
置13は熱酸化により後退し、第1電極6の電極長は短
くなってしまう(図6(b))。その後、第1電極6の
隙間を覆うように第2電極11を形成する(図6
(c))。このような製造工程で形成されたCCDで
は、第1電極側面の位置13は、P型不純物の注入領域
端の位置14から離れてしまうため、第1電極6と第2
電極11の間の絶縁膜直下において、電位の窪み15が
発生しやすくなる(図6(d))。特に第1電極6及び
第2電極11下の絶縁膜4がONO膜で形成されている
場合、第1電極6を熱酸化した時の電極側面の位置13
は、熱酸化による絶縁膜9の膜厚とほぼ等しい量だけ後
退するため、結果としてP型不純物の注入領域端の位置
14は、第2電極側面の位置16とほぼ一致するように
なる(図6(c))。
Dについて、通常の製造工程で行われるP型不純物7
(ここではボロン)の注入後の典型的な熱処理による拡
散を考慮してシミュレーションを行い、N型埋込チャネ
ル層内部に形成される電位分布を、ボロンイオンの注入
量をパラメータとして調べた結果である。図7では、第
1電極6と第2電極11の間隔は0.2μm とし、ボロ
ンイオンの注入領域端の位置14は、第2電極側面の位
置16と一致させた状態でシミュレーションを行ってい
る。ボロンイオン注入量が少量の時は、VL が印加され
ている電極下の電荷蓄積領域24と電位障壁領域25の
間に電位の窪み17が発生する。一方、ボロンイオン注
入量が多くなると、電位の窪み17は消滅していくが、
今度はVLが印加されている電極下の電荷蓄積領域24
と、VH が印加されている電極下の電位障壁領域25の
間に電位の窪み18が発生する。電荷の転送進路に電位
の窪み17及び18が生じている場合、信号電荷の一部
が窪みに取り残されて転送効率が劣化してしまう。これ
を避けるためには、ボロンイオンの注入量を電位の窪み
17及び18が発生しない条件で決める必要がある。V
L =0V,VH =5Vの場合には、ボロンイオンの注入
量が5×1011cm-2〜1×1012cm-2の範囲では、電位
の窪み17及び18はいずれも発生しておらず、転送効
率の劣化を防止することが可能である(図7(a))。
VL =0V、VH =3Vの場合では、ボロンイオンの注
入量が5×1011cm-2の時には、電位の窪み17及び1
8はいずれも発生していないが、工程のばらつきでボロ
ンイオンの注入量が変動すると、電位の窪み17及び1
8が発生し、転送効率の劣化が生じる可能性がある(図
7(b))。VL =0V、VH =2Vの場合には、ボロ
ンイオンの注入量をいかなる値にしても、常に電位の窪
み17及び18の片方又は両方が発生し、転送効率が劣
化する(図7(c))。
CCDでは、駆動電圧が3V以上の時には、P型不純物
7のイオン注入量を適切に決めることにより、第1電極
6と第2電極11の間の絶縁膜直下において、電位の窪
み17及び18が発生しないため、転送効率の劣化を防
ぐことが可能である。しかし、駆動電圧が3Vよりも小
さい時には、P型不純物7の注入量をいかなる値にして
も電位の窪み17及び18が発生してしまうため、完全
な電荷の転送が行えないという問題があった。
点を解決して、低駆動電圧でも転送効率の劣化を防止す
ることが可能な電荷結合素子の製造方法を提供すること
にある。
導体基板上に設けられた第2導電型ウェル上もしくは第
2導電型半導体基板上に、第1導電型埋込チャネル層を
形成し、前記第1導電型埋込チャネル層の上に絶縁膜を
形成し、前記絶縁膜上にストライプ状に並んだ第1の電
極を形成し、前記第1の電極をマスクとして自己整合的
に第2導電型不純物の注入を行い、前記第1の電極の側
面にのみ側壁を形成し、熱酸化によって前記第1の電極
の上面及び側面が導電性である場合には前記側壁の全部
を絶縁化した後、前記第1の電極の隙間の前記絶縁膜上
に第2の電極を形成することを特徴とする電荷結合素子
の製造方法である。
おいて電位の窪み17及び18が発生し易いのは、次の
ように説明することができる。すなわち、ボロンイオン
等のP型不純物7は、N- 型電位障壁層8を形成するた
めに第1電極6をマスクとして自己整合的にイオン注入
される。しかしその後、第1電極6は熱酸化されて電極
長が短くなるため、第1電極側面の位置13は、P型不
純物の注入領域端の位置14から離れる。その結果、第
1電極6と第2電極11の間の絶縁膜直下のN型埋込チ
ャネル層内部に存在するP型不純物は、イオン注入後の
熱処理によって拡散してきたP型不純物しか存在してい
ないため、電位の窪みが発生し易くなっている。
この第1電極6をマスクとして自己整合的にP型不純物
7をイオン注入した後、第1電極6に導電性の側壁2
0、又は絶縁性の側壁22を形成する。このように第1
電極6に導電性の側壁20、又は絶縁性の側壁22を設
けることにより、その後の熱酸化の工程で、側壁が導電
性の場合には、導電性の側壁20及び第1電極上面のみ
が熱酸化され、側壁が絶縁性の場合には、第1電極上面
のみが熱酸化されるため、第1電極側面の位置13は後
退しない。従って、熱酸化終了後の第1電極側面の位置
13とP型不純物の注入領域端の位置14はほぼ一致
し、第1電極6と第2電極11の間の絶縁膜直下のN型
埋込チャネル層内部においても、P型不純物が十分に存
在するようにN- 型電位障壁層8が形成されるため、電
位の窪み17及び18は発生しにくくなり、転送効率の
劣化が防止できる。
を示す断面図である。図1(a)は、従来の製造方法に
おける図4(c)に対応するものであり、そこまでの製
造方法は従来と同一であるのでここでは説明を省略す
る。但し図1(a)の第1電極6は、後の工程で側面に
導電性の側壁20を設けることを考慮して、図4(c)
の第1電極6よりも電極長が短く形成されている。第1
電極6を形成し、N- 型電位障壁層8を形成した後、第
1電極6及び絶縁膜4の上に、例えばCVD法等により
多結晶シリコン等の導電性膜19を形成する(図1
(b))。導電性膜19の膜厚は、第1電極6と第2電
極11の間に形成しようとする絶縁膜9の膜厚によって
変わるが、例えば絶縁膜4がONO膜で形成されてお
り、絶縁膜9の膜厚を0.2μm にする場合には、導電
性膜19は0.2μm 程度の膜厚とする。さらに導電性
膜19に対して異方性エッチングを行い、第1電極6の
側面に導電性の側壁20を形成する(図1(c))。こ
こで導電性の側壁20は、第1電極6と電気的に導通し
ている。その後、第1電極上面及び導電性の側壁20を
熱酸化させて絶縁膜9を形成し、さらに絶縁膜4及び絶
縁膜9の上に、例えばCVD法等により多結晶シリコン
等の電極層10を形成する(図1(d))。最後に電極
層10をパターニングし、第1電極の隙間を覆う第2電
極11を形成する(図1(e))。以上の工程により形
成されたCCDでは、第1電極6と第2電極11の間の
絶縁膜9を形成する際に、第1電極側面の位置13が熱
酸化により後退しないため、第1電極側面の位置13と
P型不純物の注入領域端の位置14が一致している。
いて、通常の製造工程で行われるP型不純物(ここでは
ボロン)の注入後の典型的な熱処理による拡散を考慮し
てシミュレーションを行い、N型埋込チャネル層内部に
形成される電位分布を、ボロンイオンの注入量をパラメ
ータとして調べた。その結果を図2に示す。図2では、
第1電極6と第2電極11の間隔は0.2μm とし、ボ
ロンイオンの注入領域端の位置14は、第1電極側面の
位置13と一致させた状態でシミュレーションを行って
いる。ボロンイオンの注入量が少量の時には電位の窪み
17が発生し、注入量が多くなると電位の窪み18が発
生するという傾向は、従来の製造方法で形成されたCC
Dと同じである。しかし、N- 型電位障壁層8を形成し
ているボロンの注入領域の位置14が、第1電極側面の
位置13まで広がることにより、電位の窪み17及び1
8の発生が抑制されていることが分かる。VL =0,V
H =5Vの場合には、ボロンイオンの注入量が3×10
11cm-2〜1.2×1012cm-2の範囲で、電位の窪み17
及び18はいずれも発生しない(図2(a))。VL =
0,VH =3Vの場合には、ボロンイオンの注入量が3
×1011cm-2〜8×1011cm-2の範囲で、電位の窪み1
7及び18はいずれも発生しない(図2(b))。VL
=0V,VH =2Vの場合においても、ボロンイオンの
注入量が3×1011cm-2〜5×1011cm-2の範囲で、電
位の窪み17及び18はいずれも発生しない。
施例の製造方法によれば、CCDの駆動電圧が3V以下
であっても、電荷の転送経路に電位の窪み17及び18
が発生するのを抑制することが可能となるため、低駆動
電圧でも転送効率の劣化を防止することができる。さら
に同一の電圧で駆動した場合には、従来の製造方法で形
成されたCCDよりも電荷の転送に寄与する電界が強く
なり、短時間で電荷転送を行うことができるため、より
高速でCCDを駆動させることが可能となる。又、上記
実施例の製造方法によれば、電位の窪み17及び18の
発生しないP型不純物7の注入量の許容範囲は、従来の
製造方法よりも広がるため、工程のばらつきによりP型
不純物7の注入量が変動しても、電位の窪み17及び1
8が発生しにくくなるという効果が得られる。
明の第2の実施例を示す断面図である。図3(a)は、
従来の製造方法における図4(c)に対応するものであ
り、そこまでの製造方法は従来と同一であるのでここで
は説明を省略する。但し図3(a)の第1電極6は、後
の工程で側面に絶縁性の側壁22を設けることを考慮し
て、図4(c)の第1電極6よりも電極長が短く形成さ
れている。第1電極6を形成し、N- 型電位障壁層8を
形成した後、第1電極6及び絶縁膜4の上に、例えばC
VD法等により酸化膜や窒化膜等の絶縁性膜21を形成
する(図3(b))。絶縁性膜21の膜厚は、第1電極
6と第2電極11の間隔によって変わるが、間隔を0.
2μm にする場合には、絶縁膜膜21は0.2μm 程度
の膜厚とする。さらに絶縁性膜21に対して異方性エッ
チングを行い、第1電極6の側面に絶縁性の側壁22を
形成する(図3(c))。その後、第1電極6上面を熱
酸化させて絶縁膜23を形成し、絶縁膜4、絶縁膜23
及び絶縁性の側壁22の上に、例えばCVD法等により
多結晶シリコン等の電極層10を形成する(図3
(d))。最後に電極層10をパターニングし、第1電
極の隙間を覆う第2電極11を形成する(図3
(e))。以上の工程により形成されたCCDでは、第
1電極6と第2電極11の間の絶縁膜23を形成する際
に、第1電極側面の位置13は熱酸化によってほとんど
後退しないため、第1電極側面の位置13とP型不純物
の注入領域端の位置14が一致している。
成すれば、実施例1の製造方法によってCCDを形成し
た場合と同様に、低駆動電圧でも転送効率の劣化を防止
することができ、さらに同一の電圧で駆動した場合に
は、高速でCCDを駆動させることが可能となる。又、
工程のばらつきによりP型不純物7の注入量が変動して
も、電位の窪み17及び18が発生しにくくなるという
効果が得られる。
れば、2層電極2相駆動のCCDにおいて、第1電極を
マスクとして自己整合的にP型不純物をイオン注入した
後、第1電極に導電性もしくは絶縁性の側壁を形成する
製造方法を利用することにより、従来の製造方法を利用
する場合に比べて、電荷の転送経路に電位の窪みが発生
するのを抑制することができる。従って、本発明によれ
ば、従来よりも転送効率を劣化させることなく、低電圧
でCCDを駆動させることが可能となる。又、同一の電
圧で駆動した場合には、従来の製造方法で形成されたC
CDよりも電荷の転送に寄与する電界が強くなり、短時
間で電荷転送が行えるため、より高速でCCDを駆動さ
せることが可能となる。
相駆動CCDの製造工程を示す断面図である。
2相駆動CCDにおける、ボロンの注入量と埋込チャネ
ル層内の電位分布の関係を示す図である。
相駆動のCCDの製造工程を示す断面図である。
す断面図である。
される原理を示す模式的電位分布図である。
障壁領域近傍の断面図と模式的電位分布図である。
ンの注入量と埋込チャネル層内の電位分布の関係を示す
図である。
Claims (1)
- 【請求項1】第1導電型半導体基板上に設けられた第2
導電型ウェル上もしくは第2導電型半導体基板上に、第
1導電型埋込チャネル層を形成し、前記第1導電型埋込
チャネル層の上に絶縁膜を形成し、前記絶縁膜上にスト
ライプ状に並んだ第1の電極を形成し、前記第1の電極
をマスクとして自己整合的に第2導電型不純物の注入を
行い、前記第1の電極の側面にのみ側壁を形成し、熱酸
化によって前記第1の電極の上面及び側面が導電性であ
る場合には前記側壁の全部を、絶縁化した後、前記第1
の電極の隙間の前記絶縁膜上に第2の電極を形成するこ
とを特徴とする電荷結合素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7078789A JP3014026B2 (ja) | 1995-04-04 | 1995-04-04 | 電荷結合素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7078789A JP3014026B2 (ja) | 1995-04-04 | 1995-04-04 | 電荷結合素子の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10024133A Division JP3119619B2 (ja) | 1998-02-05 | 1998-02-05 | 電荷結合素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08279607A JPH08279607A (ja) | 1996-10-22 |
JP3014026B2 true JP3014026B2 (ja) | 2000-02-28 |
Family
ID=13671655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7078789A Expired - Fee Related JP3014026B2 (ja) | 1995-04-04 | 1995-04-04 | 電荷結合素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3014026B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102530241B1 (ko) * | 2021-09-02 | 2023-05-08 | 이종철 | 간편 씨름 샅바 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3011137B2 (ja) * | 1997-06-27 | 2000-02-21 | 日本電気株式会社 | 電荷転送装置およびその製造方法 |
JP3527094B2 (ja) | 1998-04-03 | 2004-05-17 | Necエレクトロニクス株式会社 | アクティブ型xyアドレス方式固体撮像装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01276668A (ja) * | 1988-04-27 | 1989-11-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1995
- 1995-04-04 JP JP7078789A patent/JP3014026B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102530241B1 (ko) * | 2021-09-02 | 2023-05-08 | 이종철 | 간편 씨름 샅바 |
Also Published As
Publication number | Publication date |
---|---|
JPH08279607A (ja) | 1996-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6806132B2 (en) | Semiconductor device having two-layered charge storage electrode | |
US6034393A (en) | Nonvolatile semiconductor memory device using trench isolation and manufacturing method thereof | |
CN101304042B (zh) | 半导体器件及其制造方法 | |
JP3014026B2 (ja) | 電荷結合素子の製造方法 | |
JP2009123944A (ja) | 半導体装置及びその製造方法 | |
US5849605A (en) | Two-phase clock type charge coupled device having electrodes with tapered sidewalls and method for producing the same | |
JPH11186416A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP3119619B2 (ja) | 電荷結合素子及びその製造方法 | |
JPH10125904A (ja) | 炭化珪素半導体装置 | |
JP3796227B2 (ja) | 電荷結合素子の製造方法 | |
JP3057792B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3127253B2 (ja) | Soi型半導体装置およびその製造方法 | |
KR20000011189A (ko) | 불휘발성반도체기억장치및그제조방법 | |
JP3937894B2 (ja) | 半導体装置 | |
JPH06140442A (ja) | 電荷転送装置 | |
JP2004006671A (ja) | 電荷結合素子およびその製造方法 | |
JP3006521B2 (ja) | 電荷転送装置及びその製造方法 | |
JP2970457B2 (ja) | 電荷結合素子の製造方法 | |
WO2022215360A1 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
JP2005116964A (ja) | 半導体記憶装置およびその製造方法 | |
JP3649396B2 (ja) | 電荷結合素子の製造方法 | |
JP2534776B2 (ja) | Sdht構造を有するdramセル及びその製造方法 | |
JP2817404B2 (ja) | 電荷転送素子の製造方法 | |
JPS61234557A (ja) | 半導体記憶装置およびその製造方法 | |
JP2572624B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |