JP3012561B2 - 信号保持回路および方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号保持回路および
方法に関し、特に外部の制御パネルから入力される情報
が異常時に異常になる前の状態を保持する信号保持回路
および方法に関する。

【０００２】

【従来の技術】従来、この種の信号保持回路は、たとえ
ば特開平４−２２０７０７号公報に示されるように、制
御パッケージなどのパネルで、このパネルが抜き去られ
る前のデータを誤り無く保持することを目的として用い
られている。

【０００３】図８は従来の信号保持回路の一例を示す回
路図であり、図９（ａ），（ｂ）はその動作例のタイミ
ングチャートである。図８を参照すると、制御パッケー
ジなどの制御パネル１４からデータ線を通して制御用の
データ（以後、第１の制御信号と呼称）が送出され、ま
た、アース線を通してアースレベル信号（以後、第２の
制御信号と呼称）が出力され、これらは通信パッケージ
などのパネル１３に供給される。

【０００４】以下に、図８および図９を参照して動作を
説明する。制御パネル１４が第１の制御信号１０１とパ
ネル抜けを検出するための第２の制御信号１０２を出力
し、第１の制御信号１０１は、ある周波数のクロック信
号を発生させるクロック発生器９から発生されるクロッ
ク信号１０３で第１のフリップフロップ（Ｆ／Ｆ）７に
読み込まれて、第１のＦ／Ｆ出力信号１０４として出力
される。

【０００５】第２の制御信号１０２は、論理を反転する
インバータ１０に入力され、インバータ出力信号１１３
として出力される。第１のＦ／Ｆ７は、インバータ出力
信号１１３により制御され、制御パネル１４が実装され
ているときは、第１の制御信号１０１をそのまま第１の
Ｆ／Ｆ出力信号１０４として出力し、抜けたときにリセ
ットされ第１のＦ／Ｆ出力信号１０４としてはＬレベル
が出力される。

【０００６】論理和（以下、ＯＲと略す）１１は、第１
のＦ／Ｆ７の出力信号１０４と論理積（以下、ＡＮＤと
略す）１２の出力であるＡＮＤ出力信号１１５のＯＲを
取り、ＯＲ出力信号１１４を出力する。ＯＲ出力信号１
１４は、第２のＦ／Ｆ８にクロック信号１０３で読み込
まれ、出力制御信号１１２として出力される．ＡＮＤ１
２は、出力制御信号１１２とインバータ出力信号１１３
の反転のＡＮＤを取り、ＡＮＤ出力信号１１５を出力す
る．ＡＮＤ出力信号１１５は、制御パネル１４が実装さ
れているときにはＬレベルとなり、抜けたときには、出
力制御信号１１２をそのまま出力する。

【０００７】したがって、ＯＲ出力信号１１４は、制御
パネル１４が実装されているときには、第１の制御信号
１０１となり、出力制御信号１１２も第１の制御信号１
０１がそのまま出力される。一方、制御パネル１４が抜
けたときには，ＯＲ出力信号１１４が出力制御信号１１
２になり、出力制御信号１１２は制御パネル１４が抜け
る前の状態を保持する。

【０００８】

【発明が解決しようとする課題】上述した従来の信号保
持回路における第１の問題点は、第１の制御信号にした
がい制御信号出力が動作する回路において、制御パネル
抜けの場合に出力制御信号を保持させるために冗長な信
号である第２の制御信号を必要とする点である。その理
由は、第２の制御信号のＬレベル，Ｈレベルの状態によ
り制御パネルの抜けを識別し出力制御信号の保持を行っ
ているためである。

【０００９】第２の問題点は、制御パネルの抜き差しに
おいて、第１の制御信号に発生するノイズにより出力制
御信号が誤動作してしまう点である。その理由は、制御
パネルを抜き差しする場合、図９（ａ）に示すように、
第１の制御信号１０１の接続において断続的に接触・非
接触を起こすいわゆるチャタリングが生じ第１の制御信
号１０１にノイズを発生させる。これによってクロック
信号により読み込まれたチャタリングによるノイズがＦ
／Ｆ出力信号１０４に現れ、第２のフリップフロップに
読み込まれ出力制御信号１１２が誤動作をするためであ
る。

【００１０】第３の問題点は、第１の制御信号にノイズ
が重畳しＨレベル，Ｌレベルの識別を誤った場合出力制
御信号が誤動作する点である。その理由は、制御パネル
が正常に接続され動作している場合、図９（ａ）に示す
ように、出力制御信号１１２は第１の制御信号１０１の
みに支配され動作するため、第１の制御信号１０１にノ
イズが重畳しＨレベル，Ｌレベルの検出を誤った場合に
出力制御信号１１２も誤って動作してしまうためであ
る。

【００１１】第４の問題点は、出力制御信号の切替を支
配する第１の制御信号が正常に接続されているにも係わ
らず、制御パネル抜けを検知するための第２の制御信号
の接続不良により出力制御信号が第１の制御信号にした
がって動作しない点である。その理由は、何らかの理由
により第２の制御信号が接続不良を起こしている場合，
たとえば、第１の制御信号および第２の制御信号がケー
ブルにより接続されていたが第２の制御信号を接続する
ケーブルが切断されたような場合など、図９（ｂ）に示
すように、第２の制御信号１０２は、パネル抜けの論理
となり第１のフリップフロップをリセットした状態を維
持してしまい、第１の制御信号１０１が正常に動作して
いても出力制御信号１１２が保持の状態となってしまう
ためである。

【００１２】本発明の目的は、制御パネルの出力である
制御信号を入力し保持する信号保持に関し、制御パネル
の抜けを検出し出力制御信号を保持させるための抜け検
知信号（第２の制御信号）を不要とすることにより冗長
な信号伝送路を削減し構成を簡素化でき、また、制御パ
ネルを抜き差しするときに起こる出力制御信号の誤動作
を防止することによって信頼性を向上させることおよび
この制御パネルの抜き差し時の誤動作に対する対策処置
を不要とすることによって保守性を向上させ、さらに、
第１の制御信号に重畳されるノイズによる出力制御信号
の誤動作を防止することによって信頼性を極めて向上さ
せることが可能な信号保持回路および方法を提供するこ
とにある。

【００１３】

【課題を解決するための手段】本発明の信号保持回路
は、制御パネルの出力である制御信号を入力し保持する
信号保持回路において、前記制御信号にあらかじめ定め
た第１のしきい値とこの第１のしきい値より低い第２の
しきい値との間の不感帯域のバイアス電圧を与えるバイ
アス部と、前記第１および第２のしきい値にそれぞれ対
応する二つの検出部を有し、前記制御信号を入力しこの
制御信号の電圧が前記第１のしきい値より高い場合には
前記二つの検出部がともにハイレベル出力信号を出力
し、または前記第２のしきい値より低い場合には前記二
つの検出部がともにローレベル出力信号を出力して前記
制御パネルが正常に実装されている状態と判定し、前記
不感帯域のバイアス電圧が入力されている場合には前記
二つの検出部がハイレベル出力信号およびローレベル出
力信号の両方を出力して前記制御パネルが抜かれた状態
と判定する判定部と、前記判定部から出力されたハイレ
ベル出力信号およびローレベル出力信号に応じた所定の
出力制御信号を出力する保持部とを備えるものであり、
前記判定部から出力されたハイレベル出力信号およびロ
ーレベル出力信号のいずれかに変化が生じてからあらか
じめ設定された時間の間前記出力制御信号の状態を保つ
ようにタイマ信号を出力するタイマ部を備える構成とし
てもよい。

【００１４】また、本発明の信号保持方法は、制御パネ
ルの出力である制御信号を入力し保持する信号保持方法
において、第１および第２のしきい値より成る２値のし
きい値の間に存在し判定手段の不感帯域のバイアス電圧
を制御パネルから出力される制御信号に与え、この制御
信号と前記２値のしきい値とを比較し、両者ともハイレ
ベル出力信号およびローレベル出力信号のいずれかであ
ることを検出した場合には前記制御パネルが正常に実装
された状態であると判定し、前記バイアス電圧を検出し
た場合には前記制御パネルが抜かれた状態であると判定
し、これらの状態に応じた出力制御信号を出力する。ま
た、本発明の信号保持方法は、前記判定手段から出力さ
れたハイレベル出力信号およびローレベル出力信号のい
ずれかに変化が生じてからあらかじめ設定された時間の
間前記出力制御信号の状態を保つ構成としてもよい。

【００１５】本発明によれば、制御パネルが正常に実装
されている場合、制御信号はＨレベルまたはＬレベルの
信号が判定部に入力されるが、制御パネルが抜けると制
御信号はバイアス部により所定の電圧に設定される。判
定部ではこの所定の電圧は不感帯域であるためＨレベル
またはＬレベルのいずれの条件にも当てはまらず、制御
パネル抜けを検出することができる。

【００１６】また、ノイズなどにより第１の制御信号が
第１のしきい値または第２のしきい値を超えた場合、ハ
イレベル出力信号またはローレベル出力信号が変化し、
タイマ部でいずれかの信号が変化してからあらかじめ設
定されている時間の間タイマ出力信号を保持状態とし、
判定部からの信号に影響されることなく出力制御信号を
保持し、タイマ出力信号が保持状態を解除したのち、判
定部の出力に応じて出力制御信号を出力するため、ノイ
ズなどによる誤動作を回避することができる。

【００１７】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００１８】図１を参照すると、本発明の信号保持回路
５は、制御パネル６から制御信号１０１を入力し第１の
しきい値Ａより電圧が高いか否かを検出する第１の検出
部（図示せず）と第２のしきい値Ｂより電圧が低いか否
かを検出する第２の検出部（図示せず）とを有しこれら
しきい値Ａとしきい値Ｂとの間の不感帯域であるか否か
を判定し不感帯域の電圧が入力されていると制御パネル
６が抜けていると判定する判定部１と、制御パネル６が
抜けると制御信号１０１にしきい値Ａとしきい値Ｂの間
の所定の電圧Ｖを与え判定部１にパネル抜けを認識させ
制御パネル６が実装されている場合制御信号１０１の電
圧に影響を与えないバイアス部２と、判定部５のＨレベ
ル検出出力であるハイレベル出力信号１１６またはＬレ
ベル検出出力であるローレベル出力信号１１７の状態に
応じて出力制御信号１１２を出力する保持部３と、ハイ
レベル出力信号１１６またはローレベル出力信号１１７
のいずれかに変化が起きてからあらかじめ設定された時
間ｔの間タイマ出力信号１１８により出力制御信号１１
２を変化させないように保持部３を制御するタイマ部４
とを備える。

【００１９】本実施の形態では、タイマ部４を備える構
成としたが、このタイマ部４を設けない構成とすること
も可能である。

【００２０】次に、本発明の実施の形態の動作について
図２を参照して説明する。図２（ａ）は制御パネル抜き
差し時のチャタリングによる動作の一例を示した図であ
る。

【００２１】制御信号１０１は、制御パネルを抜き差し
する場合に信号線の接触・非接触の繰り返しによるチャ
タリングが発生し、判定部ではしきい値Ａに応じたハイ
レベル出力信号１１６およびしきい値Ｂ（Ａ＞Ｂ）に応
じたローレベル出力信号１１７がチャタリングにより変
化する。その変化を受けてタイマ部がタイマ出力信号１
１８を出力する。

【００２２】このタイマ出力信号１１８はハイレベル出
力信号１１６およびローレベル出力信号１１７のいずれ
かの変化により出力され、あらかじめ設定された時間ｔ
以内に新たな変化があれば、さらに時間ｔを経過するま
で出力を続けるものである。つまり、タイマ出力信号１
１８により保持部は出力制御信号１１２を保持しチャタ
リングによる誤動作を防止している。

【００２３】図２（ｂ）は制御信号にノイズが重畳した
ときの動作の一例を示した図である。制御信号にノイズ
が重畳してしきい値Ａまたはしきい値Ｂを超えた場合、
判定部ではしきい値Ａに応じたハイレベル出力信号１１
６またはしきい値Ｂに応じたローレベル出力信号がノイ
ズにより変化する。その変化を受けてタイマ部がタイマ
出力信号１１８を出力する。タイマ出力信号１１８によ
り保持部は出力制御信号１１２を保持し、ノイズによる
誤動作を防止している。

【００２４】次に、本発明の実施例について図面を参照
して説明する。図３は図１におけるバイアス部２の構成
例を示す図であり、（ａ）は抵抗分圧、（ｂ）はツェナ
ーダイオード、（ｃ）はレギュレータ（ｄ）は定電圧源
によりそれぞれ所定の電圧Ｖを抵抗を介して判定部１の
入力線に常に接続し、制御パネルが抜けるとこの入力線
には電圧Ｖが現れるように構成されている。この場合抵
抗の抵抗値が制御信号のインピーダンスに比べ十分大き
いので、電圧Ｖは制御信号に与える影響がほとんどなく
なる。

【００２５】図４は図１における判定部１の構成例を示
す図であり、Ｈレベル検出とＬレベル検出の回路を有
し、（ａ）はコンパレータ、（ｂ）はトランジスタ回路
によりしきい値Ａおよびしきい値Ｂを持つ検出回路を備
える。制御信号がしきい値Ａより高い場合はハイレベル
出力信号１１６およびローレベル出力信号１１７はとも
にＨレベルとなり、制御信号がしきい値Ｂより低い場合
はハイレベル出力信号１１６およびローレベル出力信号
１１７はともにＬレベルとなる。

【００２６】一方、制御信号がしきい値Ａとしきい値Ｂ
の間の場合は、ハイレベル出力信号１１６はＬレベル，
ローレベル出力信号１１７はＨレベル、またはそれぞれ
の出力信号はこの逆になる。図２の例では、制御パネル
抜けのときハイレベル出力信号１１６が不動作，つまり
Ｌレベル、ローレベル出力信号１１７が動作，つまりＨ
レベルになっている。

【００２７】図５は図１における保持部３の構成例を示
す図であり、（ａ）は論理回路とラッチ回路で保持部を
構成した場合を示し、（ｂ）は（ｃ）に示す真理値表に
もとづいて動作する論理回路である。図６（ａ）〜
（ｄ）は図５におけるラッチ回路の具体的構成例を示す
図であり、これらは入力信号に応じ（ｅ）に示す真理値
表にもとづいて動作する。たとえば、制御信号１０１が
Ｈレベルの場合（真理値表の「１」に相当）には、図５
（ｃ）でＩＮ１が「１」，ＩＮ２が「１」，ＥＮが
「０」なので、Ｑが「０」，反転Ｑが「１」となり、し
たがって図６の（ｅ）のＳが「０」，Ｒが「１」とな
り、出力制御信号１１２はＬレベルになる。同様に、制
御信号がＬレベル（真理値表の「０」に相当）の場合出
力制御信号１１２はＨレベルになる。

【００２８】一方、制御パネル６が抜けて制御信号１０
１が所定の電圧Ｖの場合には、図５（ｃ）でＩＮ１が
「０」，ＩＮ２が「１」，ＥＮが「０」なので、Ｑ，反
転Ｑともに「０」となり、したがって図６の（ｅ）のＳ
が「０」，Ｒが「０」となり、出力制御信号１１２は状
態を保持する。

【００２９】図７は図１におけるタイマ部４の構成例を
示す図であり、（ａ）は単安定マルチバイブレータ、
（ｂ）はカウンタによる時定数回路により構成した場合
を示す。これらの回路により、ハイレベル出力信号１１
６およびローレベル出力信号１１７の変化点から設定さ
れた時間ｔの間タイマ出力信号１１８をＨレベルにす
る。

【００３０】なお、上述した図３から図７までの回路細
部そのものについては周知の回路なので、詳細説明を省
略する。

【００３１】

【発明の効果】以上説明したように本発明によれば、第
１の効果は、制御信号にしたがい制御信号出力が動作す
る信号保持回路において、制御パネル抜けの場合に出力
制御信号を保持させるために冗長な信号である第２の制
御信号を不要とする点である。その理由は、制御パネル
が抜けると制御信号はバイアス部により所定の電圧に設
定され判定部にて制御パネルの抜けを識別し出力制御信
号の保持を行っているためである。

【００３２】第２の効果は、制御パネルの抜き差しにお
いて、制御信号にノイズが発生しても出力制御信号が誤
動作しない点である。その理由は、制御パネルを抜き差
しする場合、制御信号の接続において断続的に接触・非
接触を起こすいわゆるチャタリングが生じ制御信号にノ
イズを発生させ、ハイレベル出力信号およびローレベル
出力信号がばたついてもタイマ部ではあらかじめ設定さ
れた時間を経過しないと保持部を切り替え可能な状態に
させず、十分安定してから出力制御信号を切り替えるた
め、誤動作を防止できる。

【００３３】第３の効果は、制御信号にノイズが重畳し
Ｈレベル，Ｌレベルの識別を誤った場合でも出力制御信
号が誤動作しない点である。その理由は、制御パネルが
正常に接続され動作している場合、制御信号にノイズが
重畳しＨレベル，Ｌレベルを誤り、ハイレベル出力信号
およびローレベル出力信号がばたついてもタイマ部では
あらかじめ設定された時間を経過しないと保持部を切り
替え可能な状態にさせず、十分安定してから出力制御信
号を切り替えるため、誤動作を防止できる。

【００３４】第４の効果は、制御信号が正常に接続され
ていれば、他の一切の信号の影響を受けずに出力制御信
号が正常に動作する点である。その理由は、制御パネル
との接続は制御信号のみであり、制御パネルが抜けた場
合バイアス部により制御信号は所定の電圧に設定され制
御パネル抜けを検知するため、他の一切の信号の影響を
受けずに制御信号が接続されていれば出力制御信号は制
御信号に応じて動作するためである。

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック図である。

【図２】（ａ）は本発明の実施の形態の制御パネル抜き
差し時のチャタリング動作の一例を示すシーケンスチャ
ートである。（ｂ）は本発明の実施の形態の制御信号に
ノイズが重畳したときの動作の一例を示すシーケンスチ
ャートである。

【図３】（ａ）は図１におけるバイアス部を抵抗分圧で
構成した例を示す図である。（ｂ）は図１におけるバイ
アス部をツェナーダイオードで構成した例を示す図であ
る。（ｃ）は図１におけるバイアス部をレギュレータで
構成した例を示す図である。（ｄ）は図１におけるバイ
アス部を定電圧源で構成した例を示す図である。

【図４】（ａ）は図１における判定部をコンパレータで
構成した例を示す図である。（ｂ）は図１における判定
部をトランジスタ回路で構成した例を示す図である。
（ｃ）は図４（ｂ）におけるトランジスタ回路の細部を
示す図である。（ｄ）は図４（ｂ）におけるトランジス
タ回路の細部を示す図である。

【図５】（ａ）は図１における保持部を論理回路とラッ
チ回路とで構成した例を示す図である。（ｂ）は（ａ）
における論理回路の細部をを示す図である。（ｃ）は論
理回路の真理値表を示す図である。

【図６】（ａ）は図５（ａ）におけるラッチ回路の具体
例を示す図である。（ｂ）は図５（ａ）におけるラッチ
回路の具体例を示す図である。（ｃ）は図５（ａ）にお
けるラッチ回路の具体例を示す図である。（ｄ）は図５
（ａ）におけるラッチ回路の具体例を示す図である。
（ｅ）はラッチ回路の真理値表を示す図である。

【図７】（ａ）は図１におけるタイマ部を単安定マルチ
バイブレータで構成した例を示す図である。（ｂ）は図
１におけるタイマ部をカウンタによる時定数回路で構成
した例を示す図である。

【図８】従来の信号保持回路の一例を示すブロック図で
ある。

【図９】（ａ）は図８における第１の制御信号にチャタ
リングが発生したときの動作を示すシーケンスチャート
である。（ｂ）は図８における第２の制御信号のケーブ
ルが切断されたときの動作を示すシーケンスチャートで
ある。

【符号の説明】

１ 判定部 ２ バイアス部 ３ 保持部 ４ タイマ部 ５ 信号保持回路 ６ 制御パネル １０１ 制御信号 １１２ 出力制御信号 １１６ ハイレベル出力信号 １１７ ローレベル出力信号 １１８ タイマ出力信号

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 制御パネルの出力である制御信号を入力
   し保持する信号保持回路において、前記制御信号にあら
   かじめ定めた第１のしきい値とこの第１のしきい値より
   低い第２のしきい値との間の不感帯域のバイアス電圧を
   与えるバイアス部と、 前記第１および第２のしきい値にそれぞれ対応する二つ
   の検出部を有し、前記制御信号を入力しこの制御信号の
   電圧が前記第１のしきい値より高い場合には前記二つの
   検出部がともにハイレベル出力信号を出力し、または前
   記第２のしきい値より低い場合には前記二つの検出部が
   ともにローレベル出力信号を出力して前記制御パネルが
   正常に実装されている状態と判定し、前記不感帯域のバ
   イアス電圧が入力されている場合には前記二つの検出部
   がハイレベル出力信号およびローレベル出力信号の両方
   を出力して前記制御パネルが抜かれた状態と判定する判
   定部と、 前記判定部から出力されたハイレベル出力信号およびロ
   ーレベル出力信号に応じた所定の出力制御信号を出力す
   る保持部とを備えることを特徴とする信号保持回路。
2. 【請求項２】 前記判定部から出力されたハイレベル出
   力信号およびローレベル出力信号のいずれかに変化が生
   じてからあらかじめ設定された時間の間前記出力制御信
   号の状態を保つようにタイマ信号を出力するタイマ部を
   備えることを特徴とする請求項１記載の信号保持回路。
3. 【請求項３】 制御パネルの出力である制御信号を入力
   し保持する信号保持方法において、第１および第２のし
   きい値より成る２値のしきい値の間に存在し判定手段の
   不感帯域のバイアス電圧を制御パネルから出力される制
   御信号に与え、この制御信号と前記２値のしきい値とを
   比較し、両者ともハイレベル出力信号およびローレベル
   出力信号のいずれかであることを検出した場合には前記
   制御パネルが正常に実装された状態であると判定し、前
   記バイアス電圧を検出した場合には前記制御パネルが抜
   かれた状態であると判定し、これらの状態に応じた出力
   制御信号を出力することを特徴とする信号保持方法。
4. 【請求項４】 前記判定手段から出力されたハイレベル
   出力信号およびローレベル出力信号のいずれかに変化が
   生じてからあらかじめ設定された時間の間前記出力制御
   信号の状態を保つことを特徴とする請求項３記載の信号
   保持方法。