JPH08279803A - バースト信号検出回路 - Google Patents
バースト信号検出回路Info
- Publication number
- JPH08279803A JPH08279803A JP7023063A JP2306395A JPH08279803A JP H08279803 A JPH08279803 A JP H08279803A JP 7023063 A JP7023063 A JP 7023063A JP 2306395 A JP2306395 A JP 2306395A JP H08279803 A JPH08279803 A JP H08279803A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst
- circuit
- point detection
- burst signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Bidirectional Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】バースト信号の各ビットの立上がり、立下がり
を保護時間を置いて検出することによりバーストの頭出
しとその持続時間をノイズに対してもまたバースト持続
時間の変化に対しても影響されずに確実に検出する。 【構成】バースト状の送信信号１０１を入力し、この信
号の各ビット立上がりで入力信号の最小ビット巾よりや
や狭い検出保護時間ｔ４を置いて立上がり、かつ入力信
号の最大ビット間隔よりやや広いパルス巾ｔ５で立下が
るビットから構成された変化点検出信号１０６を出力
し、入力信号の各ビット立下がりで同様な変化点検出信
号１０９を出力し、この両信号のＡＮＤをとりバースト
検出信号１０４としている。
を保護時間を置いて検出することによりバーストの頭出
しとその持続時間をノイズに対してもまたバースト持続
時間の変化に対しても影響されずに確実に検出する。 【構成】バースト状の送信信号１０１を入力し、この信
号の各ビット立上がりで入力信号の最小ビット巾よりや
や狭い検出保護時間ｔ４を置いて立上がり、かつ入力信
号の最大ビット間隔よりやや広いパルス巾ｔ５で立下が
るビットから構成された変化点検出信号１０６を出力
し、入力信号の各ビット立下がりで同様な変化点検出信
号１０９を出力し、この両信号のＡＮＤをとりバースト
検出信号１０４としている。
Description
【０００１】
【産業上の利用分野】本発明はバースト信号検出回路に
関し、特に２線式伝送路を用いて双方向通信を行うバー
スト信号において、送信，受信を切換えるためなどに用
いるバースト信号検出回路に関する。
関し、特に２線式伝送路を用いて双方向通信を行うバー
スト信号において、送信，受信を切換えるためなどに用
いるバースト信号検出回路に関する。
【０００２】
【従来の技術】この種のバースト信号検出回路はバース
ト信号の立上がりと立下がりを検出し、そのバーストの
持続時間を検出するもので、２線式双方向通信において
は、送信と受信とを切替えるための切換信号、あるいは
バーストの頭出しビットを知り後続の情報ビットとの識
別に用いるなどに用いられる。このため検出信号は遅延
が少なく、ノイズによる誤検出が少ないなど信頼性の高
い検出が要求される。
ト信号の立上がりと立下がりを検出し、そのバーストの
持続時間を検出するもので、２線式双方向通信において
は、送信と受信とを切替えるための切換信号、あるいは
バーストの頭出しビットを知り後続の情報ビットとの識
別に用いるなどに用いられる。このため検出信号は遅延
が少なく、ノイズによる誤検出が少ないなど信頼性の高
い検出が要求される。
【０００３】従来、この種のバースト信号検出回路とし
ては、例えば、特開昭５７−１１６４６１号公報、バー
ストタイミング検出回路がある。この回路はバースト信
号の先頭ビットの立上がり点を単安定マルチバイブレー
タで検出し、固定されたバースト信号持続時間より長い
タイミングパルスを発生し、このタイミングパルスとこ
のタイミングパルスを遅延させたパルスとのＡＮＤをと
り先頭の位置を示す短形パルスを得ている。これにより
後続の情報ビットとの識別に用いる例であるが、またタ
イミングパルスの立上がり点でパルス巾とによりバース
トの持続時間も知ることができる。
ては、例えば、特開昭５７−１１６４６１号公報、バー
ストタイミング検出回路がある。この回路はバースト信
号の先頭ビットの立上がり点を単安定マルチバイブレー
タで検出し、固定されたバースト信号持続時間より長い
タイミングパルスを発生し、このタイミングパルスとこ
のタイミングパルスを遅延させたパルスとのＡＮＤをと
り先頭の位置を示す短形パルスを得ている。これにより
後続の情報ビットとの識別に用いる例であるが、またタ
イミングパルスの立上がり点でパルス巾とによりバース
トの持続時間も知ることができる。
【０００４】
【発明が解決しようとする課題】このように従来例にお
いては、バースト信号の先頭ビットの立上がりで動作す
る単安定マルチバイブレータを用い、直接その動作点を
検出しているので回路は簡単ではあるが、ノイズとバー
スト信号との区別ができず誤動作しやすく、特に発生頻
度の多いクリック、サージ性のノイズに対しても誤動作
してしまう。また一旦誤検出すると次のバースト信号ま
での間は検出機能が停止してしまうという問題がある。
また固定的な単安定マルチバイブレータの出力パルス巾
を持ってバーストの接続時間としているので、送受信が
周期的で固定長のバースト信号にしか用いることができ
ないという問題もある。
いては、バースト信号の先頭ビットの立上がりで動作す
る単安定マルチバイブレータを用い、直接その動作点を
検出しているので回路は簡単ではあるが、ノイズとバー
スト信号との区別ができず誤動作しやすく、特に発生頻
度の多いクリック、サージ性のノイズに対しても誤動作
してしまう。また一旦誤検出すると次のバースト信号ま
での間は検出機能が停止してしまうという問題がある。
また固定的な単安定マルチバイブレータの出力パルス巾
を持ってバーストの接続時間としているので、送受信が
周期的で固定長のバースト信号にしか用いることができ
ないという問題もある。
【０００５】
【課題を解決するための手段】本発明のバースト信号検
出回路は、バースト信号を入力しこのバースト信号の各
ビットの立上がりで所定の保護時間を置いて所定のパル
ス巾のパルスを発生する第１の変化点検出信号を出力す
る第１の変化点検出回路と、前記第１の変化点検出信号
を入力しこの反転信号を出力するＮＯＴ回路と、前記バ
ースト信号と前記反転信号とを入力しこのＮＡＮＤ信号
を出力するＮＡＮＤ回路と、このＮＡＮＤ信号を入力し
第２の変化点検出信号を出力する前記第１の変化点検出
回路と同様な構成を有する第２の変化点検出回路と、前
記第１の変化点検出信号と前記第２の変化点検出回路信
号とを入力しこのＡＮＤをとり前記バースト信号の立上
がり点と接続時間とを示すバースト信号検出信号を出力
するＡＮＤ回路とを備えている。
出回路は、バースト信号を入力しこのバースト信号の各
ビットの立上がりで所定の保護時間を置いて所定のパル
ス巾のパルスを発生する第１の変化点検出信号を出力す
る第１の変化点検出回路と、前記第１の変化点検出信号
を入力しこの反転信号を出力するＮＯＴ回路と、前記バ
ースト信号と前記反転信号とを入力しこのＮＡＮＤ信号
を出力するＮＡＮＤ回路と、このＮＡＮＤ信号を入力し
第２の変化点検出信号を出力する前記第１の変化点検出
回路と同様な構成を有する第２の変化点検出回路と、前
記第１の変化点検出信号と前記第２の変化点検出回路信
号とを入力しこのＡＮＤをとり前記バースト信号の立上
がり点と接続時間とを示すバースト信号検出信号を出力
するＡＮＤ回路とを備えている。
【０００６】例えば、前記第１の変化点検出回路は前記
バースト信号を入力しビットの立上がりで前記バースト
信号を構成するビットの最小パルス巾よりやや狭いパル
ス巾のパルスを出力する第１の単安定マルチバイブレー
タと、この第１の単安定マルチバイブレータの出力する
パルスで出力がオンし前記バースト信号のビットの立下
がりでオフされるＲＳフリップフロップと、前記ＲＳフ
リップフロップの出力するパルスで立上がり前記バース
ト信号を構成するビットの最大間隔巾よりやや広いパル
ス巾のパルスを出力する第２の単安定マルチバイブレー
タとを備えている。
バースト信号を入力しビットの立上がりで前記バースト
信号を構成するビットの最小パルス巾よりやや狭いパル
ス巾のパルスを出力する第１の単安定マルチバイブレー
タと、この第１の単安定マルチバイブレータの出力する
パルスで出力がオンし前記バースト信号のビットの立下
がりでオフされるＲＳフリップフロップと、前記ＲＳフ
リップフロップの出力するパルスで立上がり前記バース
ト信号を構成するビットの最大間隔巾よりやや広いパル
ス巾のパルスを出力する第２の単安定マルチバイブレー
タとを備えている。
【０００７】
【実施例】次に本発明の一実施例について図面を参照し
て説明する。図１は本発明のバースト信号検出回路が使
用される通信システムの一実施例を示す（ａ）はその構
成を示すブロック図、（ｂ）は（ａ）の動作を説明する
タイミングチャートである。
て説明する。図１は本発明のバースト信号検出回路が使
用される通信システムの一実施例を示す（ａ）はその構
成を示すブロック図、（ｂ）は（ａ）の動作を説明する
タイミングチャートである。
【０００８】図１（ａ）において、装置Ａおよび装置Ｂ
は２線式の伝送路Ｃを介して双方向通信を行うデータ送
受信装置である。送受信信号はバースト状のデータ信号
で送出時間が所定の長さに限定されている。この送受信
信号の切換えは装置Ａ側に送信権があり、装置Ａ側でこ
の切換えを行っている。装置Ａは送信回路３と受信回路
４と、バースト状の送信信号１０１と受信信号１０２と
を切換えるための切換回路２と、送信信号１０２の頭出
しとその持続時間とを検出してバースト検出信号１０４
を出力するバースト信号検出回路１とで構成されてい
る。
は２線式の伝送路Ｃを介して双方向通信を行うデータ送
受信装置である。送受信信号はバースト状のデータ信号
で送出時間が所定の長さに限定されている。この送受信
信号の切換えは装置Ａ側に送信権があり、装置Ａ側でこ
の切換えを行っている。装置Ａは送信回路３と受信回路
４と、バースト状の送信信号１０１と受信信号１０２と
を切換えるための切換回路２と、送信信号１０２の頭出
しとその持続時間とを検出してバースト検出信号１０４
を出力するバースト信号検出回路１とで構成されてい
る。
【０００９】装置は常時受信態勢にあるが送信信号１０
１が出力されるとバースト検出信号１０４が出力され、
これにより、切換回路２は送信信号１０１を伝送路Ｃ側
へ送出すると同時に、受信側への廻り込みを防止するた
めに受信出力をオフとする。この時通過する送信信号１
０１に対し、バースト信号検出回路１において検出保護
のため発生する若干の立上り遅れに対応する遅延をシフ
トレジスタなどにより与えている。
１が出力されるとバースト検出信号１０４が出力され、
これにより、切換回路２は送信信号１０１を伝送路Ｃ側
へ送出すると同時に、受信側への廻り込みを防止するた
めに受信出力をオフとする。この時通過する送信信号１
０１に対し、バースト信号検出回路１において検出保護
のため発生する若干の立上り遅れに対応する遅延をシフ
トレジスタなどにより与えている。
【００１０】装置Ｂにおいて、伝送路Ｃを介してこの送
信信号１０１を受信回路５で受信するが、受信中は送信
回路６は信号を送信しない。
信信号１０１を受信回路５で受信するが、受信中は送信
回路６は信号を送信しない。
【００１１】図１（ｂ）は送信信号の切換動作を説明す
るもので、装置Ａの送信信号１０１は前述したように若
干の遅延時間ｔ1 を受けて送信され伝送路信号１０３と
なる。送信信号１０１のバースト持続時間Ｔa 後に送信
が停止すると、所定のタイミング時間ｔ2 を置いて装置
Ｂから送信があり受信信号１０２として受信される。こ
の送受信は所定の通信プロトコールに従い行われるが、
バースト持続時間は固定的な場合もあるが、図示のよう
にランダムの場合もある。
るもので、装置Ａの送信信号１０１は前述したように若
干の遅延時間ｔ1 を受けて送信され伝送路信号１０３と
なる。送信信号１０１のバースト持続時間Ｔa 後に送信
が停止すると、所定のタイミング時間ｔ2 を置いて装置
Ｂから送信があり受信信号１０２として受信される。こ
の送受信は所定の通信プロトコールに従い行われるが、
バースト持続時間は固定的な場合もあるが、図示のよう
にランダムの場合もある。
【００１２】次に図２には図１におけるバースト信号検
出回路の一実施例を示す（ａ）はブロック図、（ｂ）は
（ａ）の動作を説明するためのタイミングチャートであ
る。以下の説明は本図を参照して行う。
出回路の一実施例を示す（ａ）はブロック図、（ｂ）は
（ａ）の動作を説明するためのタイミングチャートであ
る。以下の説明は本図を参照して行う。
【００１３】送信信号１０１は図１（ｂ）に示すように
バースト持続時間Ｔa のもので、先ずＮＯＴ回路１１へ
入力され、極性反転を受け反転信号１０５となり、一方
は変化点検出回路１２を入力される。ここで反転信号１
０５は各ビットの立上り点で入力信号の最小ビット巾よ
りやや狭い保護時間ｔ4 を置いて立上がり、また入力信
号の最大ビット間隔よりやや広いパルス巾ｔ5 で立下が
る反転したビットを発生する変化点検出信号１０６とな
る。この変化点信号１０６の一方はＮＯＴ回路１４で極
性反転されて反転信号１０７となり、この信号と先の反
転信号１０５の他方とがＮＡＮＤ回路１５に入力され、
ここでＮＡＮＤがとられてＮＡＮＤ信号１０８が出力さ
れる。
バースト持続時間Ｔa のもので、先ずＮＯＴ回路１１へ
入力され、極性反転を受け反転信号１０５となり、一方
は変化点検出回路１２を入力される。ここで反転信号１
０５は各ビットの立上り点で入力信号の最小ビット巾よ
りやや狭い保護時間ｔ4 を置いて立上がり、また入力信
号の最大ビット間隔よりやや広いパルス巾ｔ5 で立下が
る反転したビットを発生する変化点検出信号１０６とな
る。この変化点信号１０６の一方はＮＯＴ回路１４で極
性反転されて反転信号１０７となり、この信号と先の反
転信号１０５の他方とがＮＡＮＤ回路１５に入力され、
ここでＮＡＮＤがとられてＮＡＮＤ信号１０８が出力さ
れる。
【００１４】ＮＡＮＤ信号１０８は変化点検出回路１６
に入力されるが、この変化点検出回路１６は先の変化点
検出回路１２と同じ構成のもので、反転信号１０５に対
しては各ビットの立下がり点を検出し、保護時間ｔ4 を
置いて立上がり、パルス巾ｔ5 で立下がる反転したビッ
トを発生する変化点検出信号１０９を出力する。即ち、
先の変化点検出信号１０６は反転信号１０５の立上がり
を検出したものに対し、変化点検出信号１０９は立下が
りを検出したものとなる。
に入力されるが、この変化点検出回路１６は先の変化点
検出回路１２と同じ構成のもので、反転信号１０５に対
しては各ビットの立下がり点を検出し、保護時間ｔ4 を
置いて立上がり、パルス巾ｔ5 で立下がる反転したビッ
トを発生する変化点検出信号１０９を出力する。即ち、
先の変化点検出信号１０６は反転信号１０５の立上がり
を検出したものに対し、変化点検出信号１０９は立下が
りを検出したものとなる。
【００１５】この両反転信号はＡＮＤ回路１３に入力さ
れ、そのＡＮＤ出力がバースト検出信号１０４として出
力される。このバースト検出信号１０４は送信信号１０
１の頭出しビットの立上がり点を保護時間ｔ4 を置いて
立上がりバーストの立下がり点から、継続パルスのない
ことを確認するためのパルス巾ｔ5 を置いて立下がるバ
ースト信号の立上がりとその持続時間を示す検出信号で
ある。
れ、そのＡＮＤ出力がバースト検出信号１０４として出
力される。このバースト検出信号１０４は送信信号１０
１の頭出しビットの立上がり点を保護時間ｔ4 を置いて
立上がりバーストの立下がり点から、継続パルスのない
ことを確認するためのパルス巾ｔ5 を置いて立下がるバ
ースト信号の立上がりとその持続時間を示す検出信号で
ある。
【００１６】次に図３を用いて変化点検出回路１２の動
作を説明する。
作を説明する。
【００１７】図３は図２における変化点検出回路の一実
施例を示し、（ａ）は回路を示すブロック図、（ｂ）は
（ａ）の動作を説明するためのタイミングチャートであ
る。以下の説明は本図を参照して行う。
施例を示し、（ａ）は回路を示すブロック図、（ｂ）は
（ａ）の動作を説明するためのタイミングチャートであ
る。以下の説明は本図を参照して行う。
【００１８】本回路は反転信号１０５を入力しビットの
立上がりで反転信号１０５を構成するビットの最小パル
ス巾よりやや狭いパルス巾（ｔ４）のパルス１０５ａを
出力する単安定マルチバイブレータ１２１と、パルス１
０５ａで出力がオンし反転信号１０５のビットの立下が
りでオフするパルス１０５ｂを出力するＲＳフリップフ
ロップ１２２と、パルス１０５ｂで立上がり反転信号１
０５を構成するビットの最大パルス巾よりやや広いパル
ス巾（ｔ５）のパルスを出力する単安定マルチバイブレ
ータ２３とで構成され、この単安定マルチバイブレータ
２３の出力が変化点検出信号１０６となる。
立上がりで反転信号１０５を構成するビットの最小パル
ス巾よりやや狭いパルス巾（ｔ４）のパルス１０５ａを
出力する単安定マルチバイブレータ１２１と、パルス１
０５ａで出力がオンし反転信号１０５のビットの立下が
りでオフするパルス１０５ｂを出力するＲＳフリップフ
ロップ１２２と、パルス１０５ｂで立上がり反転信号１
０５を構成するビットの最大パルス巾よりやや広いパル
ス巾（ｔ５）のパルスを出力する単安定マルチバイブレ
ータ２３とで構成され、この単安定マルチバイブレータ
２３の出力が変化点検出信号１０６となる。
【００１９】若し、反転信号１０５に図３（ｂ）に示す
ようなノイズがあった場合、パルス１０５ａは発生する
がパルス１０５ｂは発生せず、従って変化点検出信号１
０６は出力されない。即ちパルス１０５ａのパルス巾ｔ
４、即ち検出保護時間以下のノイズに対しては出力がな
く完全にこれを除去することができる。
ようなノイズがあった場合、パルス１０５ａは発生する
がパルス１０５ｂは発生せず、従って変化点検出信号１
０６は出力されない。即ちパルス１０５ａのパルス巾ｔ
４、即ち検出保護時間以下のノイズに対しては出力がな
く完全にこれを除去することができる。
【００２０】
【発明の効果】以上説明したように本発明は、バースト
信号の立上がり点の検出に対し保護時間を置いて検出し
ているので、特にサージ性のノイズで誤動作することが
なく、またビット単位の検出のための、例え誤検出して
も短時間で待機状態に回復することができるなど信頼性
の高い検出が行える効果がある。更に各ビットの立上が
り、立下がりを検出しバーストの持続時間を検出してい
るのでバースト持続時間のランダムなバースト信号にも
適用することができる効果がある。
信号の立上がり点の検出に対し保護時間を置いて検出し
ているので、特にサージ性のノイズで誤動作することが
なく、またビット単位の検出のための、例え誤検出して
も短時間で待機状態に回復することができるなど信頼性
の高い検出が行える効果がある。更に各ビットの立上が
り、立下がりを検出しバーストの持続時間を検出してい
るのでバースト持続時間のランダムなバースト信号にも
適用することができる効果がある。
【図１】本発明のバースト信号検出回路を用いた通信シ
ステムの一実施例を示す（ａ）はブロック図と（ｂ）は
タイミングチャートである。
ステムの一実施例を示す（ａ）はブロック図と（ｂ）は
タイミングチャートである。
【図２】図１におけるバースト信号検出回路の一実施例
を示す（ａ）はブロック図、（ｂ）はタイミングチャー
トである。
を示す（ａ）はブロック図、（ｂ）はタイミングチャー
トである。
【図３】図２における変化点検出回路の一実施例を示す
（ａ）は回路図と（ｂ）はタイミングチャートである。
（ａ）は回路図と（ｂ）はタイミングチャートである。
Ａ 装置 Ｂ 装置 Ｃ 伝送路 １ バースト信号検出回路 ２ 切換回路 ３，５ 送信回路 ４，６ 受信回路 １１，１４ ＮＯＴ回路 １２，１６ 変化点検出回路 １３ ＡＮＤ回路 １５ ＮＡＮＤ回路 １０１ 送信信号 １０２ 受信信号 １０３ 伝送路信号 １０４ バースト検出信号
Claims (2)
- 【請求項１】 バースト信号を入力しこのバースト信号
の各ビットの立上がりで所定の保護時間を置いて所定の
パルス巾のパルスを発生する第１の変化点検出信号を出
力する第１の変化点検出回路と、前記第１の変化点検出
信号を入力しこの反転信号を出力するＮＯＴ回路と、前
記バースト信号と前記反転信号とを入力しこのＮＡＮＤ
信号を出力するＮＡＮＤ回路と、このＮＡＮＤ信号を入
力し第２の変化点検出信号を出力する前記第１の変化点
検出回路と同様な構成を有する第２の変化点検出回路
と、前記第１の変化点検出信号と前記第２の変化点検出
回路信号とを入力しこのＡＮＤをとり前記バースト信号
の立上がり点と接続時間とを示すバースト信号検出信号
を出力するＡＮＤ回路とを備えるこを特徴とするバース
ト信号検出回路。 - 【請求項２】 前記第１の変化点検出回路は前記バース
ト信号を入力しビットの立上がりで前記バースト信号を
構成するビットの最小パルス巾よりやや狭いパルス巾の
パルスを出力する第１の単安定マルチバイブレータと、
この第１の単安定マルチバイブレータの出力するパルス
で出力がオンし前記バースト信号のビットの立下がりで
オフされるＲＳフリップフロップと、前記ＲＳフリップ
フロップの出力するパルスで立上がり前記バースト信号
を構成するビットの最大間隔巾よりやや広いパルス巾の
パルスを出力する第２の単安定マルチバイブレータとを
備え前記バースト信号の入力により前記第１の変化点検
出信号を出力することを特徴とする請求項１記載のバー
スト信号検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7023063A JP2752912B2 (ja) | 1995-02-10 | 1995-02-10 | バースト信号検出回路 |
| US08/599,353 US5701296A (en) | 1995-02-10 | 1996-02-09 | Reliable burst signal detecting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7023063A JP2752912B2 (ja) | 1995-02-10 | 1995-02-10 | バースト信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08279803A true JPH08279803A (ja) | 1996-10-22 |
| JP2752912B2 JP2752912B2 (ja) | 1998-05-18 |
Family
ID=12099967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7023063A Expired - Fee Related JP2752912B2 (ja) | 1995-02-10 | 1995-02-10 | バースト信号検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5701296A (ja) |
| JP (1) | JP2752912B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11289331A (ja) * | 1998-04-01 | 1999-10-19 | Nec Corp | Ｌａｎインタフェース装置 |
| US6137438A (en) * | 1998-07-22 | 2000-10-24 | Thomas E. McEwan | Precision short-range pulse-echo systems with automatic pulse detectors |
| TWI221377B (en) * | 2001-03-16 | 2004-09-21 | Via Tech Inc | Data transmission circuit and related method |
| EP1891497B1 (en) * | 2005-06-01 | 2017-04-19 | Teklatech A/S | A method and an apparatus for providing timing signals to a number of circuits, an integrated circuit and a node |
| US7995618B1 (en) * | 2007-10-01 | 2011-08-09 | Teklatech A/S | System and a method of transmitting data from a first device to a second device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57116461A (en) * | 1981-01-12 | 1982-07-20 | Oki Electric Ind Co Ltd | Burst timing detecting circuit |
| US4397042A (en) * | 1981-07-22 | 1983-08-02 | Sumitomo Electric Industries, Ltd. | Optical modulation/demodulation system |
| US4507795A (en) * | 1983-02-14 | 1985-03-26 | Motorola, Inc. | Apparatus and method for locating leading and trailing edges of RF pulses |
| US5058157A (en) * | 1989-09-06 | 1991-10-15 | Macrovision Corporation | Method and apparatus for encrypting and decrypting time domain signals |
-
1995
- 1995-02-10 JP JP7023063A patent/JP2752912B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-09 US US08/599,353 patent/US5701296A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5701296A (en) | 1997-12-23 |
| JP2752912B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6745337B1 (en) | Glitch detection circuit for outputting a signal indicative of a glitch on a strobe signal and initializing an edge detection circuit in response to a control signal | |
| JP2752912B2 (ja) | バースト信号検出回路 | |
| JP2812665B2 (ja) | 通信網のデータ衝突検出回路および検出方法 | |
| US7039064B1 (en) | Programmable transmission and reception of out of band signals for serial ATA | |
| JP4436544B2 (ja) | バイフェーズ符号化されたデジタル信号を受信手段によってサンプリングする方法および該方法の使用方法 | |
| US5469476A (en) | Circuit and method for filtering voltage spikes | |
| JP3598989B2 (ja) | パルス作成回路およびその誤動作防止方法ならびに通信装置 | |
| JP2601154B2 (ja) | 受信回路 | |
| JP4065058B2 (ja) | リモートリセット装置 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JPH0358217B2 (ja) | ||
| JPH05191236A (ja) | クロック断検出回路 | |
| JP2863068B2 (ja) | データ伝送方法 | |
| JP2666690B2 (ja) | 調歩同期データ伝送方法及び装置 | |
| KR100267344B1 (ko) | 에이치.디.엘.씨(hdlc)버스 구조 교환기 시스템의 전송 데이터 충돌 방지 장치 및 그 방법 | |
| JP3051873B2 (ja) | データ衝突検出装置 | |
| JPS5918897B2 (ja) | 送信局における伝送結果判定装置 | |
| JP2558119B2 (ja) | 送受信回路 | |
| KR960016274B1 (ko) | 홈버스 인터페이스장치 | |
| JP3218740B2 (ja) | 二重ループ式データ通信システムにおけるループ断線検出回路 | |
| JPH05183541A (ja) | 伝送路二重化装置 | |
| JPH1051284A (ja) | クロック信号の異常検出回路 | |
| JPH06284121A (ja) | 同期ワード検出方式 | |
| JPH0774762A (ja) | バスラインデータ制御装置 | |
| JPH0425240A (ja) | バースト信号監視回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980120 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 14 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |