JP3010573B2 - Video / audio signal multiplex transmission device, reception device, and transmission device - Google Patents
Video / audio signal multiplex transmission device, reception device, and transmission deviceInfo
- Publication number
- JP3010573B2 JP3010573B2 JP6318095A JP6318095A JP3010573B2 JP 3010573 B2 JP3010573 B2 JP 3010573B2 JP 6318095 A JP6318095 A JP 6318095A JP 6318095 A JP6318095 A JP 6318095A JP 3010573 B2 JP3010573 B2 JP 3010573B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- audio
- video
- clock
- audio signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、映像信号のブランキン
グ期間に音声信号を多重する映像音声多重信号の送信及
び受信を行うための映像音声信号多重送信装置、受信装
置及びそれらを組み合わせた伝送装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video / audio signal multiplex transmitting apparatus and a receiving apparatus for transmitting and receiving a video / audio multiplex signal for multiplexing an audio signal during a video signal blanking period, and a transmission combining them. It concerns the device.
【０００２】[0002]
【従来の技術】近年、映像信号又は音声信号の伝送、記
録において、従来のアナログ方式の機器に代わり、画質
劣化又は音質劣化の少ないディジタル方式の機器が普及
し始めている。特に、スタジオ機器においては、映像信
号と音声信号とを一本の伝送路で伝送する方式として、
SMPTE259M 規格が制定されている（例えば、テレビジョ
ン学会誌Vol.46,pp409〜413(1992)「2-1-3 局内伝送の
ディジタル化 (1)10Bスクランブル方式」）。これは、
シリアルディジタルインターフェースの規格であり、こ
のSMPTE259M 方式では、音声信号は映像信号のブランキ
ング期間に多重されて伝送される。2. Description of the Related Art In recent years, in transmission and recording of a video signal or an audio signal, digital equipment having little image quality deterioration or sound quality deterioration has begun to spread in place of conventional analog equipment. In particular, in the case of studio equipment, a method for transmitting a video signal and an audio signal through a single transmission line is as follows.
The SMPTE259M standard has been enacted (for example, the Journal of the Institute of Television Engineers of Japan, Vol. 46, pp. 409-413 (1992), "2-1-3 Digitization of In-Station Transmission (1) 10B Scramble System"). this is,
This is a standard of a serial digital interface. In the SMPTE259M system, an audio signal is multiplexed and transmitted during a blanking period of a video signal.
【０００３】以下図面を参照して、従来のSMPTE259M 方
式の映像音声信号多重伝送装置について説明する。A conventional SMPTE 259M video / audio signal multiplex transmission apparatus will be described below with reference to the accompanying drawings.
【０００４】図６は、従来の映像音声信号多重送信装置
の構成を示すブロック図である。この送信装置は、音声
信号を一時蓄積するバッファメモリ５、音声クロックを
出力する音声クロック発振器３、映像クロックを出力す
る映像クロック発振器４、及び映像信号及び音声信号を
多重する信号多重器６等により構成されている。FIG. 6 is a block diagram showing a configuration of a conventional video / audio signal multiplex transmitting apparatus. This transmission device includes a buffer memory 5 for temporarily storing an audio signal, an audio clock oscillator 3 for outputting an audio clock, a video clock oscillator 4 for outputting a video clock, and a signal multiplexer 6 for multiplexing a video signal and an audio signal. It is configured.
【０００５】図６において、映像信号入力端子１から入
力されたディジタルの映像信号は、信号多重器６に入力
される。一方、音声信号入力端子２から入力されたディ
ジタルの音声信号は、音声クロック発振器３から出力さ
れる音声クロックによりバッファメモリ５に一旦蓄積さ
れ、その後、映像クロック発振器４から出力される映像
クロックによりバッファメモリ５から読み出され、読み
出された音声信号は信号多重器６へ入力される。このと
き、映像クロックの周波数は音声クロックの周波数より
大きいので、音声信号の読み出しが書き込みを追い越す
ことになるため、音声信号の読み出しが一時停止され、
ブランキング期間には音声信号以外のデータが多重され
る。In FIG. 6, a digital video signal input from a video signal input terminal 1 is input to a signal multiplexer 6. On the other hand, the digital audio signal input from the audio signal input terminal 2 is temporarily stored in the buffer memory 5 by the audio clock output from the audio clock oscillator 3 and then buffered by the video clock output from the video clock oscillator 4. The audio signal read from the memory 5 is input to the signal multiplexer 6. At this time, since the frequency of the video clock is higher than the frequency of the audio clock, the reading of the audio signal overtakes the writing, and the reading of the audio signal is temporarily stopped.
Data other than the audio signal is multiplexed during the blanking period.
【０００６】信号多重器６は、映像信号入力端子１から
入力された映像信号のブランキング期間に、バッファメ
モリ５から読み出された音声信号を多重した後、その多
重信号を多重信号出力端子７へ出力する。ここで、映像
クロック発振器４から出力される映像クロックは入力さ
れる映像信号の周波数に同期したクロックであり、音声
クロック発振器３から出力される音声クロックは入力さ
れる音声信号の周波数に同期したクロックである。The signal multiplexer 6 multiplexes the audio signal read from the buffer memory 5 during the blanking period of the video signal input from the video signal input terminal 1, and then multiplexes the multiplexed signal into a multiplexed signal output terminal 7. Output to Here, the video clock output from the video clock oscillator 4 is a clock synchronized with the frequency of the input video signal, and the audio clock output from the audio clock oscillator 3 is a clock synchronized with the frequency of the input audio signal. It is.
【０００７】音声信号入力端子２及び信号多重器６の間
にバッファメモリ５を用いるのは、映像信号と音声信号
が異なる周波数でディジタル化されているため、音声信
号を映像信号の周波数に変換する必要があり、これを音
声信号を音声クロックによりバッファメモリ５へ蓄積
し、バッファメモリ５からの読み出しを映像クロックで
行うことにより実現している。The buffer memory 5 is used between the audio signal input terminal 2 and the signal multiplexer 6 because the video signal and the audio signal are digitized at different frequencies, so that the audio signal is converted to the frequency of the video signal. This is necessary, and this is realized by storing an audio signal in the buffer memory 5 by an audio clock and reading out from the buffer memory 5 by a video clock.
【０００８】また、図７は、従来の映像音声信号多重受
信装置の構成を示すブロック図である。この受信装置
は、多重信号を映像信号及び音声信号に分離する信号分
離器１２、分離された音声信号を一時蓄積するバッファ
メモリ１４、映像クロックを出力する映像クロック発振
器１５、映像クロックにより書き込みアドレスを発生す
る書き込みアドレス発生器１６、音声クロックを出力す
る音声クロック発振器１７、音声クロックにより読み出
しアドレスを発生する読み出しアドレス発生器１８、書
き込みアドレスと読み出しアドレスとを比較する位相比
較器１９等により構成されている。FIG. 7 is a block diagram showing a configuration of a conventional video / audio signal multiplex receiving apparatus. This receiving apparatus includes a signal separator 12 for separating a multiplexed signal into a video signal and an audio signal, a buffer memory 14 for temporarily storing the separated audio signal, a video clock oscillator 15 for outputting a video clock, and a write address based on the video clock. It comprises a write address generator 16 that generates a sound, an audio clock oscillator 17 that outputs an audio clock, a read address generator 18 that generates a read address based on the audio clock, a phase comparator 19 that compares the write address with the read address, and the like. I have.
【０００９】図７において、多重信号入力端子１１から
入力された多重信号（例えば、図６の映像音声信号多重
送信装置から出力される多重信号）は、信号分離器１２
によって、映像信号及び音声信号に分離され、映像信号
は映像信号出力端子１３へ出力される。他方の音声信号
は送信側で映像信号の周波数に変換されているため、も
との音声信号の周波数に変換する必要がある。そこで、
分離された音声信号は、映像クロック発振器１５から出
力される映像クロックを利用して、書き込みアドレス発
生器１６から発生される書き込みアドレスによりバッフ
ァメモリ１４に一旦蓄積する。このとき、送信側とは逆
に、書き込みを一時停止することにより、音声信号のみ
を選択して書き込みが行われる。バッファメモリ１４に
蓄積された音声信号は、音声クロック発振器１７から出
力される音声クロックを利用して、読み出しアドレス発
生器１８から出力される読み出しアドレスにより読み出
される。送信と同じ周波数の音声クロックを再生するた
めに、書き込みアドレスと読み出しアドレスとの位相を
位相比較器１９により比較し、その比較結果に基づい
て、音声クロック発振器１７の発振クロックを制御して
いる。ここで、音声クロック発振器１７及び位相比較器
１９により構成される回路は、位相同期ループ（以後、
ＰＬＬと略記する）である。バッファメモリ１４から読
み出された音声信号は、音声信号出力端子２０へ出力さ
れる。In FIG. 7, a multiplexed signal input from a multiplexed signal input terminal 11 (for example, a multiplexed signal output from the video / audio signal multiplex transmitting apparatus in FIG.
Thus, the video signal and the audio signal are separated, and the video signal is output to the video signal output terminal 13. The other audio signal has been converted to the frequency of the video signal on the transmission side, and therefore needs to be converted to the frequency of the original audio signal. Therefore,
The separated audio signal is temporarily stored in the buffer memory 14 by using the video clock output from the video clock oscillator 15 using the write address generated by the write address generator 16. At this time, on the contrary to the transmitting side, by temporarily stopping the writing, only the audio signal is selected and the writing is performed. The audio signal stored in the buffer memory 14 is read by the read address output from the read address generator 18 using the audio clock output from the audio clock oscillator 17. In order to reproduce the audio clock having the same frequency as the transmission, the phase of the write address and the read address is compared by the phase comparator 19, and the oscillation clock of the audio clock oscillator 17 is controlled based on the comparison result. Here, a circuit constituted by the audio clock oscillator 17 and the phase comparator 19 is a phase locked loop (hereinafter, referred to as a phase locked loop).
Abbreviated as PLL). The audio signal read from the buffer memory 14 is output to the audio signal output terminal 20.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、上記の
ような多重伝送方法では、クロックの再生はバッファメ
モリの蓄積量による影響を受けるので、これを制御する
ために回路規模が大きくなり、又、ＰＬＬ制御電圧レベ
ルが、バッファメモリのＲ，Ｗアドレスの位相差単位で
しか調節できないため、微調節ができず、ＰＬＬ回路に
より平滑化されたクロックに残留位相変化が生じ、音声
信号の映像信号に対する位相関係を送信側と受信側で保
存することができないという課題がある。However, in the multiplex transmission method as described above, the reproduction of the clock is affected by the amount of data stored in the buffer memory. Since the control voltage level can be adjusted only in units of the phase difference between the R and W addresses of the buffer memory, fine adjustment cannot be performed, and a residual phase change occurs in the clock smoothed by the PLL circuit, and the phase of the audio signal with respect to the video signal There is a problem that the relationship cannot be stored between the transmitting side and the receiving side.
【００１１】本発明は、従来の映像音声信号多重伝送に
おけるこのような課題を考慮し、回路規模が小さくで
き、音声信号の映像信号に対する位相関係を送信側と受
信側で保存することができ、かつ、ジッタの少ない高品
質な音声信号が再生可能な映像音声信号多重送信装置、
受信装置及び伝送装置を提供することを目的とするもの
である。According to the present invention, in consideration of such a problem in the conventional multiplex transmission of video and audio signals, the circuit scale can be reduced, and the phase relationship between the audio signal and the video signal can be stored on the transmission side and the reception side. And a video / audio signal multiplex transmission device capable of reproducing a high quality audio signal with little jitter,
It is an object to provide a receiving device and a transmitting device.
【００１２】[0012]
【課題を解決するための手段】請求項１の本発明は、映
像信号の水平位相信号を出力する水平カウンタと、映像
信号の垂直位相信号を出力する垂直カウンタと、それら
出力される水平位相信号及び垂直位相信号に基づいて、
音声信号に音声クロック情報を多重する音声クロック信
号多重回路と、その音声クロック情報が多重された音声
信号及び映像信号を多重し、その多重信号を送出する信
号多重手段とを備え、前記音声クロック情報は、その音
声クロック情報が多重化された音声信号がどの水平位相
及びどの垂直位相の前記映像信号と対応するかを示す情
報を含むことを特た映像音声信号多重送信装置である。According to the present invention, there is provided a horizontal counter for outputting a horizontal phase signal of a video signal, a vertical counter for outputting a vertical phase signal of the video signal, and a horizontal phase signal outputted from the horizontal counter. And the vertical phase signal,
And an audio clock signal multiplexing circuit for multiplexing the audio clock information to the audio signal, multiplexes the audio and video signals to the audio clock information is multiplexed, and a signal multiplexing means for transmitting the multiplexed signal, the audio clock information Is that sound
Which horizontal phase the audio signal multiplexed with the voice clock information
And information indicating which vertical phase the video signal corresponds to.
And a video / audio signal multiplexing apparatus specially including information .
【００１３】請求項３の本発明は、請求項１または請求
項２記載の映像音声信号多重送信装置から、固定長デー
タのフォーマットを持つディジタル信号の、映像信号の
ブランキング期間に音声信号が多重された多重信号を受
信し、その受信した多重信号を映像信号及び音声クロッ
ク情報が多重されている音声信号に分離する信号分離手
段と、その分離された映像信号の水平位相信号を出力す
る水平カウンタと、映像信号の垂直位相信号を出力する
垂直カウンタと、それら出力される水平位相信号及び垂
直位相信号に基づいて、音声信号に多重された音声クロ
ック情報から音声クロックを再生する音声クロック再生
回路と、分離された音声信号を一時蓄積し、その蓄積さ
れた音声信号を再生された音声クロックを用いて読み出
すバッファメモリと、その読み出された音声信号を音声
クロックに基づいて処理する音声信号処理回路とを備え
た映像音声信号多重受信装置である。[0013] The present invention of claim 3, claim 1, wherein
Item 2: A multiplexed signal in which an audio signal is multiplexed during a blanking period of a video signal of a digital signal having a fixed-length data format is received from the video / audio signal multiplex transmitting apparatus according to Item 2 , and the received multiplexed signal is converted into a video signal. Signal separating means for separating the audio signal into which the audio clock information is multiplexed, a horizontal counter for outputting a horizontal phase signal of the separated video signal, a vertical counter for outputting a vertical phase signal of the video signal, and An audio clock reproducing circuit for reproducing an audio clock from audio clock information multiplexed into an audio signal based on the output horizontal phase signal and vertical phase signal, and temporarily storing the separated audio signal, and storing the stored audio. A buffer memory for reading out the signal using the reproduced audio clock, and the read-out audio signal based on the audio clock. A video and audio signal multiplexing receiving apparatus having an audio signal processing circuit for processing.
【００１４】請求項５の本発明は、請求項１または請求
項２記載の映像音声信号多重送信装置から、固定長デー
タのフォーマットを持つディジタル信号の、映像信号の
ブランキング期間に音声信号が多重された多重信号を受
信し、その受信した多重信号を映像信号及び音声クロッ
ク情報が多重されている音声信号に分離する信号分離手
段と、その分離された映像信号の水平位相信号を出力す
る水平カウンタと、映像信号の垂直位相信号を出力する
垂直カウンタと、それら出力される水平位相信号及び垂
直位相信号に基づいて、音声信号に多重された音声クロ
ック情報から音声クロックを再生する音声クロック再生
回路と、制御電圧により制御されるクロックを発振する
クロック発振器と、そのクロック発振器の制御電圧を得
るために、クロック発振器の出力と音声クロック再生回
路からの出力とを比較する位相比較器と、分離された音
声信号を一時蓄積し、その蓄積された音声信号をクロッ
ク発振器の出力を用いて読み出すバッファメモリと、そ
の読み出された音声信号をクロック発振器の出力に基づ
いて処理する音声信号処理回路とを備えた映像音声信号
多重受信装置である。The present invention of claim 5 is the invention according to claim 1 or claim
Item 2: A multiplexed signal in which an audio signal is multiplexed during a blanking period of a video signal of a digital signal having a fixed-length data format is received from the video / audio signal multiplex transmitting apparatus according to Item 2 , and the received multiplexed signal is converted to a video signal. Signal separating means for separating the audio signal into which the audio clock information is multiplexed, a horizontal counter for outputting a horizontal phase signal of the separated video signal, a vertical counter for outputting a vertical phase signal of the video signal, and An audio clock reproduction circuit that reproduces an audio clock from audio clock information multiplexed into an audio signal based on the output horizontal phase signal and vertical phase signal; a clock oscillator that oscillates a clock controlled by a control voltage; To obtain the control voltage of the clock oscillator, the output of the clock oscillator and the output from the audio clock recovery circuit are A phase comparator to be compared, a buffer memory for temporarily storing the separated audio signal and reading the stored audio signal using the output of the clock oscillator, and a buffer memory for reading the read audio signal based on the output of the clock oscillator. And an audio signal processing circuit for performing the processing.
【００１５】請求項６の本発明は、請求項１または請求
項２記載の映像音声信号多重送信装置から、固定長デー
タのフォーマットを持つディジタル信号の、映像信号の
ブランキング期間に音声信号が多重された多重信号を受
信し、その受信した多重信号を映像信号及び音声クロッ
ク情報が多重されている音声信号に分離する信号分離手
段と、その分離された映像信号の水平位相信号を出力す
る水平カウンタと、分離された音声信号を一時蓄積する
バッファメモリと、そのバッファメモリからの出力と出
力される水平位相信号とを比較するディジタル位相比較
器と、そのディジタル位相比較器の出力に基づいて、ク
ロックを発振するクロック発振器とを備え、クロック発
振器の出力を用いて、バッファメモリに蓄積された音声
信号を出力する映像音声信号多重受信装置である。The present invention of claim 6 is the invention according to claim 1 or claim
Item 2: A multiplexed signal in which an audio signal is multiplexed during a blanking period of a video signal of a digital signal having a fixed-length data format is received from the video / audio signal multiplexing transmission apparatus according to item 2, and Signal separating means for separating the audio signal into audio signals with multiplexed audio clock information, a horizontal counter for outputting a horizontal phase signal of the separated video signal, a buffer memory for temporarily storing the separated audio signal, A digital phase comparator that compares the output from the buffer memory with the output horizontal phase signal; and a clock oscillator that oscillates a clock based on the output of the digital phase comparator. , A video / audio signal multiplex receiving apparatus for outputting an audio signal stored in a buffer memory.
【００１６】請求項７の本発明は、請求項１または請求
項２記載の映像音声信号多重送信装置から、固定長デー
タのフォーマットを持つディジタル信号の、映像信号の
ブランキング期間に音声信号が多重された多重信号を受
信し、その受信した多重信号を映像信号及び音声クロッ
ク情報が多重されている音声信号に分離する信号分離手
段と、その分離された音声信号を一時蓄積するバッファ
メモリと、そのバッファメモリから出力される音声信号
から音声クロックを再生する音声クロック再生回路と、
バッファメモリから出力される音声信号を音声クロック
再生回路の出力に基づいて処理する音声信号処理回路と
を備え、バッファメモリに蓄積された音声信号は、音声
クロック再生回路の出力を用いて出力する映像音声信号
多重受信装置である。The present invention according to claim 7 is the invention according to claim 1 or claim
Item 2: A multiplexed signal in which an audio signal is multiplexed during a blanking period of a video signal of a digital signal having a fixed-length data format is received from the video / audio signal multiplexing transmission apparatus according to item 2, and Signal separating means for separating an audio signal into which audio clock information is multiplexed, a buffer memory for temporarily storing the separated audio signal, and an audio clock for reproducing an audio clock from the audio signal output from the buffer memory A reproduction circuit;
And a sound signal processing circuit for processing on the basis of the audio signal output from the buffer memory to the output of the audio clock playback circuit, an audio signal stored in the buffer memory, you output using the output of the audio clock playback circuit a Film image audio signal multiplexing receiving apparatus.
【００１７】[0017]
【作用】本発明は、映像音声信号多重送信装置において
は、水平カウンタにより映像信号の水平位相信号を出力
し、垂直カウンタにより映像信号の垂直位相信号を出力
し、それら出力される水平位相信号及び垂直位相信号に
基づいて、音声クロック信号多重回路が音声信号に音声
クロック情報を多重し、信号多重手段が、音声信号及び
映像信号を多重して送出する。According to the present invention, in a video / audio signal multiplex transmitting apparatus, a horizontal counter outputs a horizontal phase signal of a video signal, a vertical counter outputs a vertical phase signal of a video signal, and the output horizontal phase signal and Based on the vertical phase signal, the audio clock signal multiplexing circuit multiplexes the audio signal with the audio clock information, and the signal multiplexing unit multiplexes the audio signal and the video signal and sends them.
【００１８】また本発明は、映像音声信号多重受信装置
においては、信号分離手段が、映像音声信号多重送信装
置から送出された映像信号のブランキング期間に音声信
号が多重された多重信号を受信して、多重信号を映像信
号及び音声クロック情報が多重されている音声信号に分
離し、水平カウンタが分離された映像信号の水平位相信
号を出力し、垂直カウンタが映像信号の垂直位相信号を
出力し、それら水平位相信号及び垂直位相信号に基づい
て、音声クロック再生回路が、音声信号に多重された音
声クロック情報から音声クロックを再生し、バッファメ
モリが、分離された音声信号を一時蓄積し、その蓄積さ
れた音声信号を音声クロックを用いて読み出し、音声信
号処理回路が、バッファメモリから読み出された音声信
号を音声クロックに基づいて処理する。Further, according to the present invention, in the video / audio signal multiplex receiving apparatus, the signal separating means receives the multiplexed signal in which the audio signal is multiplexed during the blanking period of the video signal transmitted from the video / audio signal multiplex transmitting apparatus. The multiplexed signal is separated into a video signal and an audio signal in which audio clock information is multiplexed, a horizontal counter outputs a horizontal phase signal of the separated video signal, and a vertical counter outputs a vertical phase signal of the video signal. Based on the horizontal phase signal and the vertical phase signal, the audio clock reproduction circuit reproduces the audio clock from the audio clock information multiplexed into the audio signal, and the buffer memory temporarily stores the separated audio signal. The stored audio signal is read using the audio clock, and the audio signal processing circuit converts the audio signal read from the buffer memory into the audio clock. On the basis of the process.
【００１９】[0019]
【実施例】以下に、本発明をその実施例を示す図面に基
づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings showing embodiments thereof.
【００２０】図１は、本発明にかかる第１の実施例の映
像音声信号多重送信装置の構成を示すブロック図であ
る。すなわち、本実施例の映像音声信号多重送信装置に
は、ディジタルの映像信号を入力するための映像信号入
力端子１０１及びディジタルの音声信号を入力するため
の音声信号入力端子１０２が設けられ、一方の映像信号
入力端子１０１には、映像信号と音声信号とを多重する
信号多重器１０９、映像信号の水平位相信号を出力する
水平カウンタ１０５、及び映像信号の垂直位相信号を出
力する垂直カウンタ１０６が接続されている。又、もう
一方の音声信号入力端子１０２には、入力された音声信
号に音声クロック情報を多重する音声クロック信号多重
回路１０７が接続され、その音声クロック信号多重回路
１０７の出力には、音声信号を一時蓄積するバッファメ
モリ（又は音声信号レジスタ）１０８が接続されてい
る。そのバッファメモリ１０８の出力には、上述の信号
多重器１０９が接続され、その信号多重器１０９の出力
は多重された信号を出力する多重信号出力端子１１０に
接続されている。ここで、信号多重器１０９及び多重信
号出力端子１１０が信号多重手段を構成している。FIG. 1 is a block diagram showing a configuration of a video / audio signal multiplex transmitting apparatus according to a first embodiment of the present invention. That is, the video / audio signal multiplex transmission apparatus of the present embodiment is provided with a video signal input terminal 101 for inputting a digital video signal and an audio signal input terminal 102 for inputting a digital audio signal. Connected to the video signal input terminal 101 are a signal multiplexer 109 for multiplexing a video signal and an audio signal, a horizontal counter 105 for outputting a horizontal phase signal of the video signal, and a vertical counter 106 for outputting a vertical phase signal of the video signal. Have been. The other audio signal input terminal 102 is connected to an audio clock signal multiplexing circuit 107 for multiplexing audio clock information with the input audio signal. A buffer memory (or audio signal register) 108 for temporarily storing is connected. The output of the buffer memory 108 is connected to the signal multiplexer 109 described above, and the output of the signal multiplexer 109 is connected to a multiplexed signal output terminal 110 that outputs a multiplexed signal. Here, the signal multiplexer 109 and the multiplexed signal output terminal 110 constitute a signal multiplexing unit.
【００２１】又、映像信号に同期するクロックを発振す
る映像クロック発振器１０３及び音声信号に同期するク
ロックを発振する音声クロック発振器１０４が設けら
れ、その映像クロック発振器１０３の出力は、水平カウ
ンタ１０５及び垂直カウンタ１０６に接続され、音声ク
ロック発振器１０４の出力は、音声クロック信号多重回
路１０７に接続されている。A video clock oscillator 103 for oscillating a clock synchronized with a video signal and an audio clock oscillator 104 for oscillating a clock synchronized with an audio signal are provided. The output of the video clock oscillator 103 is a horizontal counter 105 and a vertical counter. The output of the audio clock oscillator 104 is connected to the counter 106, and the output of the audio clock oscillator 104 is connected to the audio clock signal multiplexing circuit 107.
【００２２】ここで、映像信号と音声信号との関係につ
いて説明する。音声ディジタル信号は、所定の音声グル
ープ単位毎に音声パケットに小分けされる。その音声パ
ケットは、主信号である映像信号のブランキング期間
（水平補助信号領域）に送信される。つまり、１ライン
の映像ディジタル信号送信毎に１つの音声パケットが送
信される。ここで、送信順序に関しては、ブランキング
期間の後に、映像デジタル信号に関するデータが割り当
てられるディジタルアクティブラインが続く。そのた
め、音声ディジタル信号は、映像ディジタル信号に対し
て１ライン遅れて伝送されることになる。ただし、本ラ
インが映像ディジタル信号のスイッチングポイントであ
る場合は、音声パケットは、規定により次のラインに多
重できないために、２ライン遅れて伝送される。前述の
音声パケットは固定長データであり、その中に、音声パ
ケットとは別に独立している映像信号と同期を取るため
の音声クロック情報が設けられている。この音声クロッ
ク情報は、その映像信号を基準にして設定されるクロッ
ク情報のことであり、図１の音声クロック信号多重化回
路１０７で多重される。Here, the relationship between the video signal and the audio signal will be described. The audio digital signal is subdivided into audio packets for each predetermined audio group. The audio packet is transmitted during a blanking period (horizontal auxiliary signal area) of a video signal as a main signal. That is, one audio packet is transmitted each time one line of video digital signal is transmitted. Here, regarding the transmission order, a digital active line to which data relating to the video digital signal is allocated follows the blanking period. Therefore, the audio digital signal is transmitted one line behind the video digital signal. However, if this line is the switching point of the video digital signal, the audio packet is transmitted two lines later because it cannot be multiplexed to the next line by definition. The above-mentioned audio packet is fixed-length data, in which audio clock information for synchronizing with a video signal independent of the audio packet is provided. The audio clock information is clock information set based on the video signal, and is multiplexed by the audio clock signal multiplexing circuit 107 in FIG.
【００２３】次に、上記第１の実施例の映像音声信号多
重送信装置の動作について、図面を参照しながら説明す
る。Next, the operation of the video / audio signal multiplex transmitting apparatus according to the first embodiment will be described with reference to the drawings.
【００２４】まず、ディジタル化された映像信号が、映
像信号入力端子１０１から入力され、水平カウンタ１０
５、垂直カウンタ１０６、及び信号多重器１０９へ、そ
れぞれ分岐されて入力される。又、ディジタル化された
音声信号が、音声信号入力端子１０２から入力され、音
声クロック信号多重回路１０７へ入力される。First, a digitized video signal is input from a video signal input terminal 101 and is input to a horizontal counter 10.
5, the signal is branched and input to the vertical counter 106 and the signal multiplexer 109, respectively. The digitized audio signal is input from the audio signal input terminal 102 and input to the audio clock signal multiplexing circuit 107.
【００２５】映像クロック発振器１０３から出力された
映像クロックは、水平カウンタ１０５及び垂直カウンタ
１０６へ入力され、この映像クロックを用いて、水平カ
ウンタ１０５は入力されてくる映像信号の水平位相信号
をカウントして音声クロック信号多重回路１０７へ出力
し、垂直カウンタ１０６は入力されてくる映像信号の垂
直位相信号をカウントして音声クロック信号多重回路１
０７へ出力する。そうすると、音声クロック信号多重回
路１０７では、音声クロック発振器１０４から出力され
る音声クロック、水平位相信号及び垂直位相信号に基づ
いて音声クロック情報を生成し、その音声クロック情報
を音声信号に多重する。The video clock output from the video clock oscillator 103 is input to a horizontal counter 105 and a vertical counter 106. Using the video clock, the horizontal counter 105 counts a horizontal phase signal of the input video signal. The vertical counter 106 counts the vertical phase signal of the input video signal and outputs the counted signal to the audio clock signal multiplexing circuit 1.
07. Then, the audio clock signal multiplexing circuit 107 generates audio clock information based on the audio clock, the horizontal phase signal, and the vertical phase signal output from the audio clock oscillator 104, and multiplexes the audio clock information with the audio signal.
【００２６】音声クロック情報が多重された音声信号
は、一旦バッファメモリ１０８に蓄積された後、信号多
重器１０９へ出力され、更に、信号多重器１０９により
映像信号のブランキング期間に多重されて多重信号出力
端子１１０から出力される。The audio signal in which the audio clock information is multiplexed is temporarily stored in a buffer memory 108, and then output to a signal multiplexer 109. The audio signal is further multiplexed by the signal multiplexer 109 during a blanking period of a video signal. The signal is output from the signal output terminal 110.
【００２７】以上のように、本実施例では、受信側で用
いる音声クロックを音声クロック情報として音声信号に
多重して送信する。又、音声クロック情報を多重する位
置を映像信号の水平位相信号及び垂直位相信号を用いて
決めることにより、映像信号に同期させることができ
る。As described above, in this embodiment, the audio clock used on the receiving side is multiplexed with the audio signal as audio clock information and transmitted. Further, by determining the position where the audio clock information is multiplexed using the horizontal phase signal and the vertical phase signal of the video signal, it is possible to synchronize with the video signal.
【００２８】図２は、本発明にかかる第２の実施例の映
像音声信号多重受信装置の構成を示すブロック図であ
る。すなわち、本実施例の映像音声信号多重受信装置は
上記第１の実施例の送信装置に対応するものであり、以
下の実施例における受信装置についても同様である。FIG. 2 is a block diagram showing the configuration of a video / audio signal multiplex receiving apparatus according to a second embodiment of the present invention. That is, the video / audio signal multiplex receiving apparatus of the present embodiment corresponds to the transmitting apparatus of the first embodiment, and the same applies to the receiving apparatuses of the following embodiments.
【００２９】この受信装置には、映像信号及び音声信号
が多重された多重信号を受信して入力するための多重信
号入力端子２０１が設けられ、その多重信号入力端子２
０１には、受信した多重信号を映像信号と音声信号に分
離する信号分離器２０２が接続されている。又、映像信
号に同期するクロックを発振する映像クロック発振器２
０３が設けられ、その出力は、分離された映像信号を処
理する映像信号処理回路２０４、分離された音声信号に
含まれる音声クロック情報から音声クロックを再生する
音声クロック再生回路２０７、及び音声信号を一時蓄積
するバッファメモリ２０８に接続されている。This receiving apparatus is provided with a multiplexed signal input terminal 201 for receiving and inputting a multiplexed signal in which a video signal and an audio signal are multiplexed.
01 is connected to a signal separator 202 that separates the received multiplex signal into a video signal and an audio signal. A video clock oscillator 2 for oscillating a clock synchronized with the video signal;
The output is provided from a video signal processing circuit 204 that processes the separated video signal, an audio clock reproduction circuit 207 that reproduces an audio clock from audio clock information included in the separated audio signal, and an audio signal. It is connected to a buffer memory 208 for temporarily storing.
【００３０】信号分離器２０２の映像信号出力は、映像
信号処理回路２０４に接続され、信号分離器２０２の音
声信号出力は、音声クロック再生回路２０７及びバッフ
ァメモリ２０８に分岐して接続されている。映像信号処
理回路２０４の出力は、１つが映像信号出力端子２１０
に接続され、もう１つの出力が、映像信号の水平位相信
号をカウントする映像信号水平カウンタ２０５及び映像
信号の垂直位相信号をカウントする映像信号垂直カウン
タ２０６に接続されている。又、音声クロック再生回路
２０７の出力は、バッファメモリ２０８、音声信号を処
理する音声信号処理回路２０９、及び後述の位相比較器
２１１に接続され、バッファメモリ２０８の出力は、音
声信号処理回路２０９に接続されている。The video signal output of the signal separator 202 is connected to a video signal processing circuit 204, and the audio signal output of the signal separator 202 is branched and connected to an audio clock reproduction circuit 207 and a buffer memory 208. One of the outputs of the video signal processing circuit 204 is a video signal output terminal 210
The other output is connected to a video signal horizontal counter 205 for counting the horizontal phase signal of the video signal and a video signal vertical counter 206 for counting the vertical phase signal of the video signal. The output of the audio clock reproduction circuit 207 is connected to a buffer memory 208, an audio signal processing circuit 209 for processing an audio signal, and a phase comparator 211 described later, and the output of the buffer memory 208 is supplied to the audio signal processing circuit 209. It is connected.
【００３１】前述の位相比較器２１１の出力には、ロー
パスフィルタ（以後、ＬＰＦと略記する）２１２が接続
され、そのＬＰＦ２１２には、電圧制御発振器によるク
ロック発振器２１３が接続され、そのクロック発振器２
１３の出力が、位相比較器２１１のもう一方の入力、及
び音声信号処理回路２０９から出力される音声信号をホ
ールドさせるためのフリップフロップ２１４に接続され
ている。更に、フリップフロップ２１４の出力は音声信
号出力端子２１５に接続されている。ここで、位相比較
器２１１、ＬＰＦ２１２、及びクロック発振器２１３
が、いわゆる位相同期ループ（ＰＬＬ）を構成してい
る。又、多重信号入力端子２０１及び信号分離器２０２
が信号分離手段を構成している。A low-pass filter (hereinafter abbreviated as “LPF”) 212 is connected to the output of the above-described phase comparator 211, and a clock oscillator 213 of a voltage controlled oscillator is connected to the LPF 212,
13 is connected to the other input of the phase comparator 211 and a flip-flop 214 for holding the audio signal output from the audio signal processing circuit 209. Further, the output of the flip-flop 214 is connected to the audio signal output terminal 215. Here, the phase comparator 211, the LPF 212, and the clock oscillator 213
Constitute a so-called phase locked loop (PLL). Also, a multiplexed signal input terminal 201 and a signal separator 202
Constitute signal separation means.
【００３２】次に、上記第２の実施例の映像音声信号多
重受信装置の動作について、図面を参照しながら説明す
る。Next, the operation of the video / audio signal multiplex receiving apparatus according to the second embodiment will be described with reference to the drawings.
【００３３】まず、多重信号入力端子２０１から受信さ
れた多重信号は、信号分離器２０２によって映像信号と
音声信号に分離される。ここで、多重信号は、例えば第
１の実施例の映像音声信号多重送信装置から送信された
ディジタル多重信号であり、固定長データのフォーマッ
トを持ち、映像信号のブランキング期間に音声信号が多
重化されており、更に、音声信号には音声クロック情報
が多重されている。First, a multiplex signal received from the multiplex signal input terminal 201 is separated by a signal separator 202 into a video signal and an audio signal. Here, the multiplexed signal is a digital multiplexed signal transmitted from, for example, the video and audio signal multiplex transmission apparatus of the first embodiment, has a fixed-length data format, and multiplexes the audio signal during a blanking period of the video signal. In addition, audio clock information is multiplexed on the audio signal.
【００３４】一方、映像クロック発振器２０３からは映
像信号に同期する映像クロックが出力され、映像信号処
理回路２０４は、その映像クロックを用いて、信号分離
器２０２からの映像信号を処理して、映像信号水平カウ
ンタ２０５、映像信号垂直カウンタ２０６、及び映像信
号出力端子２１０へ出力する。映像信号水平カウンタ２
０５は映像信号の水平位相信号をカウントして音声クロ
ック再生回路２０７へ出力し、映像信号垂直カウンタ２
０６は映像信号の垂直位相信号をカウントして音声クロ
ック再生回路２０７へ出力する。On the other hand, a video clock synchronized with the video signal is output from the video clock oscillator 203, and the video signal processing circuit 204 processes the video signal from the signal separator 202 using the video clock, The signal is output to the signal horizontal counter 205, the video signal vertical counter 206, and the video signal output terminal 210. Video signal horizontal counter 2
05 counts the horizontal phase signal of the video signal and outputs it to the audio clock reproduction circuit 207;
06 counts the vertical phase signal of the video signal and outputs it to the audio clock reproduction circuit 207.
【００３５】そうすると、音声クロック再生回路２０７
は、映像信号水平カウンタ２０５からの出力、映像信号
垂直カウンタ２０６からの出力、及び映像クロックを用
いて、信号分離器２０２により分離された音声信号に多
重されている音声クロック情報から音声クロックを再生
して、すなわち、水平位相信号、垂直位相信号、音声ク
ロック情報から音声クロックを再生して、バッファメモ
リ２０８、音声信号処理回路２０９、及び位相比較器２
１１に出力する。ただし、音声クロック再生回路２０７
から出力される音声クロック信号と信号処理が行われる
バッファメモリ２０８から出力中の音声信号の位相を合
わせることにより、送信側での映像信号と音声信号の位
相関係を受信側で再生することができる。このため、送
信側での映像信号と音声信号の位相関係を保つために
は、バッファメモリ２０８で発生する遅延量と同じ遅延
量を持つバファメモリを音声クロック再生回路２０７の
中に持たなければならない。ただし、位相は関係なく音
声クロックの周波数のみを正確に再生すればよい場合
は、前述のような音声クロック再生回路２０７内のバッ
ファメモリは必要でない。その場合でも音声信号は問題
なく再生される。バッファメモリ２０８は、分離された
音声信号を映像クロックを用いて一旦蓄積し、その後、
音声クロック再生回路２０７から出力される音声クロッ
クによって読み出す。バッファメモリ２０８から読み出
された音声信号は、音声クロック再生回路２０７からの
音声クロックを用いて音声信号処理回路２０９で処理さ
れてフリップフロップ２１４に入力される。Then, the audio clock reproducing circuit 207
Reproduces the audio clock from the audio clock information multiplexed on the audio signal separated by the signal separator 202 using the output from the video signal horizontal counter 205, the output from the video signal vertical counter 206, and the video clock. That is, the audio clock is reproduced from the horizontal phase signal, the vertical phase signal, and the audio clock information, and the buffer memory 208, the audio signal processing circuit 209, and the phase comparator 2
11 is output. However, the audio clock reproduction circuit 207
The phase relationship between the video signal and the audio signal on the transmission side can be reproduced on the reception side by matching the phase of the audio clock signal output from the ASIC with the phase of the audio signal being output from the buffer memory 208 where the signal processing is performed. . Therefore, in order to maintain the phase relationship between the video signal and the audio signal on the transmission side, a buffer memory having the same delay amount as the delay amount generated in the buffer memory 208 must be provided in the audio clock reproduction circuit 207. However, when only the frequency of the audio clock needs to be accurately reproduced regardless of the phase, the buffer memory in the audio clock reproduction circuit 207 as described above is not necessary. Even in that case, the audio signal is reproduced without any problem. The buffer memory 208 temporarily stores the separated audio signal using the video clock, and thereafter,
It is read by the audio clock output from the audio clock reproduction circuit 207. The audio signal read from the buffer memory 208 is processed by the audio signal processing circuit 209 using the audio clock from the audio clock reproduction circuit 207, and is input to the flip-flop 214.
【００３６】更に、位相比較器２１１は、音声クロック
再生回路２０７の出力とクロック発振器２１３の出力と
を比較し、ＬＰＦ２１２を介して制御電圧をクロック発
振器２１３に出力する。このクロック発振器２１３の出
力は分岐されてフリップフロップ２１４に出力され、フ
リップフロップ２１４は、音声信号処理回路２０９から
の音声信号をホールドし、映像クロックからの位相ずれ
を除去して音声信号出力端子２１５に出力する。Further, the phase comparator 211 compares the output of the audio clock reproduction circuit 207 with the output of the clock oscillator 213, and outputs a control voltage to the clock oscillator 213 via the LPF 212. The output of the clock oscillator 213 is branched and output to the flip-flop 214. The flip-flop 214 holds the audio signal from the audio signal processing circuit 209, removes a phase shift from the video clock, and outputs an audio signal output terminal 215. Output to
【００３７】なお、上記第２の実施例では、ＰＬＬ回路
及びフリップフロップ２１４を備える構成としたが、こ
れに代えて、破線で示すブロック２００及び映像クロッ
ク発振器２０３のみの構成としてもよい。ここで、ブロ
ック２００内の回路は、基本的に映像クロックの一つの
システムクロックで動作するため、ＬＳＩ化が可能であ
り、受信装置の小型化に有利である。In the second embodiment, the configuration includes the PLL circuit and the flip-flop 214. Alternatively, the configuration may include only the block 200 and the video clock oscillator 203 indicated by a broken line. Here, since the circuit in the block 200 basically operates with one system clock of the video clock, it can be implemented as an LSI, which is advantageous for downsizing the receiving device.
【００３８】図３は、本発明にかかる第３の実施例の映
像音声信号多重受信装置の構成を示すブロック図であ
る。本実施例の受信装置が、図２の第２の実施例と異な
る点は、第２の実施例では、バッファメモリ２０８から
の音声信号の読み出し及び音声信号処理回路２０９にお
ける音声信号の処理に音声クロック再生回路２０７の出
力を用いていたのに対し、図３に示すように、クロック
発振器２１３の出力を用いた点であり、ＰＬＬ回路によ
り平滑化された音声クロックを用いることにより、図２
のフリップフロップ２１４をなくすことができる。FIG. 3 is a block diagram showing a configuration of a video / audio signal multiplex receiving apparatus according to a third embodiment of the present invention. The difference between the receiving apparatus of the present embodiment and the second embodiment of FIG. 2 is that, in the second embodiment, the audio signal is read from the buffer memory 208 and the audio signal processing circuit 209 processes the audio signal. In contrast to the case where the output of the clock recovery circuit 207 is used, the output of the clock oscillator 213 is used as shown in FIG. 3, and the use of the audio clock smoothed by the PLL circuit as shown in FIG.
Of the flip-flop 214 can be eliminated.
【００３９】本実施例の受信装置において、多重信号入
力端子２０１より多重信号が入力されてから、信号分離
器２０２により多重信号を映像信号と音声信号とに分離
し、その分離された映像信号を映像信号処理回路２０４
で処理した後、映像信号の水平位相信号及び垂直位相信
号をカウントして、それらの位相信号を用いて音声クロ
ックを再生し、又、映像クロックにより音声信号をバッ
ファメモリ３０１に一時蓄積するところまでは、第２の
実施例と同様である。In the receiving apparatus of this embodiment, after a multiplexed signal is input from a multiplexed signal input terminal 201, the multiplexed signal is separated into a video signal and an audio signal by a signal separator 202, and the separated video signal is Video signal processing circuit 204
After the processing, the horizontal phase signal and the vertical phase signal of the video signal are counted, the audio clock is reproduced using the phase signal, and the audio signal is temporarily stored in the buffer memory 301 by the video clock. Is the same as in the second embodiment.
【００４０】次に、音声クロック再生回路２０７により
再生された音声クロックは、ＰＬＬ回路の位相比較器２
１１に入力され、クロック発振器２１３の出力と比較さ
れる。位相比較器２１１での比較結果は、ＬＰＦ２１２
を介して制御電圧としてクロック発振器２１３へ出力さ
れる。クロック発振器２１３の出力は、分岐されてバッ
ファメモリ３０１からの音声信号の読み出しと、音声信
号処理回路３０２での音声信号の処理に用いられる。従
って、クロック発振器２１３からの出力、すなわち、平
滑化された音声クロックによって、音声信号がバッファ
メモリ３０１から読み出され、更に、音声信号処理回路
３０２で処理されて音声信号出力端子２１５へ出力され
る。Next, the audio clock reproduced by the audio clock reproduction circuit 207 is output to the phase comparator 2 of the PLL circuit.
11 and compared with the output of the clock oscillator 213. The comparison result of the phase comparator 211 is the LPF 212
Is output to the clock oscillator 213 as a control voltage. The output of the clock oscillator 213 is branched and used for reading the audio signal from the buffer memory 301 and for processing the audio signal in the audio signal processing circuit 302. Accordingly, the audio signal is read from the buffer memory 301 by the output from the clock oscillator 213, that is, the smoothed audio clock, further processed by the audio signal processing circuit 302, and output to the audio signal output terminal 215. .
【００４１】図４は、本発明にかかる第４の実施例の映
像音声信号多重受信装置の構成を示すブロック図であ
る。図４において、図２、あるいは図３と同じ番号を付
したものは、第２、又は第３の実施例で説明したものと
同じものである。すなわち、本実施例の映像音声信号多
重受信装置は、信号分離器２０２、映像クロック発振器
２０３、映像信号処理回路２０４、バッファメモリ３０
１、映像信号水平カウンタ２０５、映像信号垂直カウン
タ２０６、音声信号処理回路４０１、ＬＰＦ２１２、ク
ロック発振器２１３、及び映像信号水平カウンタ２０５
から出力される水平位相信号と、映像信号垂直カウンタ
２０６から出力される垂直位相信号と、バッファメモリ
３０１から読み出される音声信号とをディジタルの値で
比較するディジタル位相比較器４０２等により構成され
ている。FIG. 4 is a block diagram showing the configuration of a video and audio signal multiplex receiving apparatus according to a fourth embodiment of the present invention. In FIG. 4, the components denoted by the same reference numerals as those in FIG. 2 or FIG. 3 are the same as those described in the second or third embodiment. That is, the video / audio signal multiplex receiving apparatus of the present embodiment includes a signal separator 202, a video clock oscillator 203, a video signal processing circuit 204, a buffer memory 30
1. Video signal horizontal counter 205, video signal vertical counter 206, audio signal processing circuit 401, LPF 212, clock oscillator 213, and video signal horizontal counter 205
, A digital phase comparator 402 for comparing a vertical phase signal output from the video signal vertical counter 206 and an audio signal read from the buffer memory 301 with digital values. .
【００４２】本実施例では、多重信号入力端子２０１よ
り入力された多重信号は、信号分離器２０２によって映
像信号及び音声信号に分離され、その分離された映像信
号は映像クロック発振器２０３から出力される映像クロ
ックを用いて、映像信号処理回路２０４で処理されて映
像信号出力端子２１０、映像信号水平カウンタ２０５及
び映像信号垂直カウンタ２０６へ出力される。又、音声
信号は映像クロックを用いてバッファメモリ３０１に一
旦蓄積される。In this embodiment, the multiplex signal input from the multiplex signal input terminal 201 is separated into a video signal and an audio signal by a signal separator 202, and the separated video signal is output from a video clock oscillator 203. The video signal is processed by the video signal processing circuit 204 using the video clock and output to the video signal output terminal 210, the video signal horizontal counter 205 and the video signal vertical counter 206. The audio signal is temporarily stored in the buffer memory 301 using a video clock.
【００４３】バッファメモリ３０１に蓄積された音声信
号は、クロック発振器２１３から出力される音声クロッ
クにより読み出されて音声信号処理回路４０１に出力さ
れると共に、ディジタル位相比較器４０２に入力され
る。ディジタル位相比較器４０２では、バッファメモリ
３０１から読み出された音声信号と、映像信号水平カウ
ンタ２０５によりカウントされた水平位相信号及び映像
信号垂直カウンタ２０６によりカウントされた垂直位相
信号とをディジタルの値により位相比較し、ＬＰＦ２１
２を介してクロック発振器２１３に制御電圧を供給す
る。これによりバッファメモリ３０１に対する読み出し
は、位相変化が平滑化されたクロックを用いることがで
きる。そして、音声信号処理回路４０１は、バッファメ
モリ３０１から読み出された音声信号を処理した後、音
声信号出力端子２１５へ出力する。The audio signal stored in the buffer memory 301 is read by the audio clock output from the clock oscillator 213, output to the audio signal processing circuit 401, and input to the digital phase comparator 402. The digital phase comparator 402 converts the audio signal read from the buffer memory 301, the horizontal phase signal counted by the video signal horizontal counter 205 and the vertical phase signal counted by the video signal vertical counter 206 into digital values. Compare the phase, LPF21
2 to supply a control voltage to the clock oscillator 213. Thus, reading from the buffer memory 301 can use a clock whose phase change is smoothed. Then, the audio signal processing circuit 401 processes the audio signal read from the buffer memory 301, and outputs the processed audio signal to the audio signal output terminal 215.
【００４４】本実施例では、ディジタルの値で位相比較
を行うことにより、位相比較器をディジタルＬＳＩの中
に取り込むことができ、回路構成が非常に簡単になる。In the present embodiment, the phase comparison is performed by using the digital value, so that the phase comparator can be incorporated in the digital LSI, and the circuit configuration becomes very simple.
【００４５】なお、上記第４の実施例では、映像信号垂
直カウンタ２０６の垂直位相信号をディジタル位相比較
器４０２に入力する構成としたが、映像信号と音声信号
の位相が１ライン単位でずれていても構わない場合は、
垂直位相信号を用いない構成とすることができる。In the fourth embodiment, the vertical phase signal of the video signal vertical counter 206 is inputted to the digital phase comparator 402. However, the phases of the video signal and the audio signal are shifted by one line. If you don't mind,
A configuration that does not use a vertical phase signal can be adopted.
【００４６】図５は、本発明にかかる第５の実施例の映
像音声信号多重受信装置の構成を示すブロック図であ
る。本実施例の映像音声信号多重受信装置は、信号分離
器２０２、映像クロック発振器２０３、映像信号処理回
路２０４、映像信号水平カウンタ２０５、映像信号垂直
カウンタ２０６、バッファメモリ２０８、音声信号処理
回路２０９、位相比較器２１１、ＬＰＦ２１２、クロッ
ク発振器２１３、フリップフロップ２１４、及びバッフ
ァメモリ２０８から読み出された音声信号から音声クロ
ックを再生する音声クロック再生回路５０１等により構
成されている。FIG. 5 is a block diagram showing the configuration of a video and audio signal multiplex receiving apparatus according to a fifth embodiment of the present invention. The video / audio signal multiplex receiving apparatus of the present embodiment includes a signal separator 202, a video clock oscillator 203, a video signal processing circuit 204, a video signal horizontal counter 205, a video signal vertical counter 206, a buffer memory 208, an audio signal processing circuit 209, It comprises a phase comparator 211, an LPF 212, a clock oscillator 213, a flip-flop 214, an audio clock reproducing circuit 501 for reproducing an audio clock from an audio signal read from the buffer memory 208, and the like.
【００４７】本実施例では、多重信号入力端子２０１よ
り入力された多重信号は、信号分離器２０２によって映
像信号及び音声信号に分離され、その分離された映像信
号は映像クロック発振器２０３から出力される映像クロ
ックを用いて、映像信号処理回路２０４で処理されて映
像信号出力端子２１０、映像信号水平カウンタ２０５及
び映像信号垂直カウンタ２０６へ出力される。又、音声
信号は映像クロックを用いてバッファメモリ２０８に一
旦蓄積される。In this embodiment, a multiplex signal input from a multiplex signal input terminal 201 is separated into a video signal and an audio signal by a signal separator 202, and the separated video signal is output from a video clock oscillator 203. The video signal is processed by the video signal processing circuit 204 using the video clock and output to the video signal output terminal 210, the video signal horizontal counter 205 and the video signal vertical counter 206. The audio signal is temporarily stored in the buffer memory 208 using a video clock.
【００４８】バッファメモリ２０８に蓄積された音声信
号は、音声クロック再生回路５０１により再生された音
声クロックにより読み出されて音声信号処理回路２０９
に出力される。ここで、音声クロック再生回路５０１
は、第２、又は第３の実施例の場合と異なり、バッファ
メモリ２０８から読み出される音声信号を入力して、そ
の音声信号に含まれる音声クロック情報から音声クロッ
クを再生する。The audio signal stored in the buffer memory 208 is read out by the audio clock reproduced by the audio clock reproducing circuit 501, and is read out by the audio signal processing circuit 209.
Is output to Here, the audio clock reproduction circuit 501
Is different from the second or third embodiment in that the audio signal read from the buffer memory 208 is input and the audio clock is reproduced from the audio clock information included in the audio signal.
【００４９】音声クロック再生回路５０１から出力され
た音声クロックは、バッファメモリ２０８に出力される
と共に、音声信号処理回路２０９及び位相比較器２１１
にも入力され、音声信号処理回路２０９では、その音声
クロックを用いて、バッファメモリ２０８から読み出さ
れた音声信号の処理が行われた後、フリップフロップ２
１４に出力される。一方、位相比較器２１１では、クロ
ック発振器２１３の出力と音声クロックとを比較し、Ｌ
ＰＦ２１２を介してクロック発振器２１３に制御電圧を
供給する。The audio clock output from the audio clock reproduction circuit 501 is output to the buffer memory 208, and the audio signal processing circuit 209 and the phase comparator 211
The audio signal processing circuit 209 uses the audio clock to process the audio signal read from the buffer memory 208, and then the flip-flop 2
14 is output. On the other hand, the phase comparator 211 compares the output of the clock oscillator 213 with the audio clock,
A control voltage is supplied to the clock oscillator 213 via the PF 212.
【００５０】更に、クロック発振器２１３の出力は、フ
リップフロップ２１４に入力され、音声信号処理回路２
０９から出力された音声信号をホールドすることによ
り、映像信号からの位相変化のずれを除去した音声信号
を音声信号出力端子２１５へ出力する。Further, the output of the clock oscillator 213 is input to the flip-flop 214 and the audio signal processing circuit 2
By holding the audio signal output from step 09, the audio signal from which the deviation of the phase change from the video signal has been removed is output to the audio signal output terminal 215.
【００５１】本実施例では、音声クロックの再生をバッ
ファメモリ２０８の出力を用いて行っているので、音声
クロック再生回路５０１内のクロック情報信号を蓄積す
るバッファをなくすことができる。In this embodiment, since the audio clock is reproduced using the output of the buffer memory 208, the buffer for storing the clock information signal in the audio clock reproducing circuit 501 can be eliminated.
【００５２】なお、上記実施例では、第１の実施例とし
て送信装置を、第２〜第５の実施例として受信装置を取
り上げたが、第１の実施例の送信装置と第２〜第５の実
施例のいずれかの受信装置を組み合わせることにより、
映像音声信号多重伝送装置を構成することができる。In the above embodiment, the transmitting apparatus is taken as the first embodiment, and the receiving apparatus is taken as the second to fifth embodiments. However, the transmitting apparatus of the first embodiment and the second to fifth embodiments will be described. By combining any of the receiving devices of the embodiments,
A video / audio signal multiplex transmission apparatus can be configured.
【００５３】また、上記実施例における音声クロック情
報としては、本発明の主旨に反しない限り、どのような
フォーマット構成のものでもよい。The audio clock information in the above embodiment may have any format configuration as long as it does not contradict the gist of the present invention.
【００５４】また、上記第５の実施例では、ＰＬＬ回路
及びフリップフロップ２１４を備える構成としたが、こ
の回路はなくてもほぼ同様の効果を得ることができる。In the fifth embodiment, the PLL circuit and the flip-flop 214 are provided. However, substantially the same effect can be obtained without this circuit.
【００５５】[0055]
【発明の効果】以上述べたところから明らかなように本
発明は、回路規模が小さくなり、音声信号の映像信号に
対する位相関係を送信側と受信側で保存することがで
き、かつ、ジッタの少ない高品質な音声信号を再生する
ことができるという長所を有する。As is apparent from the above description, according to the present invention, the circuit scale is reduced, the phase relationship between the audio signal and the video signal can be preserved on the transmission side and the reception side, and the jitter is small. It has the advantage of being able to reproduce high quality audio signals.
【図１】本発明にかかる第１の実施例の映像音声信号多
重送信装置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a video and audio signal multiplex transmitting apparatus according to a first embodiment of the present invention.
【図２】本発明にかかる第２の実施例の映像音声信号多
重受信装置の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of a video and audio signal multiplex receiving apparatus according to a second embodiment of the present invention.
【図３】本発明にかかる第３の実施例の映像音声信号多
重受信装置の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a video and audio signal multiplex receiving apparatus according to a third embodiment of the present invention.
【図４】本発明にかかる第４の実施例の映像音声信号多
重受信装置の構成を示すブロック図である。FIG. 4 is a block diagram showing a configuration of a video and audio signal multiplex receiving apparatus according to a fourth embodiment of the present invention.
【図５】本発明にかかる第５の実施例の映像音声信号多
重受信装置の構成を示すブロック図である。FIG. 5 is a block diagram showing a configuration of a video and audio signal multiplex receiving apparatus according to a fifth embodiment of the present invention.
【図６】従来の映像音声信号多重送信装置の構成を示す
ブロック図である。FIG. 6 is a block diagram showing a configuration of a conventional video / audio signal multiplex transmitting apparatus.
【図７】従来の映像音声信号多重受信装置の構成を示す
ブロック図である。FIG. 7 is a block diagram showing a configuration of a conventional video / audio signal multiplex receiving apparatus.
１、１０１ 映像信号入力端子 ２、１０２ 音声信号入力端子 ３、１７、１０３ 音声クロック発振器 ４、１５、１０４ 映像クロック発振器 ５、１４、１０８、２０８、３０１ バッファメモリ ６、１０９ 信号多重器 １２、２０２ 信号分離器 １９、２１１ 位相比較器 １０５ 水平カウンタ １０６ 垂直カウンタ １０７ 音声クロック信号多重回路 ２０５ 映像信号水平カウンタ ２０６ 映像信号垂直カウンタ ２０７、５０１ 音声クロック再生回路 ２１３ クロック発振器 ２１４ フリップフロップ ４０２ ディジタル位相比較器 1, 101 video signal input terminal 2, 102 audio signal input terminal 3, 17, 103 audio clock oscillator 4, 15, 104 video clock oscillator 5, 14, 108, 208, 301 buffer memory 6, 109 signal multiplexer 12, 202 Signal separator 19, 211 Phase comparator 105 Horizontal counter 106 Vertical counter 107 Audio clock signal multiplexing circuit 205 Video signal horizontal counter 206 Video signal vertical counter 207, 501 Audio clock reproduction circuit 213 Clock oscillator 214 Flip-flop 402 Digital phase comparator
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/025 - 7/088 H04L 7/00 - 7/10 H04N 5/38 - 5/42 H04N 5/60 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04N 7 /025-7/088 H04L 7/00-7/10 H04N 5/38-5/42 H04N 5 / 60
Claims (9)
カウンタと、前記映像信号の垂直位相信号を出力する垂
直カウンタと、それら出力される水平位相信号及び垂直
位相信号に基づいて、音声信号に音声クロック情報を多
重する音声クロック信号多重回路と、その音声クロック
情報が多重された音声信号及び前記映像信号を多重し、
その多重信号を送出する信号多重手段とを備え、前記音
声クロック情報は、その音声クロック情報が多重化され
た音声信号がどの水平位相及びどの垂直位相の前記映像
信号と対応するかを示す情報を含むことを特徴とする映
像音声信号多重送信装置。1. A horizontal counter for outputting a horizontal phase signal of a video signal, a vertical counter for outputting a vertical phase signal of the video signal, and an audio signal based on the output horizontal and vertical phase signals. An audio clock signal multiplexing circuit that multiplexes audio clock information, and multiplexes the audio signal and the video signal in which the audio clock information is multiplexed,
And a signal multiplexing means for transmitting the multiplexed signal, the sound
Voice clock information is a multiplex of that voice clock information.
The horizontal phase and the vertical phase of the video signal
A video / audio signal multiplex transmitting apparatus, which includes information indicating whether the signal corresponds to a signal.
スイッチングポイントを検出し、スイッチングポイント
の次のラインには前記映像信号に音声信号を多重化しな
いことを特徴とする請求項１記載の映像音声信号多重送
信装置。 2. A signal multiplexing means, comprising :
Detects the switching point and sets the switching point
In the next line, do not multiplex the audio signal with the video signal.
2. The video / audio signal multiplex transmission according to claim 1, wherein
Communication device.
信号多重送信装置から、固定長データのフォーマットを
持つディジタル信号の、映像信号のブランキング期間に
音声信号が多重された多重信号を受信し、その受信した
多重信号を映像信号及び音声クロック情報が多重されて
いる音声信号に分離する信号分離手段と、その分離され
た映像信号の水平位相信号を出力する水平カウンタと、
前記映像信号の垂直位相信号を出力する垂直カウンタ
と、それら出力される水平位相信号及び垂直位相信号に
基づいて、前記音声信号に多重された音声クロック情報
から音声クロックを再生する音声クロック再生回路と、
前記分離された音声信号を一時蓄積し、その蓄積された
音声信号を前記再生された音声クロックを用いて読み出
すバッファメモリと、その読み出された音声信号を前記
音声クロックに基づいて処理する音声信号処理回路とを
備えたことを特徴とする映像音声信号多重受信装置。3. A multiplexed signal of a digital signal having a fixed-length data format, in which an audio signal is multiplexed during a video signal blanking period, is received from the video / audio signal multiplex transmitting apparatus according to claim 1 or 2. A signal separating unit that separates the received multiplexed signal into an audio signal in which a video signal and audio clock information are multiplexed; a horizontal counter that outputs a horizontal phase signal of the separated video signal;
A vertical counter that outputs a vertical phase signal of the video signal, and an audio clock reproduction circuit that reproduces an audio clock from audio clock information multiplexed on the audio signal based on the output horizontal phase signal and vertical phase signal. ,
A buffer memory for temporarily storing the separated audio signal and reading out the stored audio signal using the reproduced audio clock; and an audio signal for processing the read audio signal based on the audio clock. A video / audio signal multiplex receiving apparatus comprising a processing circuit.
クを発振するクロック発振器と、そのクロック発振器の
制御電圧を得るために、前記クロック発振器の出力と前
記音声クロック再生回路からの出力とを比較する位相比
較器と、前記音声信号処理回路の出力を前記クロック発
振器の出力によりホールドさせるフリップフロップとを
備えたことを特徴とする請求項３記載の映像音声信号多
重受信装置。4. A clock oscillator for oscillating a clock controlled by a control voltage, and comparing an output of the clock oscillator with an output from the audio clock reproducing circuit to obtain a control voltage of the clock oscillator. 4. The video / audio signal multiplex receiving apparatus according to claim 3 , further comprising: a phase comparator; and a flip-flop for holding an output of the audio signal processing circuit by an output of the clock oscillator.
信号多重送信装置から、固定長データのフォーマットを
持つディジタル信号の、映像信号のブランキング期間に
音声信号が多重された多重信号を受信し、その受信した
多重信号を映像信号及び音声クロック情報が多重されて
いる音声信号に分離する信号分離手段と、その分離され
た映像信号の水平位相信号を出力する水平カウンタと、
前記映像信号の垂直位相信号を出力する垂直カウンタ
と、それら出力される水平位相信号及び垂直位相信号に
基づいて、前記音声信号に多重された音声クロック情報
から音声クロックを再生する音声クロック再生回路と、
制御電圧により制御されるクロックを発振するクロック
発振器と、そのクロック発振器の制御電圧を得るため
に、前記クロック発振器の出力と前記音声クロック再生
回路からの出力とを比較する位相比較器と、前記分離さ
れた音声信号を一時蓄積し、その蓄積された音声信号を
前記クロック発振器の出力を用いて読み出すバッファメ
モリと、その読み出された音声信号を前記クロック発振
器の出力に基づいて処理する音声信号処理回路とを備え
たことを特徴とする映像音声信号多重受信装置。5. A multiplexed signal of a digital signal having a fixed-length data format, wherein a multiplexed audio signal is multiplexed during a blanking period of a video signal, from the multiplexed video / audio signal transmitting apparatus according to claim 1 or 2. A signal separating unit that separates the received multiplexed signal into an audio signal in which a video signal and audio clock information are multiplexed; a horizontal counter that outputs a horizontal phase signal of the separated video signal;
A vertical counter that outputs a vertical phase signal of the video signal, and an audio clock reproduction circuit that reproduces an audio clock from audio clock information multiplexed on the audio signal based on the output horizontal phase signal and vertical phase signal. ,
A clock oscillator that oscillates a clock controlled by a control voltage; a phase comparator that compares an output of the clock oscillator with an output from the audio clock reproduction circuit to obtain a control voltage of the clock oscillator; Buffer memory for temporarily storing the read audio signal and reading out the stored audio signal using the output of the clock oscillator, and audio signal processing for processing the read audio signal based on the output of the clock oscillator And a video / audio signal multiplex receiving apparatus.
信号多重送信装置から、固定長データのフォーマットを
持つディジタル信号の、映像信号のブランキング期間に
音声信号が多重された多重信号を受信し、その受信した
多重信号を映像信号及び音声クロック情報が多重されて
いる音声信号に分離する信号分離手段と、その分離され
た映像信号の水平位相信号を出力する水平カウンタと、
前記分離された音声信号を一時蓄積するバッファメモリ
と、そのバッファメモリからの出力と前記出力される水
平位相信号とを比較するディジタル位相比較器と、その
ディジタル位相比較器の出力に基づいて、クロックを発
振するクロック発振器とを備え、前記クロック発振器の
出力を用いて、前記バッファメモリに蓄積された音声信
号を出力することを特徴とする映像音声信号多重受信装
置。6. A multiplexed signal of a digital signal having a fixed-length data format, wherein a multiplexed audio signal is multiplexed during a blanking period of a video signal from the multiplexed video / audio signal transmitting apparatus according to claim 1 or 2. A signal separating unit that separates the received multiplexed signal into an audio signal in which a video signal and audio clock information are multiplexed; a horizontal counter that outputs a horizontal phase signal of the separated video signal;
A buffer memory for temporarily storing the separated audio signal, a digital phase comparator for comparing the output from the buffer memory with the output horizontal phase signal, and a clock based on the output of the digital phase comparator. A video / audio signal multiplex receiving apparatus comprising: a clock oscillator that oscillates a clock signal; and outputs an audio signal stored in the buffer memory using an output of the clock oscillator.
信号多重送信装置から、固定長データのフォーマットを
持つディジタル信号の、映像信号のブランキング期間に
音声信号が多重された多重信号を受信し、その受信した
多重信号を映像信号及び音声クロック情報が多重されて
いる音声信号に分離する信号分離手段と、その分離され
た音声信号を一時蓄積するバッファメモリと、そのバッ
ファメモリから出力される音声信号から音声クロックを
再生する音声クロック再生回路と、前記バッファメモリ
から出力される音声信号を前記音声クロック再生回路の
出力に基づいて処理する音声信号処理回路とを備え、前
記バッファメモリに蓄積された音声信号は、前記音声ク
ロック再生回路の出力を用いて出力するものであること
を特徴とする映像音声信号多重受信装置。 7. A multiplexed signal of a digital signal having a fixed-length data format, in which an audio signal is multiplexed during a blanking period of a video signal, is received from the video / audio signal multiplex transmitting apparatus according to claim 1 or 2. A signal separating unit for separating the received multiplexed signal into an audio signal in which the video signal and the audio clock information are multiplexed, a buffer memory for temporarily storing the separated audio signal, and an output from the buffer memory An audio clock reproduction circuit that reproduces an audio clock from an audio signal; and an audio signal processing circuit that processes an audio signal output from the buffer memory based on the output of the audio clock reproduction circuit. Wherein the audio signal is output using the output of the audio clock reproduction circuit. Voice signal multiplex receiver.
クを発振するクロック発振器と、そのクロック発振器の
制御電圧を得るために、前記クロック発振器の出力と前
記音声クロック再生回路からの出力とを比較する位相比
較器と、前記音声信号処理回路の出力を前記クロック発
振器の出力によりホールドさせるフリップフロップとを
備えたことを特徴とする請求項７記載の映像音声信号多
重受信装置。8. A clock oscillator for oscillating a clock controlled by a control voltage, and comparing an output of the clock oscillator with an output from the audio clock reproducing circuit to obtain a control voltage of the clock oscillator. 8. The video / audio signal multiplex receiving apparatus according to claim 7 , further comprising: a phase comparator; and a flip-flop for holding an output of the audio signal processing circuit by an output of the clock oscillator.
信号多重送信装置と、請求項３〜８のいずれかの前記映
像音声信号多重受信装置とを備えたことを特徴とする映
像音声信号多重伝送装置。9. A video / audio signal comprising: the video / audio signal multiplex transmitting apparatus according to claim 1; and the video / audio signal multiplex receiving apparatus according to claim 3. Multiplex transmission equipment.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6318095A JP3010573B2 (en) | 1995-03-22 | 1995-03-22 | Video / audio signal multiplex transmission device, reception device, and transmission device |
| US08/616,191 US5929921A (en) | 1995-03-16 | 1996-03-15 | Video and audio signal multiplex sending apparatus, receiving apparatus and transmitting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6318095A JP3010573B2 (en) | 1995-03-22 | 1995-03-22 | Video / audio signal multiplex transmission device, reception device, and transmission device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265657A JPH08265657A (en) | 1996-10-11 |
| JP3010573B2 true JP3010573B2 (en) | 2000-02-21 |
Family
ID=13221796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6318095A Expired - Fee Related JP3010573B2 (en) | 1995-03-16 | 1995-03-22 | Video / audio signal multiplex transmission device, reception device, and transmission device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3010573B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004023187A (en) | 2002-06-12 | 2004-01-22 | Matsushita Electric Ind Co Ltd | Data transmission apparatus and data receiving apparatus |
| JP5187134B2 (en) * | 2008-10-23 | 2013-04-24 | ソニー株式会社 | Signal processing apparatus and signal processing method |
| JP5307187B2 (en) * | 2011-06-01 | 2013-10-02 | ミハル通信株式会社 | Video transmission device |
| JP5278503B2 (en) * | 2011-06-27 | 2013-09-04 | ソニー株式会社 | Information transmitting apparatus, information transmitting method, and information transmitting / receiving system |
-
1995
- 1995-03-22 JP JP6318095A patent/JP3010573B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08265657A (en) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929921A (en) | Video and audio signal multiplex sending apparatus, receiving apparatus and transmitting apparatus | |
| JP3479518B2 (en) | Synchronizing device and synchronizing method | |
| CA2102928C (en) | Video and audio signal multiplexing apparatus and separating apparatus | |
| US20110010435A1 (en) | Vehicle mounted device, server device, and communication system | |
| PL174674B1 (en) | Video and audio signals synchronising system | |
| US20070286245A1 (en) | Digital signal processing apparatus and data stream processing method | |
| US5721738A (en) | Data transmission method, system, and apparatus | |
| JP3010573B2 (en) | Video / audio signal multiplex transmission device, reception device, and transmission device | |
| JP3119116B2 (en) | Digital video signal output circuit, recording device and reproducing device | |
| JP3286110B2 (en) | Voice packet interpolation device | |
| US8380330B2 (en) | Transmitting apparatus and control method therefor and receiving apparatus and control method therefor | |
| JPS583482A (en) | Video signal digital processor | |
| JP2959225B2 (en) | Digital data transmission device and transmission / reception system using the same | |
| JP2851045B2 (en) | Video digital transmission system and its receiving device | |
| JP2876878B2 (en) | Data transmitter and data receiver | |
| JP3123511B2 (en) | Phase controller | |
| JP3052585B2 (en) | Data transmitter and data receiver | |
| US20010053147A1 (en) | Synchronous data transmission system | |
| JP2003284003A (en) | Digital video signal reproducing device | |
| JPH11275534A (en) | High vision frame synchronizer with aes/ebu audio separation-multiplex function | |
| JP2605435B2 (en) | PCM transmission device, PCM reception device, digital audio interface format data transmission device, and digital audio interface format data reception device | |
| JP3380120B2 (en) | Transmission device | |
| JPH09298719A (en) | Method and device for multiplexing plural digital signals | |
| JP2001119668A (en) | Recorder | |
| JPH01130686A (en) | Method and receiver for time information transmission |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |