JP3123511B2 - Phase controller - Google Patents
Phase controllerInfo
- Publication number
- JP3123511B2 JP3123511B2 JP10151888A JP15188898A JP3123511B2 JP 3123511 B2 JP3123511 B2 JP 3123511B2 JP 10151888 A JP10151888 A JP 10151888A JP 15188898 A JP15188898 A JP 15188898A JP 3123511 B2 JP3123511 B2 JP 3123511B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- information
- clock
- stuff
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、位相制御装置に係
わり、詳細には非同期の送信データをスタッフ多重化
し、受信側にて非同期データをデスタッフ分離するとと
もにクロック再生を行う位相制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase control apparatus, and more particularly, to a phase control apparatus for stuff-multiplexing asynchronous transmission data and de-stuffing the asynchronous data on the receiving side and performing clock recovery.
【０００２】[0002]
【従来の技術】従来、伝送システムにおいて、特にディ
ジタル系の伝送交換システムの送信側と受信側とを同一
クロックで動作させる必要のある場合がある。ところ
が、実際には構成素子のばらつきなどが原因となり、互
いのクロック周波数を同一にすることは難しい。このよ
うなクロック周波数の異なる互いのパルス列を同期化す
る方法の１つにスタッフ同期方式を用いたスタッフ同期
装置がある。2. Description of the Related Art Conventionally, in a transmission system, it is sometimes necessary to operate a transmission side and a reception side of a digital transmission switching system with the same clock. However, in practice, it is difficult to make the clock frequencies identical to each other due to variations in constituent elements. One of the methods for synchronizing pulse trains having different clock frequencies is a stuff synchronizer using a stuff synchronization method.
【０００３】図１３は、このようなスタッフ同期方式の
原理を説明するために、スタッフ同期方式における一連
のパルス列の状態を表わしたものである。図１３（ａ）
に示すように、ここでは送信側ではある周波数のパルス
列を受信側に対して伝送するものとする。通常、スタッ
フ同期方式ではこの入力パルス列の伝送速度よりも幾分
早い伝送速度で受信側に送信され、その際に図１３
（ｂ）のようにスタッフパルスと呼ばれる同期用のパル
ス１０1、１０2が挿入される。これは、送信側と受信側
のクロック周波数により予め挿入位置が決まっていた
り、直接これらのクロックの周波数の違いによりスタッ
フパルスが挿入されたりする。挿入されたスタッフパル
スの位置情報は、スタッフ情報として伝送信号の一部を
用いて多重化されるなどして受信側に通知される。FIG. 13 shows the state of a series of pulse trains in the stuff synchronization system in order to explain the principle of such a stuff synchronization system. FIG. 13 (a)
As shown in (1), it is assumed here that the transmitting side transmits a pulse train of a certain frequency to the receiving side. Normally, in the stuff synchronization system, the input pulse train is transmitted to the receiving side at a transmission rate slightly higher than the transmission rate.
As shown in (b), synchronization pulses 10 1 and 10 2 called stuff pulses are inserted. This is because the insertion position is determined in advance by the clock frequencies on the transmission side and the reception side, or a stuff pulse is inserted directly due to the difference between the frequencies of these clocks. The position information of the inserted stuff pulse is notified to the receiving side, for example, by being multiplexed using a part of the transmission signal as stuff information.
【０００４】受信側では、図１３（ｃ）に示すようにこ
のスタッフ情報よりスタッフパルスの挿入位置を認識し
て、伝送されてきたパルス列からスタッフパルス列を取
り除く。このとき受信側では、瞬時的にパルス列が「歯
抜け」状態になるため、その「歯抜け」部分にジッタが
発生する。しかし、フェーズ・ロックド・ループ（Phas
e Locked Loop：以下、ＰＬＬと略す。）により平滑化
することで、このジッタを取り除くことができる（図１
３の（ｄ））。The receiving side recognizes the insertion position of the stuff pulse from the stuff information as shown in FIG. 13C, and removes the stuff pulse train from the transmitted pulse train. At this time, on the receiving side, the pulse train instantaneously enters a "missing state", so that jitter occurs in the "missing part". However, phase locked loops (Phas
e Locked Loop: Hereinafter abbreviated as PLL. ) Can remove this jitter (FIG. 1).
3 (d)).
【０００５】このスタッフ同期方式を用いて、さらに受
信側でクロックを再生することによって、送信側のクロ
ックと受信側のクロックの周波数同期をとる位相制御装
置がある。[0005] There is a phase control device that synchronizes the frequency of the clock on the transmission side and the clock on the reception side by further reproducing the clock on the reception side using this stuff synchronization method.
【０００６】図１４は、従来提案された位相制御装置の
構成の概要を表わしたものである。この位相制御装置
は、スタッフ多重化回路２０と、スタッフ分離回路２１
とを備えており、これらは伝送路２２を介して接続され
ている。伝送路２２はスタッフ多重化回路２０によって
送出された多重データ２３を、所定の伝送路クロックで
伝送し、多重データ２４としてスタッフ分離回路２１に
送出する。また、伝送路２２から、スタッフ多重化回路
２０には伝送路クロック（ｆｌ）２５として、スタッフ
分離回路２１には伝送路クロック（ｆｌ）２６として、
それぞれ同一周波数の伝送路クロックが供給されてい
る。さらにこの位相制御装置は、スタッフ多重化回路２
０にスタッフ情報を供給するスタッフ情報生成回路２７
と、スタッフ分離回路２１によって分離されたデータに
基づいて受信クロックを生成するＰＬＬ回路２８とを有
している。FIG. 14 shows an outline of a configuration of a conventionally proposed phase control device. This phase control device comprises a stuff multiplexing circuit 20 and a stuff separating circuit 21.
And these are connected via a transmission line 22. The transmission line 22 transmits the multiplexed data 23 transmitted by the stuff multiplexing circuit 20 at a predetermined transmission line clock, and transmits the multiplexed data 23 to the stuff separation circuit 21 as multiplexed data 24. Also, from the transmission line 22, the stuff multiplexing circuit 20 has a transmission line clock (fl) 25, and the stuff separation circuit 21 has a transmission line clock (fl) 26.
Transmission line clocks having the same frequency are supplied. Further, the phase control device is provided with a stuff multiplexing circuit 2
A stuff information generation circuit 27 that supplies stuff information to the stuff 0
And a PLL circuit 28 that generates a reception clock based on the data separated by the stuff separation circuit 21.
【０００７】スタッフ多重化回路２０は、送信データ
（ＳＤ）２９を、スタッフ情報生成回路２７によって生
成されたスタッフ情報（Δｓ）３０を用いてスタッフ化
し、スタッフ情報（Δｓ）３０とともに多重化し、多重
データ２３として伝送路２２に送出する。すなわちスタ
ッフ多重化回路２０に入力された送信データ（ＳＤ）２
９は送信クロック３３に同期して、一旦図示しないメモ
リに書き込まれ、スタッフ情報（Δｓ）３０に基づいて
伝送路クロック（ｆｌ）２３に同期した読み出し信号に
より読み出された後、スタッフ情報（Δｓ）３０ととも
に多重化されて多重データとして送出されるようになっ
ている。The stuff multiplexing circuit 20 stuffs the transmission data (SD) 29 using the stuff information (Δs) 30 generated by the stuff information generating circuit 27, multiplexes the data with the stuff information (Δs) 30, and multiplexes the data. The data is transmitted to the transmission path 22 as data 23. That is, the transmission data (SD) 2 input to the stuff multiplexing circuit 20
9 is once written in a memory (not shown) in synchronization with the transmission clock 33, read out by a read signal synchronized with the transmission line clock (fl) 23 based on the stuff information (Δs) 30, and then stored in the stuff information (Δs ) 30 and are multiplexed and transmitted as multiplexed data.
【０００８】スタッフ分離回路２１は、伝送路２２を介
して伝送されてくる多重データ２４を受信し、受信デー
タ（ＲＤ）３１と、スタッフ情報（Δｓ）３２とを分離
する。その際、受信データ（ＲＤ）３１は、スタッフ情
報（Δｓ）３２を用いてスタッフ分離を行って出力され
る。すなわちスタッフ分離回路２１に入力された多重デ
ータ２４は、伝送データと、スタッフ情報（Δｓ）３２
とに分離される。そして、伝送データは伝送路クロック
（ｆｌ）２６に同期して、一旦図示しないメモリに書き
込まれ、スタッフ情報（Δｓ）３２に基づいて受信クロ
ックｆｒ（３４）に同期した読み出し信号により受信デ
ータ３１として読み出される。また、スタッフ情報（Δ
ｓ）３２は、ＰＬＬ回路２８に入力される。The stuff separating circuit 21 receives the multiplexed data 24 transmitted via the transmission line 22 and separates the received data (RD) 31 from the stuff information (Δs) 32. At this time, the reception data (RD) 31 is output after performing stuff separation using the stuff information (Δs) 32. That is, the multiplexed data 24 input to the stuff separation circuit 21 includes transmission data and stuff information (Δs) 32
And separated. Then, the transmission data is once written in a memory (not shown) in synchronization with the transmission line clock (fl) 26, and is converted into the reception data 31 by a read signal synchronized with the reception clock fr (34) based on the stuff information (Δs) 32. Is read. In addition, staff information (Δ
s) 32 is input to the PLL circuit 28.
【０００９】スタッフ情報生成回路２７は、送信データ
（ＳＤ）２９に同期した送信クロック（ｆｓ）３３と、
伝送路に同期した伝送路クロック（ｆｌ）２５とからス
タッフ情報（Δｓ）３０を生成する。ＰＬＬ回路２８
は、スタッフ分離回路２１によって分離されたスタッフ
情報（Δｓ）３２と、伝送路クロック（ｆｌ）２６とか
ら、受信クロック（ｆｒ）３４を生成する。The stuff information generation circuit 27 includes a transmission clock (fs) 33 synchronized with the transmission data (SD) 29,
The stuff information (Δs) 30 is generated from the transmission line clock (fl) 25 synchronized with the transmission line. PLL circuit 28
Generates a reception clock (fr) 34 from the stuff information (Δs) 32 separated by the stuff separation circuit 21 and the transmission line clock (fl) 26.
【００１０】このような位相制御装置では、送信側にお
いて伝送路クロック（ｆｌ）２５と送信クロック（ｆ
ｓ）３３との周波数差による位相の違いからスタッフ情
報（Δｓ）３０を生成し、伝送路２２と非同期の送信デ
ータ（ＳＤ）２９とともに多重化して伝送する。一方、
受信側において、伝送データとスタッフ情報（Δｓ）３
２に分離した後、スタッフ情報（Δｓ）３２と伝送路ク
ロック（ｆｌ）２６とから受信クロック（ｆｒ）３４を
再生する。この受信クロック（ｆｒ）３４に同期して、
受信して分離した伝送データを読み出すことで受信デー
タ（ＲＤ）３１として出力することができる。したがっ
て、送信側で生成したスタッフ情報（Δｓ）３０を送信
データ（ＲＤ）２９とともに受信側に送信することによ
って、互いに非同期のデータの送受を同期化し、送信ク
ロック（ｆｓ）３３および受信クロック（ｆｒ）３４の
周波数同期をとることが可能となる。In such a phase control device, the transmission side clock (fl) 25 and the transmission clock (f
s) The stuff information (Δs) 30 is generated from the phase difference caused by the frequency difference from the s) 33, and the stuff information (Δs) 30 is multiplexed with the transmission data (SD) 29 that is asynchronous with the transmission line 22 and transmitted. on the other hand,
On the receiving side, the transmission data and the stuff information (Δs) 3
After the division into two, the reception clock (fr) 34 is reproduced from the stuff information (Δs) 32 and the transmission line clock (fl) 26. In synchronization with the reception clock (fr) 34,
By reading the received and separated transmission data, it can be output as reception data (RD) 31. Therefore, by transmitting the stuff information (Δs) 30 generated on the transmission side together with the transmission data (RD) 29 to the reception side, transmission and reception of asynchronous data are synchronized, and the transmission clock (fs) 33 and the reception clock (fr) are synchronized. ) 34 can be synchronized.
【００１１】[0011]
【発明が解決しようとする課題】従来の位相制御装置で
は、上述したようにスタッフ情報を送信データとともに
受信側に伝送することで、送信クロックおよび受信クロ
ックの周波数を同期させることができる。しかし、より
大容量伝送などが要求され、送信クロックおよび受信ク
ロックの周波数が高くなった場合、送信クロックと受信
クロックとの間の位相差を無視することができなくな
り、伝送データの取りこぼしなどが生じてしまう可能性
がある。すなわち、これまで説明した位相制御装置で
は、周波数を同期させることができるが、位相の調整す
ることができないという問題がある。例えば、送信クロ
ックおよびあるいは受信クロックが長時間ドリフトした
場合、これを補償する位相変動を行うことができず、伝
送システムとしての信頼性を低下させる。In the conventional phase control device, the frequency of the transmission clock and the frequency of the reception clock can be synchronized by transmitting the stuff information together with the transmission data to the reception side as described above. However, when higher-capacity transmission is required and the frequencies of the transmission clock and the reception clock are increased, the phase difference between the transmission clock and the reception clock cannot be ignored and transmission data may be lost. Could be That is, in the phase control device described above, the frequency can be synchronized, but the phase cannot be adjusted. For example, when the transmission clock and / or the reception clock drift for a long time, phase fluctuations for compensating for the drift cannot be performed, and the reliability of the transmission system is reduced.
【００１２】このように従来の位相制御装置では、スタ
ッフ情報として例えば“正スタッフ／スタッフなし／負
スタッフ”の３通りの情報しか伝送しないため、これに
合わせて周波数を調整するだけであった。As described above, in the conventional phase control device, only three types of information such as "positive stuff / no stuff / negative stuff" are transmitted as stuff information. Therefore, the frequency is merely adjusted in accordance with the information.
【００１３】また、特開平５−３４６３号公報「スタッ
フ多重通信受信回路」には、例えば多重データの１フレ
ーム中に情報がまったく入らないビットが多数存在した
場合に生じる受信側の書き込みクロックと読み出しクロ
ックとの周波数差の拡大により生じするジッタをＰＬＬ
回路で抑圧できなくなるという問題に対処する技術が開
示されている。すなわち、伝送されたデータから生成し
たクロックを１フレーム周期に分周するとともに、スタ
ッフの有無によりメモリへの書き込みビット数を変更す
る一方、スタッフの有無により可変分周して伝送データ
から生成したクロックの位相に同期させて読み出させる
ようにしている。しかし、この特開平５−３４６３号公
報に開示されている技術では、受信側の同期用バッファ
メモリの書き込みクロックと読み出しクロックの位相差
によるジッタを抑圧するに過ぎず、例えば伝送路を介し
て送信側と受信側の各クロックの位相を調整することが
できない。Japanese Unexamined Patent Publication No. Hei 5-3463, "Stuff Multiplex Communication Receiver Circuit" describes a write clock and a read operation on the receiving side which occur when, for example, there are many bits in which no information is contained in one frame of multiplexed data. PLL can reduce the jitter caused by the widening of the frequency difference from the clock.
Techniques have been disclosed that deal with the problem that circuits cannot be suppressed. That is, the clock generated from the transmitted data is divided into one frame period and the number of bits to be written to the memory is changed depending on the presence or absence of the stuff, while the clock generated from the transmission data is variably divided depending on the presence or absence of the stuff. In synchronization with the phase. However, the technique disclosed in Japanese Patent Application Laid-Open No. Hei 5-3463 only suppresses the jitter due to the phase difference between the write clock and the read clock of the synchronization buffer memory on the receiving side. It is not possible to adjust the phase of each clock on the receiving side and the receiving side.
【００１４】そこで本発明の目的は、伝送路を介して送
信側および受信側のクロックを周波数だけでなく位相も
制御することができる位相制御装置を提供することにあ
る。An object of the present invention is to provide a phase control device capable of controlling not only the frequency but also the phase of a clock on a transmission side and a reception side via a transmission line.
【００１５】[0015]
【課題を解決するための手段】請求項１記載の発明で
は、（イ）伝送データを所定の伝送路クロックに同期し
て伝送するための伝送路と、（ロ）この伝送路クロック
と送信クロックとの位相差に応じた送信周波数情報を生
成する送信周波数情報生成手段と、（ハ）伝送路クロッ
クと送信クロックとの周波数差に応じてスタッフ情報を
生成する第１のスタッフ情報生成手段と、（ニ）送信ク
ロックに同期した送信データをこの第１のスタッフ情報
生成手段によって生成されたスタッフ情報に基づいてス
タッフ化するスタッフ化手段と、（ホ）このスタッフ化
手段によってスタッフ化された送信データと、送信周波
数情報生成手段によって生成された送信周波数情報とを
多重化して伝送路に送出する多重化手段と、（ヘ）伝送
路を介して多重化手段によって送出された伝送データを
受信し伝送データと送信周波数情報とを分離する分離手
段と、（ト）この分離手段によって分離された送信周波
数情報と伝送路クロックによってラッチされた送信周波
数情報との前値差分に応じてスタッフ情報を生成する第
２のスタッフ情報生成手段と、（チ）この第２のスタッ
フ情報生成手段によって生成されたスタッフ情報に基づ
いて分離手段によって分離された伝送データをデスタッ
フ化するデスタッフ化手段と、（リ）第２のスタッフ情
報生成手段によって生成されたスタッフ情報と分離手段
によって分離された送信周波数情報とに基づいて伝送路
クロックと受信クロックの周波数差および位相差を調整
して同期化するクロック同期化手段と、（ヌ）このクロ
ック同期化手段によって周波数差および位相差を調整し
て同期化された受信クロックに同期してデスタッフ化手
段によってデスタッフ化された伝送データを受信データ
として出力する受信データ出力手段とを位相制御装置に
具備させる。According to the first aspect of the present invention, (a) transmission data is synchronized with a predetermined transmission line clock.
A transmission path for transmitting Te, (b) a transmission frequency information generating means for generating a transmit frequency information corresponding to the phase difference between the line clock and the transmission clock, (c) a transmission line clock
Staff information according to the frequency difference between the
A first stuff information generating means for generating, and (d) transmitting data synchronized with a transmission clock to the first stuff information.
Based on the staff information generated by the generation means.
Staffing means to be tough and (e) this staffing
A transmission data staff by means, a multiplexing means for transmitting to a transmission path and the transmission frequency information generated by <br/> multiplexed by the transmission frequency information generating means, multiplexing through the transmission line (f) separating means for separating the received transmission data sent transmitted data and the transmission frequency information by means, (g) transmitting frequency latched by line clock and the transmission frequency information separated by the separating means
Generate staff information according to the difference between the previous value and the number information.
Second staff information generating means, and (h) the second staff
Based on the staff information generated by the
The transmission data separated by the separation means.
Destuffing means and (ii) second staff information
Staff information generated by report generation means and separation means
Transmission path based on transmission frequency information separated by
Adjust the frequency difference and phase difference between clock and receive clock
Clock synchronizing means for synchronizing
Frequency and phase differences are adjusted by
De-stuffing in synchronization with the synchronized receiving clock
And receiving data output means for outputting the transmission data de-stuffed by the stage as reception data.
【００１６】[0016]
【００１７】[0017]
【００１８】[0018]
【００１９】[0019]
【００２０】すなわち請求項１記載の発明では、送信周
波数情報生成手段により伝送路クロックと送信クロック
との位相差に応じた送信周波数情報を生成するようにし
ている。また、第１のスタッフ情報生成手段により伝送
路クロックと送信クロックとの周波数差に応じたスタッ
フ情報を生成するようにしている。そして、第１のスタ
ッフ情報生成手段によって生成されたスタッフ情報を用
いて送信データをスタッフ化して、送信周波数情報生成
手段によって生成された送信周波数情報とともに多重化
して受信側に伝送するようにしている。受信側では、第
２のスタッフ情報生成手段により、分離した送信周波数
情報と伝送路クロックの前値差分に応じたスタッフ情報
を生成し、これを用いて分離した伝送データをデスタッ
フ化して受信データとして出力させる。さらに、分離し
た送信周波数情報と第２のスタッフ情報生成手段によっ
て生成されたスタッフ情報とに基づいて、伝送路クロッ
クと受信クロックとの位相差および周波数差を調整し
て、これらを同期化させるようにしている。That is, in the first aspect of the present invention, the transmission frequency information generating means generates transmission frequency information according to the phase difference between the transmission line clock and the transmission clock. Further, the first stuff information generating means generates stuff information according to the frequency difference between the transmission line clock and the transmission clock. The transmission data is stuffed using the stuff information generated by the first stuff information generation means, multiplexed with the transmission frequency information generated by the transmission frequency information generation means, and transmitted to the receiving side. . On the receiving side, the second stuff information generating means generates stuff information according to the difference between the separated transmission frequency information and the previous value of the transmission line clock, and de-stuffs the separated transmission data using the generated stuff information to obtain the received data. Output. Further, based on the separated transmission frequency information and the stuff information generated by the second stuff information generating means, the phase difference and the frequency difference between the transmission line clock and the reception clock are adjusted, and these are synchronized. I have to.
【００２１】請求項２記載の発明では、請求項１記載の
位相制御装置で、クロック同期化手段は、スタッフ情報
に基づいて伝送路クロックと受信クロックの周波数差を
調整して同期化するクロック周波数同期化手段と、送信
周波数情報に基づいて伝送路クロックと受信クロックの
位相差を調整して同期化するクロック位相差同期化手段
とを備えていることを特徴としている。[0021] In the present invention of claim 2, wherein, in the phase controlling apparatus according to claim 1, wherein the clock synchronization means, clock frequency synchronization by adjusting the frequency difference between the received clock and line clock based on the stuff information It is characterized by comprising a synchronizing means and a clock phase difference synchronizing means for adjusting and synchronizing the phase difference between the transmission line clock and the reception clock based on the transmission frequency information.
【００２２】すなわち請求項２記載の発明では、第２の
スタッフ情報生成手段によって生成されたスタッフ情報
を用いて伝送路クロックと受信クロックの周波数差を調
整して周波数同期を行うようにしている。また、送信周
波数情報を用いて伝送路クロックと受信クロックの位相
差を調整して位相同期を行うようにしている。[0022] That is, in the second aspect of the present invention, is to adjust the frequency difference between the received clock and line clock by using the staff information generated by the second stuff information generating means so as to perform frequency synchronization. In addition, phase synchronization is performed by adjusting the phase difference between the transmission path clock and the reception clock using the transmission frequency information.
【００２３】請求項３記載の発明では、請求項１記載の
位相制御装置で、第２のスタッフ情報生成手段は、伝送
路クロックで送信周波数情報をラッチするラッチ手段
と、ラッチ手段によるラッチ出力と送信周波数情報との
前値差分を計算する減算手段と、この減算手段による減
算結果の閾値を記憶する記憶手段とを備え、減算手段に
よる減算結果が記憶手段に予め記憶されている閾値との
比較結果に応じてスタッフ情報を生成することを特徴と
している。[0023] In a third aspect of the present invention is a phase control device according to claim 1, the second stuff information generating means includes latch means for latching the transmission frequency information in line clock, the latch output by the latch means A subtraction means for calculating a difference between the transmission frequency information and the previous value; and a storage means for storing a threshold value of the result of the subtraction by the subtraction means, wherein the result of the subtraction by the subtraction means is compared with a threshold value previously stored in the storage means. It is characterized in that staff information is generated according to the result.
【００２４】すなわち請求項３記載の発明では、記憶手
段に記憶されている所定の閾値を用いて判定すること
で、非常に簡素な構成でスタッフ情報を生成することが
できる。That is, according to the third aspect of the present invention, the stuff information can be generated with a very simple configuration by making the determination using the predetermined threshold value stored in the storage means.
【００２５】[0025]
【００２６】[0026]
【実施例】以下実施例につき本発明を詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to embodiments.
【００２７】第１の実施例 First Embodiment
【００２８】図１は、本発明の第１の実施例における位
相制御装置の構成の概要を表わしたものである。但し、
図１４に示す従来提案された位相制御装置と同一の部分
には同一符号を付している。この位相制御装置は、スタ
ッフ多重化回路４０と、スタッフ分離回路４１と備えて
おり、これらは伝送路２２を介して接続されている。伝
送路２２はスタッフ多重化回路４０によって送出された
多重データ４２を所定の伝送路クロックで伝送し、多重
データ４３としてスタッフ分離回路４１に送出する。ま
た、伝送路２２からスタッフ多重化回路４０には伝送路
クロック（ｆｌ）２５として、スタッフ分離回路２１に
は伝送路クロック（ｆｌ）２６として、それぞれ同一周
波数の伝送路クロックが供給されている。FIG. 1 shows the outline of the configuration of the phase control device according to the first embodiment of the present invention. However,
The same parts as those of the conventionally proposed phase control device shown in FIG. 14 are denoted by the same reference numerals. This phase control device includes a stuff multiplexing circuit 40 and a stuff separating circuit 41, which are connected via a transmission line 22. The transmission path 22 transmits the multiplexed data 42 transmitted by the stuff multiplexing circuit 40 at a predetermined transmission path clock, and transmits the multiplexed data 43 to the stuff separation circuit 41 as multiplexed data 43. A transmission line clock having the same frequency is supplied from the transmission line 22 to the stuff multiplexing circuit 40 as a transmission line clock (fl) 25 and to the stuff separation circuit 21 as a transmission line clock (fl) 26.
【００２９】さらにこの位相制御装置は、スタッフ多重
化回路４０にスタッフ情報を供給する公知のスタッフ情
報生成回路２７と、スタッフ多重回路４０に送信周波数
情報を供給する周波数情報生成回路４４と、送信周波数
情報により位相同期の制御を行う位相制御回路４５と、
位相制御回路４５の制御によりスタッフ情報に基づいて
受信クロックを生成するＰＬＬ回路４６とを有してい
る。The phase control apparatus further includes a well-known stuff information generating circuit 27 for supplying stuff information to the stuff multiplexing circuit 40, a frequency information generating circuit 44 for supplying transmission frequency information to the stuff multiplexing circuit 40, A phase control circuit 45 that controls phase synchronization based on information;
And a PLL circuit 46 that generates a reception clock based on the stuff information under the control of the phase control circuit 45.
【００３０】スタッフ多重化回路４０は、送信データ
（ＳＤ）２９を、スタッフ情報生成回路２７によって生
成されたスタッフ情報（Δｓ）３０を用いてスタッフ化
し、スタッフ情報（Δｓ）３０と周波数情報生成回路４
４によって生成された送信周波数情報（Δｆｓ）４７と
ともに多重化し、多重データ４２として伝送路２２に送
出する。スタッフ分離回路４１は、伝送路２２を介して
伝送されてくる多重データ４３を受信し、受信データ
（ＲＤ）３１と、スタッフ情報（Δｓ）３２と、送信周
波数情報（Δｆｓ）４８とを分離する。その際、受信デ
ータ（ＲＤ）３１は、スタッフ情報（Δｓ）３２を用い
たスタッフ分離が行われて出力される。The stuff multiplexing circuit 40 stuffs the transmission data (SD) 29 using the stuff information (Δs) 30 generated by the stuff information generating circuit 27, and generates the stuff information (Δs) 30 and the frequency information generating circuit. 4
4 and multiplexed with the transmission frequency information (Δfs) 47 generated as described above, and send out the multiplexed data 42 to the transmission line 22. The stuff separation circuit 41 receives the multiplexed data 43 transmitted via the transmission line 22, and separates the received data (RD) 31, stuff information (Δs) 32, and transmission frequency information (Δfs) 48. . At this time, the reception data (RD) 31 is subjected to stuff separation using the stuff information (Δs) 32 and output.
【００３１】スタッフ情報生成回路２７は、送信データ
（ＳＤ）２９に同期した送信クロック（ｆｓ）３３と、
伝送路に同期した伝送路クロック（ｆｌ）２５とからス
タッフ情報（Δｓ）を生成する。周波数情報生成回路４
４は、送信クロック（ｆｓ）３３と、伝送路クロック
（ｆｌ）２５とから送信周波数情報（Δｆｓ）４７を生
成する。位相制御回路４５は、伝送路クロック（ｆｌ）
２６と、送信周波数情報（Δｆｓ）４８と、受信クロッ
ク（ｆｒ）３４とから位相制御情報４９を生成する。Ｐ
ＬＬ回路４６は、伝送路クロック（ｆｌ）２６と、スタ
ッフ情報（Δｓ）３２と、位相制御回路４５からの位相
制御情報４９とから受信クロック（ｆｒ）３４を生成す
る。The stuff information generation circuit 27 includes a transmission clock (fs) 33 synchronized with the transmission data (SD) 29,
The stuff information (Δs) is generated from the transmission line clock (fl) 25 synchronized with the transmission line. Frequency information generation circuit 4
4 generates transmission frequency information (Δfs) 47 from the transmission clock (fs) 33 and the transmission line clock (fl) 25. The phase control circuit 45 outputs the transmission line clock (fl)
26, phase control information 49 is generated from the transmission frequency information (Δfs) 48 and the reception clock (fr) 34. P
The LL circuit 46 generates a reception clock (fr) 34 from the transmission line clock (fl) 26, the stuff information (Δs) 32, and the phase control information 49 from the phase control circuit 45.
【００３２】このように第１の実施例における位相制御
装置は、伝送路と非同期の伝送データをスタッフ多重化
して送信し、受信側にて非同期のデータをデスタッフす
るとともに同時に送信したスタッフ情報と送信周波数情
報とにより、送信クロックと周波数同期および位相同期
が施された受信クロックを生成することができるように
なっている。As described above, the phase control apparatus according to the first embodiment transmits the transmission data asynchronous with the transmission line by stuff multiplexing, destuffs the asynchronous data on the receiving side, and adds the stuff information transmitted at the same time. With the transmission frequency information, it is possible to generate a reception clock that has been frequency-synchronized and phase-synchronized with the transmission clock.
【００３３】以下では、図１に示した第１の実施例にお
ける位相制御装置の構成要部について詳細に説明する。Hereinafter, the main components of the phase control device according to the first embodiment shown in FIG. 1 will be described in detail.
【００３４】図２は、図１に示したスタッフ多重化回路
４０の構成要部の概要を表わしたものである。スタッフ
多重化回路４０は、送信データ（ＳＤ）２９をバッファ
リングするバッファメモリ５０と、バッファメモリ５０
の読み出し制御を行う読出制御回路５１と、伝送データ
およびスタッフ情報（Δｓ）３０および送信周波数情報
（Δｆｓ）４７を多重化する多重化回路（Multiplex Ci
rcuit：以下、ＭＵＸと略す。）５２とを備えている。
送信データ（ＳＤ）２９は、送信クロック（ｆｓ）３３
に同期してバッファメモリ５０に書き込まれる。そし
て、スタッフ情報生成回路２７によって生成されたスタ
ッフ情報（Δｓ）３０に基づいて、伝送路クロック（ｆ
ｌ）２５に同期した読出信号５３によりバッファメモリ
５０からスタッフ化された伝送データとして読み出され
る。ＭＵＸ５２では、バッファメモリ５０から読み出さ
れスタッフ化された伝送データと、スタッフ情報（Δ
ｓ）３０と、送信周波数情報（Δｆｓ）４７とが多重化
され、多重データ４２として出力される。FIG. 2 shows an outline of the main components of the stuff multiplexing circuit 40 shown in FIG. The stuff multiplexing circuit 40 includes a buffer memory 50 for buffering the transmission data (SD) 29, and a buffer memory 50.
And a multiplexing circuit (Multiplex Ci) for multiplexing transmission data and stuff information (Δs) 30 and transmission frequency information (Δfs) 47.
rcuit: hereinafter abbreviated as MUX. ) 52.
The transmission data (SD) 29 includes a transmission clock (fs) 33
Is written to the buffer memory 50 in synchronism with. Then, based on the stuff information (Δs) 30 generated by the stuff information generation circuit 27, the transmission line clock (f)
l) The data is read as stuffed transmission data from the buffer memory 50 by the read signal 53 synchronized with 25. In the MUX 52, the stuffed transmission data read from the buffer memory 50 and the stuff information (Δ
s) 30 and transmission frequency information (Δfs) 47 are multiplexed and output as multiplexed data 42.
【００３５】このように、送信データ（ＳＤ）２９は、
一旦バッファメモリ５０に送信クロック（ｆｓ）３３に
同期して書き込まれる。そして、スタッフ情報生成回路
２７で検出されたスタッフ挿入位置に基づくスタッフ情
報（Δｓ）３０に応じて、伝送路クロック（ｆｌ）２５
で同期して読み出される。これにより、送信クロック
（ｆｓ）３３と伝送路クロック（ｆｌ）２５との周波数
の違いにより伝送ミスを防ぎ、非同期伝送系の安定した
通信を可能としている。As described above, the transmission data (SD) 29 is
The data is temporarily written to the buffer memory 50 in synchronization with the transmission clock (fs) 33. Then, in response to the stuff information (Δs) 30 based on the stuff insertion position detected by the stuff information generating circuit 27, the transmission line clock (fl) 25
Are read out synchronously. This prevents transmission errors due to a difference in frequency between the transmission clock (fs) 33 and the transmission line clock (fl) 25, and enables stable communication in an asynchronous transmission system.
【００３６】図３は、図１に示したスタッフ分離回路４
１の構成要部の概要を表わしたものである。スタッフ分
離回路４１は、多重データ４３を受信して伝送データお
よびスタッフ情報（Δｓ）３２および送信周波数情報
（Δｆｓ）４８を分離する分離回路（Demultiplex Circ
uit:以下、ＤＭＵＸと略す。）５４と、ＤＭＵＸ５４で
分離された伝送データをバッファリングするバッファメ
モリ５５と、バッファメモリ５５の読み出し制御を行う
読出制御回路５６とを備えている。多重データ４３は、
ＤＭＵＸ５４において、伝送データと、スタッフ情報
（Δｓ）３２と、送信周波数情報（Δｆｓ）４８とに分
離される。伝送データは、伝送路クロック（ｆｌ）２６
に同期してバッファメモリ５５に書き込まれる。そし
て、分離したスタッフ情報（Δｓ）３２に基づいて、受
信クロック（ｆｒ）３４に同期した読出信号５７により
バッファメモリ５５からデスタッフ化された受信データ
（ＲＤ）３１として読み出される。FIG. 3 shows the stuff separation circuit 4 shown in FIG.
1 shows an outline of a main part of the configuration. The stuff separation circuit 41 receives the multiplexed data 43 and separates the transmission data and the stuff information (Δs) 32 and the transmission frequency information (Δfs) 48 from each other.
uit: Hereafter abbreviated as DMUX. ) 54, a buffer memory 55 for buffering the transmission data separated by the DMUX 54, and a read control circuit 56 for controlling reading of the buffer memory 55. The multiplex data 43 is
In the DMUX 54, the data is separated into transmission data, stuff information (Δs) 32, and transmission frequency information (Δfs) 48. The transmission data is a transmission line clock (fl) 26
Is written to the buffer memory 55 in synchronization with Then, based on the separated stuff information (Δs) 32, the read data 57 is read out from the buffer memory 55 as the destuffed reception data (RD) 31 by a read signal 57 synchronized with the reception clock (fr) 34.
【００３７】このように、ＤＭＵＸ５４により分離され
た伝送データを、伝送路クロック（ｆｌ）２６に同期し
て一旦バッファメモリ５５に書き込み、同時に分離した
スタッフ情報（Δｓ）３２に応じて、受信クロック（ｆ
ｒ）３４に同期して受信データ（ＲＤ）３１として読み
出すようにしている。これにより、伝送路クロック（ｆ
ｌ）２６と受信クロック（ｆｒ）３４との周波数の違い
による伝送ミスを防ぎ、非同期伝送系の安定した通信を
可能としている。As described above, the transmission data separated by the DMUX 54 is once written in the buffer memory 55 in synchronization with the transmission line clock (fl) 26, and at the same time, in accordance with the separated stuff information (Δs) 32, the reception clock ( f
r) The received data (RD) 31 is read out in synchronization with 34. Thereby, the transmission line clock (f
l) Transmission errors due to a difference in frequency between the reception clock (fr) and the reception clock (fr) are prevented, and stable communication of the asynchronous transmission system is enabled.
【００３８】図４は、図１に示した周波数情報生成回路
４４の構成要部の概要を表わしたものである。周波数情
報生成回路４４は、送信クロック（ｆｓ）３３をカウン
トするｎビットカウンタ５８と、伝送路クロック（ｆ
ｌ）２５を１／ｍ分周する１／ｍ分周回路５９と、ｎビ
ットカウンタ５８によるカウント結果を１／ｍ分周回路
５９によって分周されたクロックでラッチするフリップ
フロップ６０とを備えている。ｎビットカウンタ５８の
出力を、伝送路クロック（ｆｌ）２５を１／ｍ分周した
クロックでラッチしたフリップフロップ６０の出力は一
般に実数となり、次の（１）式で表わすことができる。FIG. 4 shows an outline of the main components of the frequency information generating circuit 44 shown in FIG. The frequency information generation circuit 44 includes an n-bit counter 58 that counts the transmission clock (fs) 33 and a transmission line clock (f
l) A 1 / m frequency dividing circuit 59 for dividing 25 by 1 / m, and a flip-flop 60 for latching the count result of the n-bit counter 58 with the clock divided by the 1 / m frequency dividing circuit 59 I have. The output of the flip-flop 60 obtained by latching the output of the n-bit counter 58 with a clock obtained by dividing the transmission line clock (fl) 25 by 1 / m is generally a real number and can be expressed by the following equation (1).
【００３９】 フリップフロップ６０の出力 ＝ （ｍ×ｆｓ／ｆｌ）／２n ＝ ｋｉ．ｋｄ ・・・（１） （但し、ｋｉは整数部、ｋｄは小数点以下の部分を示
す。）Output of flip-flop 60 = (m × fs / fl) / 2 n = ki. kd (1) (However, ki indicates an integer part, and kd indicates a part below a decimal point.)
【００４０】したがって、周波数情報生成回路４４から
出力される送信周波数情報（Δｆｓ）４７は、ｎビット
構成であり、“２n×ｋｄ”のデータとして出力され
る。ここで、分周比（ｍ，ｎ）を任意に設定することで
送信周波数情報（Δｆｓ）４７が表わす周波数精度を調
整することができる。Therefore, the transmission frequency information (Δfs) 47 output from the frequency information generation circuit 44 has an n-bit configuration and is output as “2 n × kd” data. Here, the frequency accuracy represented by the transmission frequency information (Δfs) 47 can be adjusted by arbitrarily setting the frequency division ratio (m, n).
【００４１】図５は、図１に示したＰＬＬ回路４６の構
成要部の概要を表わしたものである。このＰＬＬ回路４
６は、スタッフ情報（Δｓ）３２あるいは位相制御情報
４９に応じて分周比が可変の分周回路６１と、分周回路
６１の分周クロックと伝送路クロック（ｆｌ）２６との
位相を比較する位相比較回路６２と、位相比較回路６２
の出力の高調波成分を除去する低域フィルタ（Low Pass
Filter：ＬＰＦ）６３と、送信クロック（Δｆｓ）の
（Ｎ±Ｓｎ±ｆｎ）逓倍の周波数のクロックを出力する
電圧制御発振器（Voltage Controlled Oscillator：Ｖ
ＣＯ）６４とを備えている。分周回路６１は、本来の１
／Ｎ分周から、スタッフ情報（Δｓ）３２に応じて“±
Ｓｎ”だけ可変であり、受信クロック（ｆｒ）３４と送
信クロック（ｆｓ）の周波数同期のための周波数制御が
行われる。さらに、この分周回路６１は、図５に示した
位相制御回路４５で生成された位相制御情報４９に応じ
て“±ｆｎ”だけ分周比が可変になっており、受信クロ
ック（ｆｒ）３４と送信クロック（ｆｓ）との位相同期
のための位相制御が行われる。FIG. 5 shows an outline of the main components of the PLL circuit 46 shown in FIG. This PLL circuit 4
Reference numeral 6 denotes a frequency dividing circuit 61 having a variable frequency dividing ratio according to the stuff information (Δs) 32 or the phase control information 49, and a phase comparison between the frequency-divided clock of the frequency dividing circuit 61 and the transmission line clock (fl) 26. Phase comparison circuit 62 and phase comparison circuit 62
Low-pass filter (Low Pass
Filter: LPF 63 and a voltage-controlled oscillator (Voltage Controlled Oscillator: V) that outputs a clock having a frequency multiplied by (N ± Sn ± fn) of the transmission clock (Δfs).
CO) 64. The frequency dividing circuit 61 uses the original 1
/ N frequency division and “±” according to the staff information (Δs) 32
Sn ”is variable, and frequency control for frequency synchronization of the reception clock (fr) 34 and the transmission clock (fs) is performed. Further, the frequency dividing circuit 61 is a phase control circuit 45 shown in FIG. The frequency division ratio is variable by "± fn" according to the generated phase control information 49, and phase control for phase synchronization between the reception clock (fr) 34 and the transmission clock (fs) is performed.
【００４２】図６は、図１に示した位相制御回路４５の
構成要部の概要を表わしたものである。この位相制御回
路４５は、受信クロック（ｆｒ）３４をカウントすると
ともに初期化信号６５で送信周波数情報（Δｆｓ）４８
をロードするｎビットカウント６６と、伝送路クロック
（ｆｌ）２６を１／ｍ分周する１／ｍ分周回路５９と、
ｎビットカウンタ６６のカウント結果を１／ｍ分周回路
５９によって伝送路クロック（ｆｌ）２６が１／ｍ分周
したクロックでラッチするフリップフロップ６７と、ｎ
ビットの送信周波数情報（Δｆｓ）４８とフリップフロ
ップ６７の出力としてのｎビットの受信周波数情報（Δ
ｆｒ）６８との減算を行う減算器６９と、減算器６９に
よる減算結果の符号およびその絶対値が予め設定されて
いる第１の閾値（±Ｔｈ１）よりも大きいか否かを判定
する閾値判定回路７０とを備えている。閾値判定回路７
０は、減算結果が第１の閾値（±Ｔｈ１）よりも大きい
か小さいかを示す２ビットの位相制御情報４９を出力す
るとともに、第２の閾値（±Ｔｈ２）を越えたときに初
期化信号６５をｎビットカウンタ６６に対して出力する
（Ｔｈ１≦Ｔｈ２）。FIG. 6 shows an outline of a main part of the configuration of the phase control circuit 45 shown in FIG. The phase control circuit 45 counts the reception clock (fr) 34 and transmits the transmission frequency information (Δfs) 48 with the initialization signal 65.
, A 1 / m frequency dividing circuit 59 for dividing the transmission line clock (fl) 26 by 1 / m,
a flip-flop 67 for latching the count result of the n-bit counter 66 with a clock obtained by dividing the transmission line clock (fl) 26 by 1 / m by a 1 / m dividing circuit 59;
Bit transmission frequency information (Δfs) 48 and n-bit reception frequency information (Δ
fr) 68, a subtractor 69 for performing subtraction from 68, and a threshold value determination for determining whether the sign of the result of the subtraction by the subtractor 69 and its absolute value are greater than a first threshold value (± Th1) set in advance. And a circuit 70. Threshold judgment circuit 7
0 outputs 2-bit phase control information 49 indicating whether the subtraction result is larger or smaller than the first threshold value (± Th1), and outputs an initialization signal when the subtraction result exceeds the second threshold value (± Th2). 65 is output to the n-bit counter 66 (Th1 ≦ Th2).
【００４３】このように位相制御回路４５は、送信周波
数情報（Δｆｓ）４８と受信周波数情報（Δｆｒ）６８
との差分より、送信クロック（ｆｓ）と受信クロック
（ｆｒ）との位相差を検出することができる。As described above, the phase control circuit 45 transmits the transmission frequency information (Δfs) 48 and the reception frequency information (Δfr) 68
, The phase difference between the transmission clock (fs) and the reception clock (fr) can be detected.
【００４４】図７は、図６に示した位相制御回路４５に
よる位相制御の概要を表わしたものである。縦軸は、送
信周波数情報（Δｆｓ）と受信周波数情報（Δｆｒ）４
８の差分である位相情報（Δｐｈ）７１であり、この位
相情報（Δｐｈ）７１を時間経過とともに表わしたもの
である。また、“±Ｔｈ１”は閾値判定回路７０で予め
設定されている閾値である。すなわち、位相情報（Δｐ
ｈ）７１が“±Ｔｈ１”の範囲内にあるとき（図７の７
２）は、位相制御情報４９は分周回路６１の分周比の補
正は行わない（分周比＝１／（Ｎ±Ｓｎ））。しかし、
位相情報（Δｐｈ）７１が、“＋Ｔｈ１”より大きくな
ると（図７の７３）、分周回路６１の分周比を“＋ｆ
ｎ”だけ補正するような位相制御情報４９を生成する
（分周比＝１／（Ｎ±Ｓｎ＋ｆｎ））。一方、位相情報
（Δｐｈ）７１が、“−Ｔｈ”より小さくなると（図７
の７４）、分周回路６１の分周比を“−ｆｎ”だけ補正
するような位相制御情報４９を生成する（分周比＝１／
（Ｎ±Ｓｎ−ｆｎ））。また、初期化状態あるいはＰＬ
Ｌ回路４６の過渡状態により位相情報（Δｐｈ）が第２
の閾値（±Ｔｈ２）を超えた場合には、初期化信号６５
をｎビットカウンタ６６に対して出力する。FIG. 7 shows an outline of the phase control by the phase control circuit 45 shown in FIG. The vertical axis represents transmission frequency information (Δfs) and reception frequency information (Δfr) 4
8 is phase information (Δph) 71, which is a difference of 8, and represents the phase information (Δph) 71 with the passage of time. “± Th1” is a threshold value set in advance by the threshold value determination circuit 70. That is, the phase information (Δp
h) When 71 is within the range of “± Th1” (7 in FIG. 7)
In 2), the phase control information 49 does not correct the dividing ratio of the dividing circuit 61 (dividing ratio = 1 / (N ± Sn)). But,
When the phase information (Δph) 71 becomes larger than “+ Th1” (73 in FIG. 7), the dividing ratio of the dividing circuit 61 is set to “+ f”.
The phase control information 49 that corrects by "n" is generated (frequency division ratio = 1 / (N ± Sn + fn)). On the other hand, when the phase information (Δph) 71 becomes smaller than “−Th” (FIG. 7).
74), and generates the phase control information 49 that corrects the frequency division ratio of the frequency division circuit 61 by “−fn” (frequency division ratio = 1/1).
(N ± Sn-fn)). In addition, the initialization state or PL
Due to the transient state of the L circuit 46, the phase information (Δph)
Exceeds the threshold value (± Th2), the initialization signal 65
Is output to the n-bit counter 66.
【００４５】このようにして生成された位相制御情報４
９を用いて、図５に示したＰＬＬ回路４６によって生成
される受信クロック（ｆｒ）３４のきめこまかい制御を
行う。The phase control information 4 thus generated
9, the fine control of the reception clock (fr) 34 generated by the PLL circuit 46 shown in FIG.
【００４６】これまで説明したように本発明の第１の実
施例における位相制御装置は、スタッフ情報のみならず
送信周波数情報を伝送データに多重化して伝送すること
で、送信クロックと受信クロックの周波数同期および位
相同期を行うことができる。As described above, the phase control apparatus according to the first embodiment of the present invention multiplexes not only the stuff information but also the transmission frequency information into the transmission data, and transmits the multiplexed data. Synchronization and phase synchronization can be performed.
【００４７】第２の実施例 Second Embodiment
【００４８】第１の実施例における位相制御装置は、送
信側から伝送データとともにスタッフ情報および送信周
波数情報を多重化して受信側に伝送することで、送信ク
ロックと受信クロックとの周波数同期制御および位相同
期制御を行っていた。しかし、第２の実施例における位
相制御装置は、受信側にスタッフ情報を伝送することな
く送信周波数情報のみで送信クロックと受信クロックの
周波数同期制御および位相同期制御を行う。The phase control apparatus according to the first embodiment multiplexes the stuff information and the transmission frequency information together with the transmission data from the transmission side and transmits the multiplexed information to the reception side. Synchronous control was being performed. However, the phase control device according to the second embodiment performs the frequency synchronization control and the phase synchronization control of the transmission clock and the reception clock only by the transmission frequency information without transmitting the stuff information to the receiving side.
【００４９】図８は、本発明の第２の実施例における位
相制御装置の構成の概要を表わしたものである。但し、
図１に示す第１の実施例における位相制御装置と同一の
部分には同一符号を付し、適宜説明を省略する。この位
相制御装置は、スタッフ多重化回路８０と、スタッフ分
離回路８１とを備えており、これらは伝送路２２を介し
て接続されている。伝送路２２はスタッフ多重化回路８
０によって送出された多重データ８２を所定の伝送路の
伝送路クロックで伝送し、多重データ８３としてスタッ
フ分離回路８１に送出する。FIG. 8 shows an outline of the configuration of the phase control device according to the second embodiment of the present invention. However,
The same portions as those of the phase control device according to the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted as appropriate. This phase control device includes a stuff multiplexing circuit 80 and a stuff separating circuit 81, which are connected via a transmission line 22. The transmission line 22 is a stuff multiplexing circuit 8
The multiplexed data 82 transmitted by “0” is transmitted by a transmission line clock of a predetermined transmission line, and transmitted to the stuff separation circuit 81 as the multiplexed data 83.
【００５０】さらに、この位相制御装置は、周波数情報
生成回路８４と、位相制御回路８２と、ＰＬＬ回路４６
とを有している。周波数情報生成回路８４は、送信クロ
ック（ｆｓ）３３および伝送路クロック（ｆｌ）２５か
らスタッフ情報（Δｓ）８６および送信周波数情報（Δ
ｆｓ）８７を生成し、スタッフ多重化回路８０に供給す
る。位相制御回路８５は、受信クロック（ｆｒ）３４お
よび伝送路クロック（ｆｌ）２６およびスタッフ分離回
路８１によって分離された送信周波数情報（Δｆｓ）８
８を用いて２ビットの位相制御情報８９を生成する。さ
らに、この位相制御回路８５は送信周波数情報（Δｆ
ｓ）８８からスタッフ情報（Δｓ）９０を生成してスタ
ッフ分離回路８１に供給することができるようになって
いる。ＰＬＬ回路４６は、伝送路クロック（ｆｌ）２６
から位相制御回路８５によって生成された位相制御情報
８９とスタッフ情報（Δｓ）８０とに基づいて受信クロ
ック（ｆｒ）３４の周波数制御および位相制御を行う。Further, this phase control device includes a frequency information generation circuit 84, a phase control circuit 82, and a PLL circuit 46.
And The frequency information generation circuit 84 generates the stuff information (Δs) 86 and the transmission frequency information (Δ) from the transmission clock (fs) 33 and the transmission line clock (fl) 25.
fs) 87 is generated and supplied to the stuff multiplexing circuit 80. The phase control circuit 85 includes a reception clock (fr) 34, a transmission line clock (fl) 26, and transmission frequency information (Δfs) 8 separated by the stuff separation circuit 81.
8 is used to generate 2-bit phase control information 89. Further, the phase control circuit 85 transmits the transmission frequency information (Δf
s) 88 to generate stuff information (Δs) 90 and supply it to the stuff separation circuit 81. The PLL circuit 46 has a transmission line clock (fl) 26
Then, the frequency control and the phase control of the reception clock (fr) 34 are performed based on the phase control information 89 generated by the phase control circuit 85 and the stuff information (Δs) 80.
【００５１】図９は、図８に示したスタッフ多重化回路
８０の構成要部の概要を表わしたものである。スタッフ
多重化回路８０は、送信データ（ＳＤ）２９をバッファ
リングするバッファメモリ９０と、バッファメモリ９０
の読み出し制御を行う読出制御回路９１と、伝送データ
およびスタッフ情報（Δｓ）８６および送信周波数情報
（Δｆｓ）８７を多重化するＭＵＸ９２とを備えてい
る。送信データ（ＳＤ）２９は、送信クロック（ｆｓ）
３３に同期してバッファメモリ９０に書き込まれる。そ
して、周波数情報生成回路８４によって生成されたスタ
ッフ情報（Δｓ）８６に基づいて、伝送路クロック（ｆ
ｌ）２５に同期した読出信号９３によりバッファメモリ
９０からスタッフ化された伝送データとして読み出され
る。ＭＵＸ９２では、バッファメモリ９０から読み出さ
れスタッフ化された伝送データと送信周波数情報（Δｆ
ｓ）８７のみが多重化され、多重データ８２として出力
されることになる。FIG. 9 shows an outline of a main part of the configuration of the stuff multiplexing circuit 80 shown in FIG. The stuff multiplexing circuit 80 includes a buffer memory 90 for buffering the transmission data (SD) 29, and a buffer memory 90.
And a MUX 92 for multiplexing transmission data and stuff information (Δs) 86 and transmission frequency information (Δfs) 87. The transmission data (SD) 29 is a transmission clock (fs)
The data is written to the buffer memory 90 in synchronization with 33. Then, based on the stuff information (Δs) 86 generated by the frequency information generation circuit 84, the transmission line clock (f
l) The data is read from the buffer memory 90 as stuffed transmission data by the read signal 93 synchronized with 25. In the MUX 92, the stuffed transmission data read from the buffer memory 90 and the transmission frequency information (Δf
s) Only 87 is multiplexed and output as multiplexed data 82.
【００５２】このように第１の実施例におけるスタッフ
多重化回路４０と異なるところは、スタッフ情報（Δ
ｓ）を用いて送信データ（ＳＤ）をスタッフ多重化する
が、スタッフ情報（Δｓ）は多重して伝送することな
く、送信周波数情報（Δｆｓ）のみを伝送データに多重
化して伝送路に送出する点である。The difference from the stuff multiplexing circuit 40 in the first embodiment is that the stuff information (Δ
The transmission data (SD) is stuff multiplexed using s), but the stuff information (Δs) is not multiplexed and transmitted, but only the transmission frequency information (Δfs) is multiplexed on the transmission data and transmitted to the transmission path. Is a point.
【００５３】図１０は、図８に示したスタッフ分離回路
８１の構成要部の概要を表わしたものである。このスタ
ッフ分離回路８１は、多重データ８３を受信して伝送デ
ータおよび送信周波数情報（Δｆｓ）８８を分離するＤ
ＭＵＸ９４と、ＤＭＵＸ９４で分離された伝送データを
バッファリングするバッファメモリ９５と、バッファメ
モリ９５の読み出し制御を行う読出制御回路９６とを備
えている。多重データ８３は、ＤＭＵＸ９４において、
伝送データと送信周波数情報（Δｆｓ）８８とに分離さ
れる。伝送データは、伝送路クロック（ｆｌ）２６に同
期してバッファメモリ９５に書き込まれる。そして、位
相制御回路８５によって生成されて入力されたスタッフ
情報（Δｓ）９０に基づいて、受信クロック（ｆｒ）３
４に同期した読出信号９７によりバッファメモリ９５か
らデスタッフ化された受信データ（ＲＤ）３１として読
み出される。FIG. 10 shows an outline of the main components of the stuff separation circuit 81 shown in FIG. The stuff separation circuit 81 receives the multiplexed data 83 and separates the transmission data and transmission frequency information (Δfs) 88 from D.
The MUX 94 includes a buffer memory 95 that buffers transmission data separated by the DMUX 94, and a read control circuit 96 that controls reading of the buffer memory 95. The multiplex data 83 is
It is separated into transmission data and transmission frequency information (Δfs) 88. The transmission data is written to the buffer memory 95 in synchronization with the transmission line clock (fl) 26. Then, based on the stuff information (Δs) 90 generated and input by the phase control circuit 85, the reception clock (fr) 3
4 is read out from the buffer memory 95 as the destuffed received data (RD) 31 by the read signal 97 synchronized with the “4”.
【００５４】このように第１の実施例におけるスタッフ
分離回路４１と異なるところは、分離した伝送データか
らスタッフ情報（Δｓ）を用いて受信データ（ＲＤ）を
デスタッフ分離化するが、このスタッフ情報（Δｓ）は
位相制御回路８５において送信周波数情報（Δｆｓ）を
用いて生成されたものが入力される点である。The difference from the stuff separating circuit 41 in the first embodiment is that the received data (RD) is destuffed from the separated transmission data using the stuff information (Δs). (Δs) is a point where a signal generated using the transmission frequency information (Δfs) in the phase control circuit 85 is input.
【００５５】図１１は、図８に示した周波数情報生成回
路８４の構成要部の概要を表わしたものである。この周
波数情報生成回路８４は、送信クロック（ｆｓ）３３を
カウントするｎビットカウンタ９８と、伝送路クロック
（ｆｌ）２５を１／ｍ分周する１／ｍ分周回路５９と、
ｎビットカウンタ９８のカウント結果を１／ｍ分周回路
５９によって伝送路クロック（ｆｌ）２５を１／ｍ分周
したクロックでラッチして送信周波数情報（Δｆｓ）８
７として出力するフリップフロップ９９と、ｎビットカ
ウンタ９８のカウント結果と送信周波数情報（Δｆｓ）
８７の差分を周波数情報の差分として計算する減算器１
００と、減算器１００の減算結果に応じてスタッフ情報
（Δｓ）８６を生成するための閾値を記憶する読み出し
専用メモリ（Read Only Memory：以下、ＲＯＭと略
す。）１０１とを備えている。すなわち減算器１００に
おいて周波数情報の前値差分を計算し、ＲＯＭ１０１に
記憶されている予め定められてた閾値を超えたか否かを
判定してスタッフ情報（Δｓ）８６を出力することがで
きるようになっている。FIG. 11 shows an outline of a main part of the configuration of the frequency information generation circuit 84 shown in FIG. The frequency information generating circuit 84 includes an n-bit counter 98 for counting the transmission clock (fs) 33, a 1 / m frequency dividing circuit 59 for dividing the transmission line clock (fl) 25 by 1 / m,
The count result of the n-bit counter 98 is latched by the 1 / m dividing circuit 59 with the clock obtained by dividing the transmission line clock (fl) 25 by 1 / m, and the transmission frequency information (Δfs) 8
7, the count result of the n-bit counter 98 and transmission frequency information (Δfs)
Subtractor 1 for calculating the difference of 87 as the difference of the frequency information
00, and a read-only memory (hereinafter abbreviated as ROM) 101 for storing a threshold for generating the stuff information (Δs) 86 according to the subtraction result of the subtractor 100. That is, the subtractor 100 calculates the difference of the previous value of the frequency information, determines whether or not the difference exceeds a predetermined threshold value stored in the ROM 101, and outputs the stuff information (Δs) 86. Has become.
【００５６】このように周波数情報生成回路８４は、送
信クロック（ｆｓ）３３および伝送路クロック（ｆｌ）
２５から送信周波数情報（Δｆｓ）８７のみならず、ス
タッフ情報（Δｓ）８６を生成することができる。As described above, the frequency information generating circuit 84 generates the transmission clock (fs) 33 and the transmission line clock (fl)
From 25, not only transmission frequency information (Δfs) 87 but also stuff information (Δs) 86 can be generated.
【００５７】図１２は、図８に示した位相制御回路８５
の構成の概要を表わしたものである。但し、図６に示し
た第１の実施例における位相制御回路４５と同一部分に
は同一符号を付し、適宜説明を省略する。この位相制御
回路８５は、図６に示したように受信クロック（ｆｒ）
３４および伝送路クロック（ｆｌ）２６を１／ｍ分周し
たクロックを用いて受信周波数情報（Δｆｒ）６８を生
成して、送信周波数情報（Δｆｓ）８８との差分により
位相制御情報８９を生成する。さらに、伝送路クロック
（ｆｌ）２６を１／ｍ分周したクロックで送信周波数情
報（Δｆｓ）８８をラッチするフリップフロップ１０２
と、送信周波数情報（Δｆｓ）８８とフリップフロップ
１０２の出力との差分を計算する減算器１０３と、スタ
ッフ情報（Δｓ）９０を出力するために減算器１０３の
減算結果と比較する予め定められた閾値を記憶するＲＯ
Ｍ１０４とを備えている。すなわち、減算器１０３にお
いて周波数情報の前値差分を計算し、ＲＯＭ１０４にお
いてその値が予め定められた閾値を超えたか否かを判定
し、スタッフ情報（Δｓ）９０として出力する。FIG. 12 shows the phase control circuit 85 shown in FIG.
This is an outline of the configuration. However, the same parts as those of the phase control circuit 45 in the first embodiment shown in FIG. The phase control circuit 85 receives the reception clock (fr) as shown in FIG.
The reception frequency information (Δfr) 68 is generated using a clock obtained by dividing the transmission line clock (fl) 26 by 1 / m, and the phase control information 89 is generated based on the difference from the transmission frequency information (Δfs) 88. . Further, a flip-flop 102 that latches transmission frequency information (Δfs) 88 with a clock obtained by dividing the transmission line clock (fl) 26 by 1 / m
And a subtractor 103 that calculates the difference between the transmission frequency information (Δfs) 88 and the output of the flip-flop 102, and a predetermined value that is compared with the subtraction result of the subtractor 103 to output the stuff information (Δs) 90. RO that stores the threshold
M104. That is, the subtractor 103 calculates the difference of the previous value of the frequency information, determines whether or not the value has exceeded a predetermined threshold in the ROM 104, and outputs it as stuff information (Δs) 90.
【００５８】このように、位相制御回路８５は、送信周
波数情報（Δｆｓ）８８からスタッフ情報（Δｓ）９０
を生成し、ＰＬＬ回路４６およびスタッフ分離回路８１
に供給することができる。As described above, the phase control circuit 85 converts the transmission frequency information (Δfs) 88 into the stuff information (Δs) 90
And a PLL circuit 46 and a stuff separation circuit 81
Can be supplied to
【００５９】これまで説明したように本発明の第２の実
施例における位相制御装置は、送信側で送信データをス
タッフ多重化して伝送する際に、送信周波数情報のみを
多重化して受信側に伝送する。受信側では、受信して分
離した送信周波数情報からスタッフ情報を生成すること
で、送信データのデスタッフ分離化を行うことができ
る。As described above, the phase control apparatus according to the second embodiment of the present invention multiplexes only the transmission frequency information and transmits it to the receiving side when the transmitting side stuff-multiplexes and transmits the transmission data. I do. On the receiving side, destuff separation of transmission data can be performed by generating stuff information from transmission frequency information received and separated.
【００６０】なお第１および第２の実施例では、位相制
御情報として２ビットとして扱っているが、ビット数を
増やすことで、より細かい制御を行うこともできる。In the first and second embodiments, two bits are used as the phase control information. However, finer control can be performed by increasing the number of bits.
【００６１】[0061]
【発明の効果】以上説明したように請求項１記載の発明
によれば、送信側で生成したスタッフ情報を用いて送信
データをスタッフ化し、伝送路クロックと受信クロック
との位相差に応じた送信周波数情報とともに多重化して
受信側に伝送するようにした。そして、受信側では、分
離した送信周波数情報より周波数情報の前値差分を計算
することでスタッフ情報を生成するようにしたので、送
信データに多重すべき同期制御情報を少なくすることが
できるにもかかわらず、伝送路クロックと受信クロック
との位相差および周波数差を調整し、送信クロックと受
信クロックに位相同期および周波数同期を行うことがで
きるようになる。 As described above, according to the first aspect of the present invention, transmission is performed using stuff information generated on the transmission side.
Data is stuffed, transmission line clock and reception clock
Multiplexed with the transmission frequency information according to the phase difference with
Transmitted to the receiving side. And on the receiving side,
Calculates the previous value difference of frequency information from the separated transmission frequency information
To generate staff information.
It is possible to reduce the synchronization control information to be multiplexed on
Despite possible transmission line clock and receive clock
Adjust the phase difference and frequency difference between the
Phase and frequency synchronization with the incoming clock.
I will be able to.
【００６２】[0062]
【００６３】[0063]
【００６４】さらに請求項２記載の発明によれば、まず
スタッフ情報のみを用いて伝送路クロックと受信クロッ
クの周波数差を調整して周波数同期を行い、送信周波数
情報のみを用いて伝送路クロックと受信クロックの位相
差を調整して位相同期を行うようにしているので、周波
数調整および位相差調整を行うクロック同期化手段の構
成を簡素化することができる。Further, according to the second aspect of the present invention, first, the frequency difference between the transmission line clock and the reception clock is adjusted using only the stuff information to perform frequency synchronization, and the transmission line clock is synchronized using only the transmission frequency information. Since the phase difference is adjusted by adjusting the phase difference of the received clock, the configuration of the clock synchronization means for adjusting the frequency and the phase difference can be simplified.
【００６５】さらに請求項３記載の発明によれば、スタ
ッフ情報の生成に記憶手段に記憶されている所定の閾値
を用いて判定することで、非常に簡素な構成でスタッフ
情報を生成することができるようになる。Further, according to the third aspect of the present invention, it is possible to generate the stuff information with a very simple configuration by making a determination using the predetermined threshold value stored in the storage means for generating the stuff information. become able to.
【図１】本発明の第一の実施例における位相制御装置の
構成の概要を示すブロック図である。FIG. 1 is a block diagram illustrating an outline of a configuration of a phase control device according to a first embodiment of the present invention.
【図２】第１の実施例におけるスタッフ多重化回路の構
成の概要を示すブロック図である。FIG. 2 is a block diagram illustrating an outline of a configuration of a stuff multiplexing circuit according to the first embodiment.
【図３】第１の実施例におけるスタッフ分離回路の構成
の概要を示すブロック図である。FIG. 3 is a block diagram illustrating an outline of a configuration of a stuff separation circuit according to the first embodiment.
【図４】第１の実施例における周波数情報生成回路の構
成の概要を示すブロック図である。FIG. 4 is a block diagram illustrating an outline of a configuration of a frequency information generation circuit according to the first embodiment.
【図５】第１の実施例におけるＰＬＬ回路の構成の概要
を示すブロック図である。FIG. 5 is a block diagram illustrating an outline of a configuration of a PLL circuit according to the first embodiment.
【図６】第１の実施例における位相制御回路の構成の概
要を示すブロック図である。FIG. 6 is a block diagram illustrating an outline of a configuration of a phase control circuit according to the first embodiment.
【図７】第１の実施例における位相制御回路の制御の概
要を示す説明図である。FIG. 7 is an explanatory diagram showing an outline of control of the phase control circuit in the first embodiment.
【図８】本発明の第２の実施例における位相制御装置の
構成の概要を示すブロック図である。FIG. 8 is a block diagram illustrating an outline of a configuration of a phase control device according to a second embodiment of the present invention.
【図９】第２の実施例におけるスタッフ多重化回路の構
成の概要を示すブロック図である。FIG. 9 is a block diagram illustrating an outline of a configuration of a stuff multiplexing circuit according to a second embodiment.
【図１０】第２の実施例におけるスタッフ分離回路の構
成の概要を示すブロック図である。FIG. 10 is a block diagram illustrating an outline of a configuration of a stuff separation circuit according to a second embodiment.
【図１１】第２の実施例における周波数情報生成回路の
構成の概要を示すブロック図である。FIG. 11 is a block diagram illustrating an outline of a configuration of a frequency information generation circuit according to a second embodiment.
【図１２】第２の実施例における位相制御回路の構成の
概要を示すブロック図である。FIG. 12 is a block diagram illustrating an outline of a configuration of a phase control circuit according to a second embodiment.
【図１３】スタッフ同期方式の原理を説明するための一
連のパルス列の状態を表わした説明図である。FIG. 13 is an explanatory diagram showing a state of a series of pulse trains for explaining the principle of the stuff synchronization system.
【図１４】従来提案された位相制御装置の構成の概要を
示すブロック図である。FIG. 14 is a block diagram showing an outline of a configuration of a conventionally proposed phase control device.
２２ 伝送路 ２５，２６ 伝送路クロック（ｆｌ） ２７ スタッフ情報生成回路 ２９ 送信データ（ＳＤ） ３０，３２ スタッフ情報（Δｓ） ３１ 受信データ（ＲＤ） ３３ 送信クロック（ｆｓ） ３４ 受信クロック（ｆｒ） ４０ スタッフ多重化回路 ４１ スタッフ分離回路 ４２，４３ 多重データ ４４ 周波数情報生成回路 ４５ 位相制御回路 ４６ ＰＬＬ回路 ４７，４８ 送信周波数情報（Δｆｓ） ４９ 位相制御情報 Reference Signs List 22 transmission line 25, 26 transmission line clock (fl) 27 stuff information generation circuit 29 transmission data (SD) 30, 32 stuff information (Δs) 31 reception data (RD) 33 transmission clock (fs) 34 reception clock (fr) 40 Stuff multiplexing circuit 41 stuff separation circuit 42,43 multiplexed data 44 frequency information generation circuit 45 phase control circuit 46 PLL circuit 47,48 transmission frequency information (Δfs) 49 phase control information
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 - 3/26 H04L 7/00 - 7/10 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 7 , DB name) H04J 3/00-3/26 H04L 7/ 00-7/10
Claims (3)
期して伝送するための伝送路と、 この伝送路クロックと送信クロックとの位相差に応じた
送信周波数情報を生成する送信周波数情報生成手段と、前記伝送路クロックと送信クロックとの周波数差に応じ
てスタッフ情報を生成する第１のスタッフ情報生成手段
と、 前記送信クロックに同期した送信データをこの第１のス
タッフ情報生成手段によって生成されたスタッフ情報に
基づいてスタッフ化するスタッフ化手段と、 このスタッフ化手段によってスタッフ化された送信デー
タと、前記 送信周波数情報生成手段によって生成された
送信周波数情報とを多重化して前記伝送路に送出する多
重化手段と、 前記伝送路を介して多重化手段によって送出された伝送
データを受信し伝送データと送信周波数情報とを分離す
る分離手段と、 この分離手段によって分離された送信周波数情報と前記
伝送路クロックによってラッチされた送信周波数情報と
の前値差分に応じてスタッフ情報を生成する第２のスタ
ッフ情報生成手段と、 この第２のスタッフ情報生成手段によって生成されたス
タッフ情報に基づいて分離手段によって分離された伝送
データをデスタッフ化するデスタッフ化手段と、 前記第２のスタッフ情報生成手段によって生成されたス
タッフ情報と前記分離手段によって分離された送信周波
数情報とに基づいて前記伝送路クロックと受信クロック
の周波数差および位相差を調整して同期化するクロック
同期化手段と、 このクロック同期化手段によって周波数差および位相差
を調整して同期化された受信クロックに同期して前記デ
スタッフ化手段によってデスタッフ化された 伝送データ
を受信データとして出力する受信データ出力手段とを具
備することを特徴とする位相制御装置。(1) Synchronizing transmission data with a predetermined transmission line clock.
A transmission line for transmission in advance, transmission frequency information generating means for generating transmission frequency information according to a phase difference between the transmission line clock and the transmission clock,
First staff information generating means for generating staff information
And transmission data synchronized with the transmission clock .
The staff information generated by the tough information generation means
Staffing means for staffing based on the staffing, and transmission data staffed by this staffing means
A motor, and a multiplexing means for transmitting the transmission frequency information generated by the transmission frequency information generating means to said transmission path are multiplexed, receiving the transmission data transmitted by the multiplexing means via the transmission path separating means for separating the transmission data and the transmission frequency information, and the transmission frequency information separated by the separating means and the
The transmission frequency information latched by the transmission line clock and
Second staff that generates stuff information according to the previous value difference of
And Tsu full information generating means, the scan generated by the second stuff information generating means
Transmission separated by separation means based on tough information
Destuffing means for destuffing data, and a stream generated by the second stuff information generating means.
Tough information and transmission frequency separated by the separation means
The transmission line clock and the reception clock based on the numerical information
Clock that adjusts and synchronizes the frequency and phase differences
A frequency difference and a phase difference by the clock synchronization means.
The data is adjusted in synchronization with the synchronized reception clock.
A reception data output unit that outputs transmission data destuffed by the stuffing unit as reception data.
フ情報に基づいて前記伝送路クロックと受信クロックの
周波数差を調整して同期化するクロック周波 数同期化手
段と、前記送信周波数情報に基づいて前記伝送路クロッ
クと受信クロックの位相差を調整して同期化するクロッ
ク位相差同期化手段とを備えていることを特徴とする請
求項１記載の位相制御装置。 2. The clock synchronizing means according to claim 1 , wherein:
Of the transmission path clock and the reception clock based on the
Clock frequency synchronization catheter to synchronize to adjust the frequency difference
And the transmission line clock based on the transmission frequency information.
Clock that adjusts the phase difference between
A phase difference synchronization means.
The phase control device according to claim 1.
記伝送路クロックで前記送信周波数情報をラッチするラ
ッチ手段と、ラッチ手段によるラッチ出力と前記送信周
波数情報との前値差分を計算する減算手段と、この減算
手段による減算結果の閾値を記憶する記憶手段とを備
え、減算手段による減算結果が記憶手段に予め記憶され
ている閾値との比較結果に応じて前記スタッフ情報を生
成することを特徴とする請求項１記載の位相制御装置。 3. The method according to claim 2, wherein the second stuff information generating means includes
A latch for latching the transmission frequency information with the transmission line clock.
Latch means, a latch output by the latch means and the transmission cycle.
Subtraction means for calculating a previous value difference from wave number information;
Storage means for storing a threshold value of the subtraction result by the means.
The result of the subtraction by the subtraction means is stored in the storage means in advance.
The staff information is generated according to the comparison result with the threshold.
The phase control device according to claim 1, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10151888A JP3123511B2 (en) | 1998-05-18 | 1998-05-18 | Phase controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10151888A JP3123511B2 (en) | 1998-05-18 | 1998-05-18 | Phase controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11331117A JPH11331117A (en) | 1999-11-30 |
| JP3123511B2 true JP3123511B2 (en) | 2001-01-15 |
Family
ID=15528407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10151888A Expired - Fee Related JP3123511B2 (en) | 1998-05-18 | 1998-05-18 | Phase controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3123511B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4840574B2 (en) * | 2006-03-23 | 2011-12-21 | 日本電気株式会社 | Radio transmission method and apparatus considering relay transmission |
| JP4927033B2 (en) * | 2008-05-30 | 2012-05-09 | Ｎｔｔエレクトロニクス株式会社 | Clock recovery signal generation method and clock recovery circuit |
| JP5461222B2 (en) * | 2010-02-18 | 2014-04-02 | 日本電信電話株式会社 | Client clock reproducing apparatus and client clock reproducing method |
| JP5956284B2 (en) * | 2012-08-15 | 2016-07-27 | Ｎｅｃネットワーク・センサ株式会社 | Staff synchronization control circuit and staff synchronization control method |
-
1998
- 1998-05-18 JP JP10151888A patent/JP3123511B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11331117A (en) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8239579B2 (en) | PLL/DLL dual loop data synchronization | |
| US6229863B1 (en) | Reducing waiting time jitter | |
| EP1183781A1 (en) | Data clock recovery circuit | |
| US5276688A (en) | Circuit arrangement for bit rate adjustment | |
| JP2008118543A (en) | Receiving device and data reproduction method | |
| EP0876017A1 (en) | Digital clock recovery | |
| NO774211L (en) | EXTENSIBLE STORAGE DEVICE FOR PRESSURE STAGE NOISE IN DIGITAL SIGNAL TRANSMISSION SYSTEMS | |
| JP3123511B2 (en) | Phase controller | |
| US5680422A (en) | Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications | |
| JP3398593B2 (en) | Payload relative position change request device and transmission device including the same | |
| JPH04207883A (en) | Clock synchronizing system | |
| JP4173693B2 (en) | Method and apparatus for transmitting and receiving multiple individual signals | |
| US5539785A (en) | Jitter/wander reduction circuit for pulse-stuffed, synchronized digital communications | |
| KR100487191B1 (en) | Method for Clock Recovery by Using User Clock Code at TDM MPEG TS and Transmitting/Receiving Apparatus For the Method | |
| JP2959225B2 (en) | Digital data transmission device and transmission / reception system using the same | |
| JP2697371B2 (en) | Staff multiplex communication receiving circuit | |
| JP2952935B2 (en) | Asynchronous data transmission system | |
| JPH01180151A (en) | Self-running frequency stability compensation type pll circuit | |
| JP2723819B2 (en) | Sampling clock recovery device | |
| KR930007133B1 (en) | Waiting time gitter dropping circuit of synchronous muliple apparatus | |
| KR100200826B1 (en) | Phase locked loop circuit | |
| JPH05244113A (en) | Data transmission device | |
| JPH08265657A (en) | Multiplex transmitter for video audio signal, receiver and transmission device | |
| JP3527115B2 (en) | Asynchronous signal superposition device and separation device | |
| KR0126841B1 (en) | A circuit for source clock recovery in fixed bit rate service using srts algorithem |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |