JP3006291B2 - Analog / Digital Converter for Television Camera - Google Patents
Analog / Digital Converter for Television CameraInfo
- Publication number
- JP3006291B2 JP3006291B2 JP4171303A JP17130392A JP3006291B2 JP 3006291 B2 JP3006291 B2 JP 3006291B2 JP 4171303 A JP4171303 A JP 4171303A JP 17130392 A JP17130392 A JP 17130392A JP 3006291 B2 JP3006291 B2 JP 3006291B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- circuit
- digital
- digital conversion
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、固体撮像素子の出力信
号から雑音成分を除去する機能を有するサンプリング回
路において有用なテレビジョンカメラのアナログ／ディ
ジタル変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog / digital converter for a television camera useful in a sampling circuit having a function of removing a noise component from an output signal of a solid-state imaging device.
【０００２】[0002]
【従来の技術】従来のテレビジョンカメラのアナログ／
ディジタル変換装置としては、図３に示すような回路が
ある。図３に示すテレビジョンカメラのアナログ／ディ
ジタル変換装置は、固体撮像素子１の出力信号をフィー
ドスルークランプ回路（Ａ）２によってクランプし、更
に、サンプルホールド回路（Ａ）３によって雑音成分を
除去して映像信号を得て、この映像信号を直接８ビット
・アナログ／ディジタル変換回路１８によってディジタ
ル信号に変換している。ここで、８ビット・アナログ／
ディジタル変換回路１８のビット数は、一般的に使用さ
れているものを例としている。図３において、参照電圧
発生回路１０は、８ビット・アナログ／ディジタル変換
回路１８の変換基準電圧を発生する回路である。また、
タイミング発生回路１１は、フィードスルークランプ回
路（Ａ）２及びサンプルホールド回路（Ａ）３の動作タ
イミングを決めるパルスを発生する回路である。2. Description of the Related Art A conventional television camera has an analog / digital converter.
As a digital converter, there is a circuit as shown in FIG. The analog / digital converter of the television camera shown in FIG. 3 clamps the output signal of the solid-state imaging device 1 by a feed-through clamp circuit (A) 2 and further removes a noise component by a sample-and-hold circuit (A) 3. Thus, the video signal is directly converted into a digital signal by an 8-bit analog / digital conversion circuit 18. Here, 8-bit analog /
The number of bits of the digital conversion circuit 18 is an example of a commonly used one. In FIG. 3, a reference voltage generation circuit 10 is a circuit that generates a conversion reference voltage of an 8-bit analog / digital conversion circuit 18. Also,
The timing generation circuit 11 is a circuit that generates a pulse that determines the operation timing of the feed-through clamp circuit (A) 2 and the sample hold circuit (A) 3.
【０００３】図４は、従来のテレビジョンカメラのアナ
ログ／ディジタル変換装置の他の例を示すブロック図で
ある。図４に示すテレビジョンカメラのアナログ／ディ
ジタル変換装置は、図３に示すテレビジョンカメラのア
ナログ／ディジタル変換装置にゲインコントロールアン
プ１９及びゲイン制御回路２０を追加したものである。
ゲインコントロールアンプ１９は、１台のテレビジョン
カメラに対して１個の固体撮像素子を用いた単板式テレ
ビジョンカメラの場合はゲイン切替回路又はオートゲイ
ンコントロール回路として、また、１台のテレビジョン
カメラに対して２又は３個の固体撮像素子を用いた多板
式テレビジョンカメラの場合はマスターゲイン切替回路
及び白バランスを調整するためのゲイン調整回路として
利用されることが多い。FIG. 4 is a block diagram showing another example of the analog / digital converter of the conventional television camera. The analog / digital converter of the television camera shown in FIG. 4 is obtained by adding a gain control amplifier 19 and a gain control circuit 20 to the analog / digital converter of the television camera shown in FIG.
The gain control amplifier 19 is used as a gain switching circuit or an auto gain control circuit in the case of a single-panel television camera using one solid-state imaging device for one television camera. In contrast, a multi-panel television camera using two or three solid-state imaging devices is often used as a master gain switching circuit and a gain adjustment circuit for adjusting white balance.
【０００４】ゲインコントロールアンプ１９を８ビット
・アナログ／ディジタル変換回路１８の前段に設ける利
点は、固体撮像素子１の出力信号を予めゲインコントロ
ールアンプ１９によってある程度のレベル範囲に調整す
ることにより、テレビジョンカメラとしてのダイナミッ
クレンジを８ビット・アナログ／ディジタル変換回路１
８のダイナミックレンジよりも広くすることができる点
である。The advantage of providing the gain control amplifier 19 before the 8-bit analog / digital conversion circuit 18 is that the output signal of the solid-state image pickup device 1 is adjusted in advance to a certain level range by the gain control amplifier 19, so that the television is controlled. 8-bit analog / digital conversion circuit 1 for dynamic range as camera
8 is wider than the dynamic range of FIG.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上述し
た図３に示す従来のテレビジョンカメラのアナログ／デ
ィジタル変換装置では、ディジタル信号に変換した映像
信号の分解能及びダイナミックレンジは、８ビット・ア
ナログ／ディジタル変換回路１８の性能によって一義的
に定まってしまうので、８ビット・アナログ／ディジタ
ル変換回路１８の性能を超える分解能及びダイナミック
レンジをもつ映像信号を出力することができないという
問題点がある。現在及び近い将来においては、８ビット
を大きく上回るビット数をもつアナログ／ディジタル変
換回路をテレビジョンカメラのアナログ／ディジタル変
換装置に用いることは、技術的及びコスト的理由によ
り、非常に困難である。However, in the analog / digital converter of the conventional television camera shown in FIG. 3 described above, the resolution and dynamic range of the video signal converted into a digital signal are 8-bit analog / digital. Since it is uniquely determined by the performance of the conversion circuit 18, there is a problem that a video signal having a resolution and a dynamic range exceeding the performance of the 8-bit analog / digital conversion circuit 18 cannot be output. At present and in the near future, it is very difficult to use an analog / digital conversion circuit having a bit number greatly exceeding 8 bits in an analog / digital conversion device of a television camera for technical and cost reasons.
【０００６】また、上述した図４に示す従来のテレビジ
ョンカメラのアナログ／ディジタル変換装置では、映像
信号のダイナミックレンジを８ビット・アナログ／ディ
ジタル変換回路１８のダイナミックレンジよりも広くす
ることができるが、映像信号の分解能は、図３に示すテ
レビジョンカメラのアナログ／ディジタル変換装置より
も大きくすることができないという問題点がある。更
に、図４に示す従来のテレビジョンカメラのアナログ／
ディジタル変換装置では、経時変化，回路のばらつき及
び調整精度等の点から、ディジタル回路によって構成し
た方が有利であるゲイン制御回路がアナログ回路で構成
されているので、経時変化の発生，回路のばらつきの発
生及び回路調整のための労力の増大等の問題点がある。In the analog / digital converter of the conventional television camera shown in FIG. 4, the dynamic range of the video signal can be made wider than the dynamic range of the 8-bit analog / digital converter 18. However, there is a problem that the resolution of the video signal cannot be made larger than that of the analog / digital converter of the television camera shown in FIG. Furthermore, the analog / digital of the conventional television camera shown in FIG.
In a digital converter, since a gain control circuit, which is more advantageous to be constituted by a digital circuit in terms of aging, circuit variation, adjustment accuracy, and the like, is constituted by an analog circuit, generation of aging and circuit variation are provided. And problems such as an increase in labor for circuit adjustment.
【０００７】本発明はかかる問題点に鑑みてなされたも
のであって、固体撮像素子の出力信号から雑音成分を除
去する機能を有するテレビジョンカメラのアナログ／デ
ィジタル変換装置において、映像信号のダイナミックレ
ンジを広げることができ、且つ、映像信号の分解能を本
装置の構成部品であるアナログ／ディジタル変換回路の
分解能よりも大きくすることができるテレビジョンカメ
ラのアナログ／ディジタル変換装置を提供することを目
的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and is intended to provide a dynamic range of a video signal in an analog / digital converter of a television camera having a function of removing a noise component from an output signal of a solid-state image sensor. It is an object of the present invention to provide an analog-to-digital converter for a television camera that can increase the resolution of a video signal and make the resolution of a video signal larger than the resolution of an analog-to-digital converter that is a component part of the device. I do.
【０００８】[0008]
【課題を解決するための手段】本発明に係るテレビジョ
ンカメラのアナログ／ディジタル変換装置は、固体撮像
素子の出力信号をディジタル信号に変換する機能を有す
るテレビジョンカメラのアナログ／ディジタル変換装置
において、前記固体撮像素子１つ毎に対応する複数のア
ナログ／ディジタル変換回路と、前記固体撮像素子の出
力信号を遅延する遅延回路と、前記複数のアナログ／デ
ィジタル変換回路における少なくとも１つのアナログ／
ディジタル変換回路の出力信号をアナログ信号に変換す
るディジタル／アナログ変換回路とを有し、前記複数の
アナログ／ディジタル変換回路における少なくとも１つ
のアナログ／ディジタル変換回路は、前記ディジタル／
アナログ変換回路の出力信号と前記遅延回路の出力信号
との差分をディジタル信号に変換することを特徴とす
る。そして、本発明に係るテレビジョンカメラのアナロ
グ／ディジタル変換装置は、前記複数のアナログ／ディ
ジタル変換回路における少なくとも１つのアナログ／デ
ィジタル変換回路の出力信号を上位ビットとし、前記複
数のアナログ／ディジタル変換回路における他のアナロ
グ／ディジタル変換回路出力信号を下位ビットとして、
前記上位ビットと上記下位ビットとを合せて１つの値を
示すことが好ましい。An analog / digital converter for a television camera according to the present invention is an analog / digital converter for a television camera having a function of converting an output signal of a solid-state imaging device into a digital signal. A plurality of analog / digital conversion circuits corresponding to each of the solid-state imaging devices; a delay circuit for delaying an output signal of the solid-state imaging device; and at least one analog / digital conversion circuit in the plurality of analog / digital conversion circuits.
A digital / analog conversion circuit for converting an output signal of the digital conversion circuit into an analog signal, wherein at least one of the plurality of analog / digital conversion circuits includes the digital / analog conversion circuit.
A difference between an output signal of an analog conversion circuit and an output signal of the delay circuit is converted into a digital signal. The analog / digital conversion device for a television camera according to the present invention, wherein the output signal of at least one analog / digital conversion circuit in the plurality of analog / digital conversion circuits is an upper bit, and the plurality of analog / digital conversion circuits The other analog / digital conversion circuit output signal at
Preferably, the upper bit and the lower bit together indicate one value.
【０００９】[0009]
【作用】本発明に係るテレビジョンカメラのアナログ／
ディジタル変換装置においては、複数のアナログ／ディ
ジタル変換回路における少なくとも１つのアナログ／デ
ィジタル変換回路は、ディジタル／アナログ変換回路の
出力信号と遅延回路の出力信号との差分をディジタル信
号に変換することで、前記複数のアナログ／ディジタル
変換回路の出力信号における量子化誤差分の電圧を、前
記アナログ／ディジタル変換回路で更に細かく量子化す
ることができる。従って、本発明に係るテレビジョンカ
メラのアナログ／ディジタル変換装置は、前記複数のア
ナログ／ディジタル変換回路における少なくとも１つの
アナログ／ディジタル変換回路の出力信号を上位ビット
とし、前記複数のアナログ／ディジタル変換回路におけ
る他のアナログ／ディジタル変換回路出力信号を下位ビ
ットとして、前記上位ビットと前記下位ビットとを合せ
て１つの映像信号として出力することができる。According to the present invention, an analog /
In the digital converter, at least one of the plurality of analog / digital conversion circuits converts a difference between an output signal of the digital / analog conversion circuit and an output signal of the delay circuit into a digital signal, The voltage for the quantization error in the output signals of the plurality of analog / digital conversion circuits can be further finely quantized by the analog / digital conversion circuit. Therefore, the analog / digital conversion device for a television camera according to the present invention uses the output signal of at least one analog / digital conversion circuit in the plurality of analog / digital conversion circuits as an upper bit and sets the plurality of analog / digital conversion circuits. And the other analog / digital conversion circuit output signal in (1) can be output as one video signal by combining the upper bit and the lower bit as lower bits.
【００１０】これらにより、本発明に係るテレビジョン
カメラのアナログ／ディジタル変換装置は、前記複数の
アナログ／ディジタル変換回路のビット数の和に相当す
る分解能及びダイナミックレンジを得ることができるの
で、映像信号のダイナミックレンジを広げることがで
き、且つ、映像信号の分解能を本回路の構成部品である
アナログ／ディジタル変換回路の分解能よりも大きくす
ることができる。Thus, the analog / digital conversion device for a television camera according to the present invention can obtain a resolution and a dynamic range corresponding to the sum of the bit numbers of the plurality of analog / digital conversion circuits, and thus the video signal Can be extended, and the resolution of the video signal can be made larger than the resolution of the analog / digital conversion circuit which is a component of the present circuit.
【００１１】[0011]
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。Next, an embodiment of the present invention will be described with reference to the accompanying drawings.
【００１２】図１は、本発明の実施例に係るテレビジョ
ンカメラのアナログ／ディジタル変換装置を示す回路図
である。なお、図１において、図３及び図４に示す従来
のテレビジョンカメラのアナログ／ディジタル変換装置
と同一の構成部には、同一符号を付してその詳しい説明
を省略する。FIG. 1 is a circuit diagram showing an analog / digital converter of a television camera according to an embodiment of the present invention. In FIG. 1, the same components as those of the analog / digital converter of the conventional television camera shown in FIGS. 3 and 4 are denoted by the same reference numerals, and detailed description thereof will be omitted.
【００１３】図１に示すように、固体撮像素子１の出力
端は、信号遅延素子１２の入力端及びフィードスルーク
ランプ回路（Ａ）２の入力端に接続されている。フィー
ドスルークランプ回路（Ａ）２の出力端はサンプルホー
ルド回路（Ａ）３の入力端に、サンプルホールド回路
（Ａ）３の出力端は４ビット・アナログ／ディジタル変
換回路４の入力端に、４ビット・アナログ／ディジタル
変換回路４の出力端はラッチ回路（Ａ）５の入力端及び
ラッチ回路（Ｂ）９の入力端に接続されている。ラッチ
回路（Ｂ）９の各ビットの出力端は、夫々端子２２に接
続されている。ラッチ回路（Ａ）５の各ビットの出力端
は、夫々反転回路６を経て４ビット・ディジタル／アナ
ログ変換回路７の入力端に接続されている。４ビット・
ディジタル／アナログ変換回路７の出力端はバッファア
ンプ８の入力端に、バッファアンプ８の出力端はフィー
ドスルークランプ回路（Ｂ）１５の入力端に接続されて
いる。As shown in FIG. 1, the output terminal of the solid-state imaging device 1 is connected to the input terminal of the signal delay element 12 and the input terminal of the feed-through clamp circuit (A) 2. The output terminal of the feed-through clamp circuit (A) 2 is connected to the input terminal of the sample-and-hold circuit (A) 3, and the output terminal of the sample-hold circuit (A) 3 is connected to the input terminal of a 4-bit analog / digital conversion circuit 4. The output terminal of the bit analog / digital conversion circuit 4 is connected to the input terminal of the latch circuit (A) 5 and the input terminal of the latch circuit (B) 9. The output terminal of each bit of the latch circuit (B) 9 is connected to the terminal 22. The output terminal of each bit of the latch circuit (A) 5 is connected to the input terminal of a 4-bit digital / analog conversion circuit 7 via an inverting circuit 6, respectively. 4 bits
The output terminal of the digital / analog conversion circuit 7 is connected to the input terminal of the buffer amplifier 8, and the output terminal of the buffer amplifier 8 is connected to the input terminal of the feed-through clamp circuit (B) 15.
【００１４】信号遅延素子１２の出力端はフィードスル
ークランプ回路（Ｂ）１５の入力端に、フィードスルー
クランプ回路（Ｂ）１５の出力端はサンプルホールド回
路（Ｂ）１６の入力端に、サンプルホールド回路（Ｂ）
１６の出力端は増幅器１７の入力端に、増幅器１７の出
力端は８ビット・アナログ／ディジタル変換回路１８の
入力端に、８ビット・アナログ／ディジタル変換回路１
８の各ビットの出力端は、夫々端子２１に接続されてい
る。The output terminal of the signal delay element 12 is connected to the input terminal of a feed-through clamp circuit (B) 15, the output terminal of the feed-through clamp circuit (B) 15 is connected to the input terminal of a sample-and-hold circuit (B) 16, and Circuit (B)
The output terminal of the amplifier 16 is connected to the input terminal of the amplifier 17, the output terminal of the amplifier 17 is connected to the input terminal of the 8-bit analog / digital conversion circuit 18, and the 8-bit analog / digital conversion circuit 1
The output terminal of each bit of 8 is connected to the terminal 21 respectively.
【００１５】タイミング発生回路１１の第１の出力端は
フィードスルークランプ回路（Ａ）２の制御端及びクラ
ンプパルス遅延回路１３の入力端に、第２の出力端はサ
ンプルホールド回路（Ａ）３の制御端及びサンプルホー
ルドパルス遅延回路１４の入力端に接続されている。ク
ランプパルス遅延回路１３の出力端はフィードスルーク
ランプ回路（Ｂ）１５の制御端に、サンプルホールドパ
ルス遅延回路１４の出力端はサンプルホールド回路
（Ｂ）１６の制御端に接続されている。参照電圧発生回
路１０の出力端はフィードスルークランプ回路（Ａ）２
の入力端，４ビット・アナログ／ディジタル変換回路４
の参照電圧入力端及び８ビット・アナログ／ディジタル
変換回路１８の参照電圧入力端に接続されている。A first output terminal of the timing generation circuit 11 is connected to a control terminal of the feed-through clamp circuit (A) 2 and an input terminal of the clamp pulse delay circuit 13, and a second output terminal is connected to the sample-and-hold circuit (A) 3. The control terminal and the input terminal of the sample hold pulse delay circuit 14 are connected. The output terminal of the clamp pulse delay circuit 13 is connected to the control terminal of the feed-through clamp circuit (B) 15, and the output terminal of the sample hold pulse delay circuit 14 is connected to the control terminal of the sample hold circuit (B) 16. The output terminal of the reference voltage generating circuit 10 is a feed-through clamp circuit (A) 2
Input terminal, 4-bit analog / digital conversion circuit 4
And the reference voltage input terminal of the 8-bit analog / digital conversion circuit 18.
【００１６】次に、上述の如く構成された本実施例に係
るテレビジョンカメラのアナログ／ディジタル変換装置
の動作について説明する。図２は、図１に示すテレビジ
ョンカメラのアナログ／ディジタル変換装置における各
部の動作を示す波形図である。Next, the operation of the analog / digital conversion device for a television camera according to the present embodiment configured as described above will be described. FIG. 2 is a waveform chart showing the operation of each unit in the analog / digital converter of the television camera shown in FIG.
【００１７】図１に示すように、固体撮像素子１の出力
信号である映像信号は、２系統に分配される。一方の系
統に分配された固体撮像素子１の出力信号は、フィード
スルークランプ回路（Ａ）２及びサンプルホールド回路
（Ａ）３によって直接サンプルホールドされてから、４
ビット・アナログ／ディジタル変換回路４でディジタル
信号に変換される。他方の系統に分配された固体撮像素
子１の出力信号は、信号遅延素子１２を経てからサンプ
ルホールドされる。ここで、映像信号をサンプルホール
ドする際のクランプパルス及びサンプリングパルスは、
タイミング発生回路１１によって生成される。As shown in FIG. 1, a video signal which is an output signal of the solid-state imaging device 1 is distributed to two systems. The output signal of the solid-state imaging device 1 distributed to one system is directly sampled and held by the feed-through clamp circuit (A) 2 and the sample-hold circuit (A) 3 and then
It is converted into a digital signal by the bit / analog / digital conversion circuit 4. The output signal of the solid-state imaging device 1 distributed to the other system is sampled and held after passing through the signal delay device 12. Here, the clamp pulse and the sampling pulse when sampling and holding the video signal are
It is generated by the timing generation circuit 11.
【００１８】図２に示す波形３１は固体撮像素子１の出
力信号であり、波形３２はクランプパルスであり、波形
３３はサンプルパルスである。フィードスルークランプ
回路（Ａ）２と４ビット・アナログ／ディジタル変換回
路４とには、同じ電圧が参照電圧発生回路１０から供給
されているので、波形３１に示すように、フィードスル
ークランプ回路（Ａ）２のクランプレベルと４ビット・
アナログ／ディジタル変換回路４の参照電圧とは同一の
値になる。また、波形３１に示す電圧Ｖ１は、４ビット
・アナログ／ディジタル変換回路４によって量子化され
る電圧である。そして、４ビット・アナログ／ディジタ
ル変換回路４の出力信号は、ラッチ回路（Ａ）５及び反
転回路６を経て、４ビット・ディジタル／アナログ変換
回路７によって再度アナログ信号に変換される。ここ
で、ラッチ回路（Ａ）５を介した理由は、４ビット・デ
ィジタル／アナログ変換回路７が変換完了する前に、４
ビット・アナログ／ディジタル変換回路４において映像
信号をディジタル信号に変換することを可能にするため
である。反転回路６は、後述するように、固体撮像素子
１の出力信号が遅延される系統での処理において、固体
撮像素子１から入力した映像信号と４ビット・アナログ
／ディジタル変換回路４によって量子化された映像信号
との減算をするために挿入している。A waveform 31 shown in FIG. 2 is an output signal of the solid-state imaging device 1, a waveform 32 is a clamp pulse, and a waveform 33 is a sample pulse. Since the same voltage is supplied from the reference voltage generation circuit 10 to the feed-through clamp circuit (A) 2 and the 4-bit analog / digital conversion circuit 4, as shown in a waveform 31, the feed-through clamp circuit (A) ) 2 clamp levels and 4 bits
The reference voltage of the analog / digital conversion circuit 4 has the same value. The voltage V1 shown in the waveform 31 is a voltage quantized by the 4-bit analog / digital conversion circuit 4. Then, the output signal of the 4-bit analog / digital conversion circuit 4 is converted into an analog signal again by the 4-bit digital / analog conversion circuit 7 via the latch circuit (A) 5 and the inversion circuit 6. Here, the reason via the latch circuit (A) 5 is that before the conversion by the 4-bit digital / analog conversion circuit 7 is completed,
This is to enable the bit / analog / digital conversion circuit 4 to convert a video signal into a digital signal. As will be described later, the inverting circuit 6 quantizes the video signal input from the solid-state imaging device 1 and the 4-bit analog / digital conversion circuit 4 in processing in a system in which the output signal of the solid-state imaging device 1 is delayed. Inserted to subtract from the video signal.
【００１９】図２に示す波形３４は、バッファアンプ８
の出力信号である。バッファアンプ８の出力信号は、フ
ィードスルークランプ回路（Ｂ）１５に入力され、固体
撮像素子１の出力信号が遅延される系統におけるサンプ
ルホールドの際のクランプレベルとなる。The waveform 34 shown in FIG.
Is the output signal. The output signal of the buffer amplifier 8 is input to the feed-through clamp circuit (B) 15 and becomes a clamp level at the time of sample and hold in a system where the output signal of the solid-state imaging device 1 is delayed.
【００２０】図２に示す波形３５は、遅延信号素子１２
の出力信号であり、波形３６は、フィードスルークラン
プ回路（Ｂ）１５が入力する遅延されたクランプパルス
であり、波形３７は、サンプルホールド回路（Ｂ）１６
が入力する遅延されたサンプルパルスである。信号遅延
素子１２における遅延時間は、固体撮像素子１の出力信
号におけるフィードスルークランプのタイミングが、サ
ンプルホールド回路（Ａ）３，４ビット・アナログ／デ
ィジタル変換回路４，４ビット・ディジタル／アナログ
変換回路７及びバッファアンプ８を経てきた映像信号の
確定したときの後になるように設定される。また、波形
３６に示す遅延されたクランプパルスは、タイミング発
生回路１１において生成されたクランプパルスである波
形３２を、クランプパルス遅延回路１３によって遅延し
たものである。そのクランプパルス遅延回路１３におけ
る遅延時間は、遅延信号素子１２における遅延時間と同
一になるよう設定してある。同様に、波形３７で示す遅
延されたサンプルパルスも、遅延信号素子１２における
遅延時間と同一の遅延時間をもつサンプルホールドパル
ス遅延回路１４によって遅延されたものである。The waveform 35 shown in FIG.
A waveform 36 is a delayed clamp pulse input to the feed-through clamp circuit (B) 15, and a waveform 37 is a sample-hold circuit (B) 16
Is a delayed sample pulse to be input. As for the delay time in the signal delay element 12, the timing of the feed-through clamp in the output signal of the solid-state imaging device 1 is determined by the sampling and holding circuit (A) 3, the 4-bit analog / digital conversion circuit 4, the 4-bit digital / analog conversion circuit. 7 and the buffer amplifier 8 are set so as to be after the determined video signal. The delayed clamp pulse shown in the waveform 36 is obtained by delaying the waveform 32 which is the clamp pulse generated in the timing generation circuit 11 by the clamp pulse delay circuit 13. The delay time of the clamp pulse delay circuit 13 is set to be the same as the delay time of the delay signal element 12. Similarly, the delayed sample pulse represented by the waveform 37 is also delayed by the sample and hold pulse delay circuit 14 having the same delay time as the delay time of the delay signal element 12.
【００２１】遅延信号素子１２の出力信号は、フィード
スルークランプ回路（Ｂ）１５によってクランプされ、
サンプルホールド回路（Ｂ）１６によってサンプルホー
ルドされる。ここで、上述したように、フィードスルー
クランプ回路（Ｂ）１５は、バッファアンプ８の出力を
入力するので、映像信号は、参照電圧発生回路１０が発
生する電圧よりも電圧Ｖ１だけ高い電位でクランプされ
てホールドされる。従って、サンプルホールド回路
（Ｂ）１６の出力信号は、固体撮像素子１の出力信号か
ら４ビット・アナログ／ディジタル変換回路４の出力電
圧Ｖ１を等価的に減算した信号となり、参照電圧発生回
路１０が発生する参照電圧よりも波形３５に示す電圧Ｖ
２だけ高い値となる。その電圧Ｖ２は、４ビット・アナ
ログ／ディジタル変換回路４の量子化誤差分の電圧と等
しく、最大でも４ビット・アナログ／ディジタル変換回
路４における１ビット分の電圧しか取りえないので、サ
ンプルホールド回路（Ｂ）１６の出力信号を増幅器１７
によって８ビット・アナログ／ディジタル変換回路１８
のダイナミックレンジ一杯まで増幅することにより、電
圧Ｖ２を８ビットの分解能でディジタル変換することが
できる。The output signal of the delay signal element 12 is clamped by a feed-through clamp circuit (B) 15,
The sample and hold is performed by the sample and hold circuit (B) 16. Here, as described above, since the feed-through clamp circuit (B) 15 receives the output of the buffer amplifier 8, the video signal is clamped at a potential higher by the voltage V1 than the voltage generated by the reference voltage generation circuit 10. It is held. Accordingly, the output signal of the sample-and-hold circuit (B) 16 becomes a signal obtained by equivalently subtracting the output voltage V1 of the 4-bit analog / digital conversion circuit 4 from the output signal of the solid-state imaging device 1, and the reference voltage generation circuit 10 The voltage V shown in the waveform 35 is higher than the generated reference voltage.
The value is increased by two. Since the voltage V2 is equal to the voltage of the quantization error of the 4-bit analog / digital conversion circuit 4 and the voltage of only one bit in the 4-bit analog / digital conversion circuit 4 can be taken at the maximum, the sample-hold circuit (B) The output signal of 16 is supplied to the amplifier 17
8 bit analog / digital conversion circuit 18
, The voltage V2 can be digitally converted with 8-bit resolution.
【００２２】これらにより、本実施例に係るテレビジョ
ンカメラのアナログ／ディジタル変換装置は、８ビット
・アナログ／ディジタル変換回路１８の出力信号を下位
ビットとし、４ビット・アナログ／ディジタル変換回路
４の出力信号を保持するラッチ回路（Ｂ）９の出力信号
を上位ビットとすることで、全体として１２ビットの分
解能のディジタル信号を出力することができる。As a result, the analog / digital converter of the television camera according to the present embodiment uses the output signal of the 8-bit analog / digital conversion circuit 18 as the lower bit and outputs the output of the 4-bit analog / digital conversion circuit 4. By setting the output signal of the latch circuit (B) 9 for holding the signal as the upper bit, a digital signal having a resolution of 12 bits as a whole can be output.
【００２３】[0023]
【発明の効果】以上説明したように本発明に係るテレビ
ジョンカメラのアナログ／ディジタル変換装置によれ
ば、固体撮像素子の出力信号から雑音成分を除去するテ
レビジョンカメラのアナログ／ディジタル変換装置にお
いて、固体撮像素子１つ当りに複数のアナログ／ディジ
タル変換回路を具備して、これらの複数のアナログ／デ
ィジタル変換回路のビット数の和に相当する分解能及び
ダイナミックレンジを得ることができるので、映像信号
のダイナミックレンジを広げることができ、且つ、映像
信号の分解能を本回路の構成部品であるアナログ／ディ
ジタル変換回路の分解能よりも大きくすることができ
る。As described above, according to the analog-to-digital converter for a television camera of the present invention, the analog-to-digital converter for a television camera for removing noise components from the output signal of the solid-state imaging device includes: A plurality of analog / digital conversion circuits are provided for each solid-state imaging device, and a resolution and a dynamic range corresponding to the sum of the number of bits of the plurality of analog / digital conversion circuits can be obtained. The dynamic range can be expanded, and the resolution of the video signal can be made larger than the resolution of the analog / digital conversion circuit which is a component of the present circuit.
【図１】本発明の実施例に係るテレビジョンカメラのア
ナログ／ディジタル変換装置を示すブロック図である。FIG. 1 is a block diagram showing an analog / digital conversion device of a television camera according to an embodiment of the present invention.
【図２】図１に示すテレビジョンカメラのアナログ／デ
ィジタル変換装置における各部の動作を示す波形図であ
る。FIG. 2 is a waveform chart showing the operation of each unit in the analog / digital converter of the television camera shown in FIG.
【図３】従来のテレビジョンカメラのアナログ／ディジ
タル変換装置の一例を示すブロック図である。FIG. 3 is a block diagram showing an example of a conventional analog / digital conversion device for a television camera.
【図４】従来のテレビジョンカメラのアナログ／ディジ
タル変換装置の他の例を示すブロック図である。FIG. 4 is a block diagram showing another example of a conventional analog / digital conversion device for a television camera.
１；固体撮像素子 ２；フィードスルークランプ回路（Ａ） ３；サンプルホールド回路（Ａ） ４；４ビット・アナログ／ディジタル変換回路 ５；ラッチ回路（Ａ） ７；４ビット・ディジタル／アナログ変換回路 ８；バッファアンプ ９；ラッチ回路（Ｂ） １０；参照電圧発生回路 １１；タイミング発生回路 １５；フィードスルークランプ回路（Ｂ） １６；サンプルホールド回路（Ｂ） １７；増幅器 １８；８ビット・アナログ／ディジタル変換回路 Reference Signs List 1: solid-state imaging device 2: feed-through clamp circuit (A) 3: sample-hold circuit (A) 4: 4-bit analog / digital conversion circuit 5: latch circuit (A) 7: 4-bit digital / analog conversion circuit 8 Buffer amplifier 9; latch circuit (B) 10; reference voltage generation circuit 11; timing generation circuit 15; feed-through clamp circuit (B) 16; sample-hold circuit (B) 17; amplifier 18; 8-bit analog / digital conversion circuit
Claims (2)
号に変換するテレビジョンカメラのアナログ／ディジタ
ル変換装置において、前記固体撮像素子１つ毎に対応す
る複数のアナログ／ディジタル変換回路と、前記固体撮
像素子の出力信号を遅延する遅延回路と、前記複数のア
ナログ／ディジタル変換回路における少なくとも１つの
アナログ／ディジタル変換回路の出力信号をアナログ信
号に変換するディジタル／アナログ変換回路とを有し、
前記複数のアナログ／ディジタル変換回路における少な
くとも１つのアナログ／ディジタル変換回路は、前記デ
ィジタル／アナログ変換回路の出力信号と前記遅延回路
の出力信号との差分をディジタル信号に変換することを
特徴とするテレビジョンカメラのアナログ／ディジタル
変換装置。1. An analog / digital conversion device for a television camera for converting an output signal of a solid-state imaging device into a digital signal, wherein a plurality of analog / digital conversion circuits corresponding to each of the solid-state imaging devices are provided. A delay circuit for delaying an output signal of the element, and a digital / analog conversion circuit for converting an output signal of at least one of the plurality of analog / digital conversion circuits into an analog signal;
A television, wherein at least one analog / digital conversion circuit in the plurality of analog / digital conversion circuits converts a difference between an output signal of the digital / analog conversion circuit and an output signal of the delay circuit into a digital signal. Analog / digital converter for John camera.
路における少なくとも１つのアナログ／ディジタル変換
回路の出力信号を上位ビットとし、前記複数のアナログ
／ディジタル変換回路における他のアナログ／ディジタ
ル変換回路出力信号を下位ビットとして、前記上位ビッ
トと下位ビットとを合せて１つの値を示すことを特徴と
する請求項１に記載のテレビジョンカメラのアナログ／
ディジタル変換装置。2. An output signal of at least one analog / digital conversion circuit in the plurality of analog / digital conversion circuits is set as an upper bit, and an output signal of another analog / digital conversion circuit in the plurality of analog / digital conversion circuits is set as a lower bit. 2. The analog / digital converter of a television camera according to claim 1, wherein the bits indicate one value by combining the upper bits and the lower bits.
Digital conversion device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4171303A JP3006291B2 (en) | 1992-06-29 | 1992-06-29 | Analog / Digital Converter for Television Camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4171303A JP3006291B2 (en) | 1992-06-29 | 1992-06-29 | Analog / Digital Converter for Television Camera |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0619624A JPH0619624A (en) | 1994-01-28 |
| JP3006291B2 true JP3006291B2 (en) | 2000-02-07 |
Family
ID=15920785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4171303A Expired - Fee Related JP3006291B2 (en) | 1992-06-29 | 1992-06-29 | Analog / Digital Converter for Television Camera |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006291B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4429796B2 (en) | 2004-05-10 | 2010-03-10 | 浜松ホトニクス株式会社 | Sensor device |
-
1992
- 1992-06-29 JP JP4171303A patent/JP3006291B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0619624A (en) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04310072A (en) | Video signal clamp circuit | |
| JPH0560040U (en) | Digital camera analog dual-purpose circuit | |
| JPH10276345A (en) | Video signal processing unit | |
| US5105194A (en) | Time shift two-step analog to digital converter | |
| JP3006291B2 (en) | Analog / Digital Converter for Television Camera | |
| US20060197872A1 (en) | Method for video signal process and method for signal processing apparatus calibration | |
| US5532758A (en) | Feedback clamp circuit for analog-to-digital conversion | |
| JPH05344418A (en) | Clamping circuit for digital camera | |
| US6353405B1 (en) | Low distortion video analog-to-digital converter | |
| JP2974323B2 (en) | Imaging device | |
| JP3064703B2 (en) | Sample hold circuit | |
| JPH05259909A (en) | Automatic offset voltage correcting method | |
| JPH10285432A (en) | Clamp device for video signal | |
| JPH05153428A (en) | Clamping circuit | |
| JPS59193619A (en) | Picture processing circuit | |
| JPH04322560A (en) | Video signal processing circuit | |
| JPS63305678A (en) | Processing circuit for output signal of solid-state image pickup element | |
| JP2720095B2 (en) | Analog / digital converter | |
| JPH05235764A (en) | A/d converter | |
| JPH02244882A (en) | Solid-state image pickup device | |
| JPH0249075B2 (en) | ||
| JPH05153429A (en) | Clamping circuit | |
| JP3538082B2 (en) | Video signal processing circuit | |
| KR100209889B1 (en) | A/d converter | |
| JPH1098383A (en) | Signal converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |