JPH0619624A - A/d converter for television camera - Google Patents
A/d converter for television cameraInfo
- Publication number
- JPH0619624A JPH0619624A JP4171303A JP17130392A JPH0619624A JP H0619624 A JPH0619624 A JP H0619624A JP 4171303 A JP4171303 A JP 4171303A JP 17130392 A JP17130392 A JP 17130392A JP H0619624 A JPH0619624 A JP H0619624A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- circuit
- digital conversion
- digital
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、固体撮像素子の出力信
号から雑音成分を除去する機能を有するサンプリング回
路において有用なテレビジョンカメラのアナログ／ディ
ジタル変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog / digital converter for a television camera useful in a sampling circuit having a function of removing a noise component from an output signal of a solid-state image pickup device.
【０００２】[0002]
【従来の技術】従来のテレビジョンカメラのアナログ／
ディジタル変換装置としては、図３に示すような回路が
ある。図３に示すテレビジョンカメラのアナログ／ディ
ジタル変換装置は、固体撮像素子１の出力信号をフィー
ドスルークランプ回路（Ａ）２によってクランプし、更
に、サンプルホールド回路（Ａ）３によって雑音成分を
除去して映像信号を得て、この映像信号を直接８ビット
・アナログ／ディジタル変換回路１８によってディジタ
ル信号に変換している。ここで、８ビット・アナログ／
ディジタル変換回路１８のビット数は、一般的に使用さ
れているものを例としている。図３において、参照電圧
発生回路１０は、８ビット・アナログ／ディジタル変換
回路１８の変換基準電圧を発生する回路である。また、
タイミング発生回路１１は、フィードスルークランプ回
路（Ａ）２及びサンプルホールド回路（Ａ）３の動作タ
イミングを決めるパルスを発生する回路である。2. Description of the Related Art Analogue / conventional television cameras
As a digital conversion device, there is a circuit as shown in FIG. The analog / digital converter of the television camera shown in FIG. 3 clamps the output signal of the solid-state imaging device 1 by the feedthrough clamp circuit (A) 2 and further removes noise components by the sample hold circuit (A) 3. Then, the video signal is obtained, and the video signal is directly converted into a digital signal by the 8-bit analog / digital conversion circuit 18. Where 8-bit analog /
The number of bits of the digital conversion circuit 18 is one which is generally used. In FIG. 3, the reference voltage generation circuit 10 is a circuit that generates the conversion reference voltage of the 8-bit analog / digital conversion circuit 18. Also,
The timing generation circuit 11 is a circuit that generates a pulse that determines the operation timing of the feedthrough clamp circuit (A) 2 and the sample hold circuit (A) 3.
【０００３】図４は、従来のテレビジョンカメラのアナ
ログ／ディジタル変換装置の他の例を示すブロック図で
ある。図４に示すテレビジョンカメラのアナログ／ディ
ジタル変換装置は、図３に示すテレビジョンカメラのア
ナログ／ディジタル変換装置にゲインコントロールアン
プ１９及びゲイン制御回路２０を追加したものである。
ゲインコントロールアンプ１９は、１台のテレビジョン
カメラに対して１個の固体撮像素子を用いた単板式テレ
ビジョンカメラの場合はゲイン切替回路又はオートゲイ
ンコントロール回路として、また、１台のテレビジョン
カメラに対して２又は３個の固体撮像素子を用いた多板
式テレビジョンカメラの場合はマスターゲイン切替回路
及び白バランスを調整するためのゲイン調整回路として
利用されることが多い。FIG. 4 is a block diagram showing another example of a conventional analog / digital conversion device for a television camera. The analog / digital converter for a television camera shown in FIG. 4 is obtained by adding a gain control amplifier 19 and a gain control circuit 20 to the analog / digital converter for a television camera shown in FIG.
The gain control amplifier 19 is used as a gain switching circuit or an automatic gain control circuit in the case of a single-plate television camera using one solid-state image pickup device for one television camera, and one television camera. On the other hand, in the case of a multi-plate television camera using two or three solid-state image pickup devices, it is often used as a master gain switching circuit and a gain adjusting circuit for adjusting white balance.
【０００４】ゲインコントロールアンプ１９を８ビット
・アナログ／ディジタル変換回路１８の前段に設ける利
点は、固体撮像素子１の出力信号を予めゲインコントロ
ールアンプ１９によってある程度のレベル範囲に調整す
ることにより、テレビジョンカメラとしてのダイナミッ
クレンジを８ビット・アナログ／ディジタル変換回路１
８のダイナミックレンジよりも広くすることができる点
である。The advantage of providing the gain control amplifier 19 in the preceding stage of the 8-bit analog / digital conversion circuit 18 is that by adjusting the output signal of the solid-state image pickup device 1 in advance to a certain level range by the gain control amplifier 19, the 8-bit analog / digital conversion circuit with dynamic range as a camera 1
It is possible to make it wider than the dynamic range of 8.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上述し
た図３に示す従来のテレビジョンカメラのアナログ／デ
ィジタル変換装置では、ディジタル信号に変換した映像
信号の分解能及びダイナミックレンジは、８ビット・ア
ナログ／ディジタル変換回路１８の性能によって一義的
に定まってしまうので、８ビット・アナログ／ディジタ
ル変換回路１８の性能を超える分解能及びダイナミック
レンジをもつ映像信号を出力することができないという
問題点がある。現在及び近い将来においては、８ビット
を大きく上回るビット数をもつアナログ／ディジタル変
換回路をテレビジョンカメラのアナログ／ディジタル変
換装置に用いることは、技術的及びコスト的理由によ
り、非常に困難である。However, in the conventional analog / digital converter for a television camera shown in FIG. 3, the resolution and dynamic range of the video signal converted into a digital signal are 8 bit analog / digital. Since it is uniquely determined by the performance of the conversion circuit 18, there is a problem that a video signal having a resolution and a dynamic range exceeding the performance of the 8-bit analog / digital conversion circuit 18 cannot be output. At present and in the near future, it is very difficult to use an analog / digital conversion circuit having a bit number exceeding 8 bits in an analog / digital conversion device of a television camera for technical and cost reasons.
【０００６】また、上述した図４に示す従来のテレビジ
ョンカメラのアナログ／ディジタル変換装置では、映像
信号のダイナミックレンジを８ビット・アナログ／ディ
ジタル変換回路１８のダイナミックレンジよりも広くす
ることができるが、映像信号の分解能は、図３に示すテ
レビジョンカメラのアナログ／ディジタル変換装置より
も大きくすることができないという問題点がある。更
に、図４に示す従来のテレビジョンカメラのアナログ／
ディジタル変換装置では、経時変化，回路のばらつき及
び調整精度等の点から、ディジタル回路によって構成し
た方が有利であるゲイン制御回路がアナログ回路で構成
されているので、経時変化の発生，回路のばらつきの発
生及び回路調整のための労力の増大等の問題点がある。In the conventional analog / digital conversion device for a television camera shown in FIG. 4, the dynamic range of a video signal can be made wider than that of the 8-bit analog / digital conversion circuit 18. However, there is a problem that the resolution of the video signal cannot be made larger than that of the analog / digital conversion device of the television camera shown in FIG. In addition, the analog / analog of the conventional television camera shown in FIG.
In the digital conversion device, since the gain control circuit, which is advantageous in that it is configured by a digital circuit from the viewpoint of aging, circuit variation, adjustment accuracy, and the like, is configured by an analog circuit, occurrence of aging and circuit variation. And an increase in labor for adjusting the circuit.
【０００７】本発明はかかる問題点に鑑みてなされたも
のであって、固体撮像素子の出力信号から雑音成分を除
去する機能を有するテレビジョンカメラのアナログ／デ
ィジタル変換装置において、映像信号のダイナミックレ
ンジを広げることができ、且つ、映像信号の分解能を本
装置の構成部品であるアナログ／ディジタル変換回路の
分解能よりも大きくすることができるテレビジョンカメ
ラのアナログ／ディジタル変換装置を提供することを目
的とする。The present invention has been made in view of the above problems, and in an analog / digital conversion device of a television camera having a function of removing a noise component from an output signal of a solid-state image pickup device, a dynamic range of a video signal. It is an object of the present invention to provide an analog / digital conversion device for a television camera capable of increasing the video signal resolution and making the resolution of the video signal larger than the resolution of the analog / digital conversion circuit which is a component of the present device. To do.
【０００８】[0008]
【課題を解決するための手段】本発明に係るテレビジョ
ンカメラのアナログ／ディジタル変換装置は、固体撮像
素子の出力信号をディジタル信号に変換する機能を有す
るテレビジョンカメラのアナログ／ディジタル変換装置
において、前記固体撮像素子１つ毎に対応する複数のア
ナログ／ディジタル変換回路と、前記固体撮像素子の出
力信号を遅延する遅延回路と、前記複数のアナログ／デ
ィジタル変換回路における少なくとも１つのアナログ／
ディジタル変換回路の出力信号をアナログ信号に変換す
るディジタル／アナログ変換回路とを有し、前記複数の
アナログ／ディジタル変換回路における少なくとも１つ
のアナログ／ディジタル変換回路は、前記ディジタル／
アナログ変換回路の出力信号と前記遅延回路の出力信号
との差分をディジタル信号に変換することを特徴とす
る。そして、本発明に係るテレビジョンカメラのアナロ
グ／ディジタル変換装置は、前記複数のアナログ／ディ
ジタル変換回路における少なくとも１つのアナログ／デ
ィジタル変換回路の出力信号を上位ビットとし、前記複
数のアナログ／ディジタル変換回路における他のアナロ
グ／ディジタル変換回路出力信号を下位ビットとして、
前記上位ビットと上記下位ビットとを合せて１つの値を
示すことが好ましい。An analog / digital converter for a television camera according to the present invention is an analog / digital converter for a television camera having a function of converting an output signal of a solid-state image pickup device into a digital signal. A plurality of analog / digital conversion circuits corresponding to each of the solid-state imaging devices, a delay circuit for delaying an output signal of the solid-state imaging device, and at least one analog / digital conversion circuit in the plurality of analog / digital conversion circuits.
A digital / analog conversion circuit for converting an output signal of the digital conversion circuit into an analog signal, wherein at least one analog / digital conversion circuit in the plurality of analog / digital conversion circuits is the digital / analog conversion circuit.
The difference between the output signal of the analog conversion circuit and the output signal of the delay circuit is converted into a digital signal. Further, in the analog / digital conversion device for a television camera according to the present invention, the output signal of at least one analog / digital conversion circuit in the plurality of analog / digital conversion circuits is set to an upper bit, and the plurality of analog / digital conversion circuits are provided. Other analog / digital conversion circuit output signal in
It is preferable that the upper bit and the lower bit are combined to indicate one value.
【０００９】[0009]
【作用】本発明に係るテレビジョンカメラのアナログ／
ディジタル変換装置においては、複数のアナログ／ディ
ジタル変換回路における少なくとも１つのアナログ／デ
ィジタル変換回路は、ディジタル／アナログ変換回路の
出力信号と遅延回路の出力信号との差分をディジタル信
号に変換することで、前記複数のアナログ／ディジタル
変換回路の出力信号における量子化誤差分の電圧を、前
記アナログ／ディジタル変換回路で更に細かく量子化す
ることができる。従って、本発明に係るテレビジョンカ
メラのアナログ／ディジタル変換装置は、前記複数のア
ナログ／ディジタル変換回路における少なくとも１つの
アナログ／ディジタル変換回路の出力信号を上位ビット
とし、前記複数のアナログ／ディジタル変換回路におけ
る他のアナログ／ディジタル変換回路出力信号を下位ビ
ットとして、前記上位ビットと前記下位ビットとを合せ
て１つの映像信号として出力することができる。Operation: The analog / analog of the television camera according to the present invention.
In the digital conversion device, at least one analog / digital conversion circuit in the plurality of analog / digital conversion circuits converts the difference between the output signal of the digital / analog conversion circuit and the output signal of the delay circuit into a digital signal, The voltage of the quantization error in the output signals of the plurality of analog / digital conversion circuits can be further quantized by the analog / digital conversion circuit. Therefore, in the analog / digital conversion device for a television camera according to the present invention, the output signal of at least one analog / digital conversion circuit in the plurality of analog / digital conversion circuits is set to an upper bit, and the plurality of analog / digital conversion circuits are provided. It is possible to output the other analog / digital conversion circuit output signal in 1) as the lower bit and the upper bit and the lower bit together as one video signal.
【００１０】これらにより、本発明に係るテレビジョン
カメラのアナログ／ディジタル変換装置は、前記複数の
アナログ／ディジタル変換回路のビット数の和に相当す
る分解能及びダイナミックレンジを得ることができるの
で、映像信号のダイナミックレンジを広げることがで
き、且つ、映像信号の分解能を本回路の構成部品である
アナログ／ディジタル変換回路の分解能よりも大きくす
ることができる。As a result, the analog / digital converting apparatus of the television camera according to the present invention can obtain the resolution and the dynamic range corresponding to the sum of the number of bits of the plurality of analog / digital converting circuits. The dynamic range can be expanded, and the resolution of the video signal can be made larger than the resolution of the analog / digital conversion circuit which is a component of this circuit.
【００１１】[0011]
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。Embodiments of the present invention will now be described with reference to the accompanying drawings.
【００１２】図１は、本発明の実施例に係るテレビジョ
ンカメラのアナログ／ディジタル変換装置を示す回路図
である。なお、図１において、図３及び図４に示す従来
のテレビジョンカメラのアナログ／ディジタル変換装置
と同一の構成部には、同一符号を付してその詳しい説明
を省略する。FIG. 1 is a circuit diagram showing an analog / digital converter of a television camera according to an embodiment of the present invention. In FIG. 1, the same components as those of the conventional analog / digital converter of the television camera shown in FIGS. 3 and 4 are designated by the same reference numerals, and detailed description thereof will be omitted.
【００１３】図１に示すように、固体撮像素子１の出力
端は、信号遅延素子１２の入力端及びフィードスルーク
ランプ回路（Ａ）２の入力端に接続されている。フィー
ドスルークランプ回路（Ａ）２の出力端はサンプルホー
ルド回路（Ａ）３の入力端に、サンプルホールド回路
（Ａ）３の出力端は４ビット・アナログ／ディジタル変
換回路４の入力端に、４ビット・アナログ／ディジタル
変換回路４の出力端はラッチ回路（Ａ）５の入力端及び
ラッチ回路（Ｂ）９の入力端に接続されている。ラッチ
回路（Ｂ）９の各ビットの出力端は、夫々端子２２に接
続されている。ラッチ回路（Ａ）５の各ビットの出力端
は、夫々反転回路６を経て４ビット・ディジタル／アナ
ログ変換回路７の入力端に接続されている。４ビット・
ディジタル／アナログ変換回路７の出力端はバッファア
ンプ８の入力端に、バッファアンプ８の出力端はフィー
ドスルークランプ回路（Ｂ）１５の入力端に接続されて
いる。As shown in FIG. 1, the output end of the solid-state image pickup device 1 is connected to the input end of the signal delay element 12 and the input end of the feedthrough clamp circuit (A) 2. The output terminal of the feedthrough clamp circuit (A) 2 is connected to the input terminal of the sample hold circuit (A) 3, and the output terminal of the sample hold circuit (A) 3 is connected to the input terminal of the 4-bit analog / digital conversion circuit 4. The output terminal of the bit-analog / digital conversion circuit 4 is connected to the input terminal of the latch circuit (A) 5 and the input terminal of the latch circuit (B) 9. The output end of each bit of the latch circuit (B) 9 is connected to the terminal 22, respectively. The output terminal of each bit of the latch circuit (A) 5 is connected to the input terminal of a 4-bit digital / analog conversion circuit 7 via an inverting circuit 6, respectively. 4 bits
The output terminal of the digital / analog conversion circuit 7 is connected to the input terminal of the buffer amplifier 8, and the output terminal of the buffer amplifier 8 is connected to the input terminal of the feedthrough clamp circuit (B) 15.
【００１４】信号遅延素子１２の出力端はフィードスル
ークランプ回路（Ｂ）１５の入力端に、フィードスルー
クランプ回路（Ｂ）１５の出力端はサンプルホールド回
路（Ｂ）１６の入力端に、サンプルホールド回路（Ｂ）
１６の出力端は増幅器１７の入力端に、増幅器１７の出
力端は８ビット・アナログ／ディジタル変換回路１８の
入力端に、８ビット・アナログ／ディジタル変換回路１
８の各ビットの出力端は、夫々端子２１に接続されてい
る。The output end of the signal delay element 12 is the input end of the feed-through clamp circuit (B) 15, and the output end of the feed-through clamp circuit (B) 15 is the input end of the sample-hold circuit (B) 16 and the sample-hold. Circuit (B)
The output end of 16 is the input end of the amplifier 17, the output end of the amplifier 17 is the input end of the 8-bit analog / digital conversion circuit 18, and the 8-bit analog / digital conversion circuit 1
The output end of each bit of 8 is connected to the terminal 21, respectively.
【００１５】タイミング発生回路１１の第１の出力端は
フィードスルークランプ回路（Ａ）２の制御端及びクラ
ンプパルス遅延回路１３の入力端に、第２の出力端はサ
ンプルホールド回路（Ａ）３の制御端及びサンプルホー
ルドパルス遅延回路１４の入力端に接続されている。ク
ランプパルス遅延回路１３の出力端はフィードスルーク
ランプ回路（Ｂ）１５の制御端に、サンプルホールドパ
ルス遅延回路１４の出力端はサンプルホールド回路
（Ｂ）１６の制御端に接続されている。参照電圧発生回
路１０の出力端はフィードスルークランプ回路（Ａ）２
の入力端，４ビット・アナログ／ディジタル変換回路４
の参照電圧入力端及び８ビット・アナログ／ディジタル
変換回路１８の参照電圧入力端に接続されている。The first output terminal of the timing generation circuit 11 is the control terminal of the feedthrough clamp circuit (A) 2 and the input terminal of the clamp pulse delay circuit 13, and the second output terminal of the sample hold circuit (A) 3. It is connected to the control end and the input end of the sample hold pulse delay circuit 14. The output end of the clamp pulse delay circuit 13 is connected to the control end of the feedthrough clamp circuit (B) 15, and the output end of the sample hold pulse delay circuit 14 is connected to the control end of the sample hold circuit (B) 16. The output terminal of the reference voltage generation circuit 10 is a feedthrough clamp circuit (A) 2
Input terminal, 4-bit analog / digital conversion circuit 4
Are connected to the reference voltage input terminal and the reference voltage input terminal of the 8-bit analog / digital conversion circuit 18.
【００１６】次に、上述の如く構成された本実施例に係
るテレビジョンカメラのアナログ／ディジタル変換装置
の動作について説明する。図２は、図１に示すテレビジ
ョンカメラのアナログ／ディジタル変換装置における各
部の動作を示す波形図である。Next, the operation of the analog / digital converting apparatus of the television camera according to the present embodiment constructed as described above will be described. FIG. 2 is a waveform diagram showing the operation of each unit in the analog / digital conversion device of the television camera shown in FIG.
【００１７】図１に示すように、固体撮像素子１の出力
信号である映像信号は、２系統に分配される。一方の系
統に分配された固体撮像素子１の出力信号は、フィード
スルークランプ回路（Ａ）２及びサンプルホールド回路
（Ａ）３によって直接サンプルホールドされてから、４
ビット・アナログ／ディジタル変換回路４でディジタル
信号に変換される。他方の系統に分配された固体撮像素
子１の出力信号は、信号遅延素子１２を経てからサンプ
ルホールドされる。ここで、映像信号をサンプルホール
ドする際のクランプパルス及びサンプリングパルスは、
タイミング発生回路１１によって生成される。As shown in FIG. 1, the video signal which is the output signal of the solid-state image pickup device 1 is distributed into two systems. The output signal of the solid-state image sensor 1 distributed to one system is directly sampled and held by the feedthrough clamp circuit (A) 2 and the sample and hold circuit (A) 3 and then 4
It is converted into a digital signal by the bit-analog / digital conversion circuit 4. The output signal of the solid-state image sensor 1 distributed to the other system is sampled and held after passing through the signal delay element 12. Here, the clamp pulse and the sampling pulse when sample-holding the video signal are
It is generated by the timing generation circuit 11.
【００１８】図２に示す波形３１は固体撮像素子１の出
力信号であり、波形３２はクランプパルスであり、波形
３３はサンプルパルスである。フィードスルークランプ
回路（Ａ）２と４ビット・アナログ／ディジタル変換回
路４とには、同じ電圧が参照電圧発生回路１０から供給
されているので、波形３１に示すように、フィードスル
ークランプ回路（Ａ）２のクランプレベルと４ビット・
アナログ／ディジタル変換回路４の参照電圧とは同一の
値になる。また、波形３１に示す電圧Ｖ１は、４ビット
・アナログ／ディジタル変換回路４によって量子化され
る電圧である。そして、４ビット・アナログ／ディジタ
ル変換回路４の出力信号は、ラッチ回路（Ａ）５及び反
転回路６を経て、４ビット・ディジタル／アナログ変換
回路７によって再度アナログ信号に変換される。ここ
で、ラッチ回路（Ａ）５を介した理由は、４ビット・デ
ィジタル／アナログ変換回路７が変換完了する前に、４
ビット・アナログ／ディジタル変換回路４において映像
信号をディジタル信号に変換することを可能にするため
である。反転回路６は、後述するように、固体撮像素子
１の出力信号が遅延される系統での処理において、固体
撮像素子１から入力した映像信号と４ビット・アナログ
／ディジタル変換回路４によって量子化された映像信号
との減算をするために挿入している。Waveform 31 shown in FIG. 2 is an output signal of the solid-state image pickup device 1, waveform 32 is a clamp pulse, and waveform 33 is a sample pulse. Since the same voltage is supplied from the reference voltage generation circuit 10 to the feedthrough clamp circuit (A) 2 and the 4-bit analog / digital conversion circuit 4, as shown by the waveform 31, the feedthrough clamp circuit (A) is used. ) 2 clamp levels and 4 bits
It has the same value as the reference voltage of the analog / digital conversion circuit 4. The voltage V1 shown in the waveform 31 is a voltage quantized by the 4-bit analog / digital conversion circuit 4. The output signal of the 4-bit analog / digital conversion circuit 4 passes through the latch circuit (A) 5 and the inverting circuit 6 and is converted into an analog signal again by the 4-bit digital / analog conversion circuit 7. Here, the reason for passing through the latch circuit (A) 5 is that before the 4-bit digital / analog conversion circuit 7 completes the conversion,
This is because it is possible to convert the video signal into a digital signal in the bit-analog / digital conversion circuit 4. As will be described later, the inverting circuit 6 is quantized by the video signal input from the solid-state image sensor 1 and the 4-bit analog / digital conversion circuit 4 in the processing in a system in which the output signal of the solid-state image sensor 1 is delayed. It is inserted to subtract from the video signal.
【００１９】図２に示す波形３４は、バッファアンプ８
の出力信号である。バッファアンプ８の出力信号は、フ
ィードスルークランプ回路（Ｂ）１５に入力され、固体
撮像素子１の出力信号が遅延される系統におけるサンプ
ルホールドの際のクランプレベルとなる。The waveform 34 shown in FIG. 2 is the buffer amplifier 8
Is the output signal of. The output signal of the buffer amplifier 8 is input to the feedthrough clamp circuit (B) 15 and becomes the clamp level at the time of sample hold in the system in which the output signal of the solid-state imaging device 1 is delayed.
【００２０】図２に示す波形３５は、遅延信号素子１２
の出力信号であり、波形３６は、フィードスルークラン
プ回路（Ｂ）１５が入力する遅延されたクランプパルス
であり、波形３７は、サンプルホールド回路（Ｂ）１６
が入力する遅延されたサンプルパルスである。信号遅延
素子１２における遅延時間は、固体撮像素子１の出力信
号におけるフィードスルークランプのタイミングが、サ
ンプルホールド回路（Ａ）３，４ビット・アナログ／デ
ィジタル変換回路４，４ビット・ディジタル／アナログ
変換回路７及びバッファアンプ８を経てきた映像信号の
確定したときの後になるように設定される。また、波形
３６に示す遅延されたクランプパルスは、タイミング発
生回路１１において生成されたクランプパルスである波
形３２を、クランプパルス遅延回路１３によって遅延し
たものである。そのクランプパルス遅延回路１３におけ
る遅延時間は、遅延信号素子１２における遅延時間と同
一になるよう設定してある。同様に、波形３７で示す遅
延されたサンプルパルスも、遅延信号素子１２における
遅延時間と同一の遅延時間をもつサンプルホールドパル
ス遅延回路１４によって遅延されたものである。The waveform 35 shown in FIG.
, A waveform 36 is a delayed clamp pulse input to the feedthrough clamp circuit (B) 15, and a waveform 37 is a sample hold circuit (B) 16.
Is the delayed sample pulse input. Regarding the delay time in the signal delay element 12, the timing of the feedthrough clamp in the output signal of the solid-state image pickup element 1 is a sample hold circuit (A) 3, a 4-bit analog / digital conversion circuit 4, a 4-bit digital / analog conversion circuit. 7 and the buffer amplifier 8 are set so as to be after the time when the video signal that has passed through is confirmed. Further, the delayed clamp pulse shown in the waveform 36 is obtained by delaying the waveform 32 which is the clamp pulse generated in the timing generation circuit 11 by the clamp pulse delay circuit 13. The delay time in the clamp pulse delay circuit 13 is set to be the same as the delay time in the delay signal element 12. Similarly, the delayed sample pulse shown by the waveform 37 is also delayed by the sample hold pulse delay circuit 14 having the same delay time as the delay time in the delay signal element 12.
【００２１】遅延信号素子１２の出力信号は、フィード
スルークランプ回路（Ｂ）１５によってクランプされ、
サンプルホールド回路（Ｂ）１６によってサンプルホー
ルドされる。ここで、上述したように、フィードスルー
クランプ回路（Ｂ）１５は、バッファアンプ８の出力を
入力するので、映像信号は、参照電圧発生回路１０が発
生する電圧よりも電圧Ｖ１だけ高い電位でクランプされ
てホールドされる。従って、サンプルホールド回路
（Ｂ）１６の出力信号は、固体撮像素子１の出力信号か
ら４ビット・アナログ／ディジタル変換回路４の出力電
圧Ｖ１を等価的に減算した信号となり、参照電圧発生回
路１０が発生する参照電圧よりも波形３５に示す電圧Ｖ
２だけ高い値となる。その電圧Ｖ２は、４ビット・アナ
ログ／ディジタル変換回路４の量子化誤差分の電圧と等
しく、最大でも４ビット・アナログ／ディジタル変換回
路４における１ビット分の電圧しか取りえないので、サ
ンプルホールド回路（Ｂ）１６の出力信号を増幅器１７
によって８ビット・アナログ／ディジタル変換回路１８
のダイナミックレンジ一杯まで増幅することにより、電
圧Ｖ２を８ビットの分解能でディジタル変換することが
できる。The output signal of the delay signal element 12 is clamped by the feedthrough clamp circuit (B) 15,
It is sampled and held by the sample and hold circuit (B) 16. Here, as described above, since the feedthrough clamp circuit (B) 15 inputs the output of the buffer amplifier 8, the video signal is clamped at a potential higher by the voltage V1 than the voltage generated by the reference voltage generation circuit 10. Is held and held. Therefore, the output signal of the sample hold circuit (B) 16 becomes a signal obtained by equivalently subtracting the output voltage V1 of the 4-bit analog / digital conversion circuit 4 from the output signal of the solid-state image sensor 1, and the reference voltage generation circuit 10 The voltage V shown in the waveform 35 rather than the generated reference voltage
Only 2 is higher. Since the voltage V2 is equal to the voltage of the quantization error of the 4-bit analog / digital conversion circuit 4 and can take only the voltage of 1 bit in the 4-bit analog / digital conversion circuit 4 at the maximum, the sample hold circuit. (B) The output signal of 16 is amplified by the amplifier 17
8-bit analog / digital conversion circuit 18
The voltage V2 can be digitally converted with 8-bit resolution by amplifying to the full dynamic range.
【００２２】これらにより、本実施例に係るテレビジョ
ンカメラのアナログ／ディジタル変換装置は、８ビット
・アナログ／ディジタル変換回路１８の出力信号を下位
ビットとし、４ビット・アナログ／ディジタル変換回路
４の出力信号を保持するラッチ回路（Ｂ）９の出力信号
を上位ビットとすることで、全体として１２ビットの分
解能のディジタル信号を出力することができる。As a result, in the analog / digital converting apparatus for the television camera according to the present embodiment, the output signal of the 8-bit analog / digital converting circuit 18 is set to the lower bit and the output of the 4-bit analog / digital converting circuit 4 is set. By setting the output signal of the latch circuit (B) 9 that holds the signal as the upper bit, it is possible to output a digital signal with a resolution of 12 bits as a whole.
【００２３】[0023]
【発明の効果】以上説明したように本発明に係るテレビ
ジョンカメラのアナログ／ディジタル変換装置によれ
ば、固体撮像素子の出力信号から雑音成分を除去するテ
レビジョンカメラのアナログ／ディジタル変換装置にお
いて、固体撮像素子１つ当りに複数のアナログ／ディジ
タル変換回路を具備して、これらの複数のアナログ／デ
ィジタル変換回路のビット数の和に相当する分解能及び
ダイナミックレンジを得ることができるので、映像信号
のダイナミックレンジを広げることができ、且つ、映像
信号の分解能を本回路の構成部品であるアナログ／ディ
ジタル変換回路の分解能よりも大きくすることができ
る。As described above, according to the analog / digital conversion device for a television camera of the present invention, in the analog / digital conversion device for a television camera for removing a noise component from the output signal of the solid-state image sensor, Since a plurality of analog / digital conversion circuits are provided for each solid-state image pickup device, and a resolution and a dynamic range equivalent to the sum of the number of bits of these plurality of analog / digital conversion circuits can be obtained, The dynamic range can be widened and the resolution of the video signal can be made larger than the resolution of the analog / digital conversion circuit which is a component of this circuit.
【図１】本発明の実施例に係るテレビジョンカメラのア
ナログ／ディジタル変換装置を示すブロック図である。FIG. 1 is a block diagram showing an analog / digital conversion device of a television camera according to an embodiment of the present invention.
【図２】図１に示すテレビジョンカメラのアナログ／デ
ィジタル変換装置における各部の動作を示す波形図であ
る。FIG. 2 is a waveform chart showing the operation of each unit in the analog / digital conversion device of the television camera shown in FIG.
【図３】従来のテレビジョンカメラのアナログ／ディジ
タル変換装置の一例を示すブロック図である。FIG. 3 is a block diagram showing an example of a conventional analog / digital conversion device of a television camera.
【図４】従来のテレビジョンカメラのアナログ／ディジ
タル変換装置の他の例を示すブロック図である。FIG. 4 is a block diagram showing another example of a conventional analog / digital conversion device of a television camera.
１；固体撮像素子 ２；フィードスルークランプ回路（Ａ） ３；サンプルホールド回路（Ａ） ４；４ビット・アナログ／ディジタル変換回路 ５；ラッチ回路（Ａ） ７；４ビット・ディジタル／アナログ変換回路 ８；バッファアンプ ９；ラッチ回路（Ｂ） １０；参照電圧発生回路 １１；タイミング発生回路 １５；フィードスルークランプ回路（Ｂ） １６；サンプルホールド回路（Ｂ） １７；増幅器 １８；８ビット・アナログ／ディジタル変換回路 1; Solid-state imaging device 2; Feedthrough clamp circuit (A) 3; Sample and hold circuit (A) 4; 4-bit analog / digital conversion circuit 5; Latch circuit (A) 7; 4-bit digital / analog conversion circuit 8 Buffer amplifier 9; latch circuit (B) 10; reference voltage generation circuit 11; timing generation circuit 15; feedthrough clamp circuit (B) 16; sample hold circuit (B) 17; amplifier 18; 8-bit analog / digital conversion circuit
Claims (2)
号に変換するテレビジョンカメラのアナログ／ディジタ
ル変換装置において、前記固体撮像素子１つ毎に対応す
る複数のアナログ／ディジタル変換回路と、前記固体撮
像素子の出力信号を遅延する遅延回路と、前記複数のア
ナログ／ディジタル変換回路における少なくとも１つの
アナログ／ディジタル変換回路の出力信号をアナログ信
号に変換するディジタル／アナログ変換回路とを有し、
前記複数のアナログ／ディジタル変換回路における少な
くとも１つのアナログ／ディジタル変換回路は、前記デ
ィジタル／アナログ変換回路の出力信号と前記遅延回路
の出力信号との差分をディジタル信号に変換することを
特徴とするテレビジョンカメラのアナログ／ディジタル
変換装置。1. An analog / digital conversion device of a television camera for converting an output signal of a solid-state image sensor into a digital signal, wherein a plurality of analog / digital conversion circuits corresponding to each of the solid-state image sensors and the solid-state image sensor. A delay circuit for delaying an output signal of the element, and a digital / analog conversion circuit for converting an output signal of at least one analog / digital conversion circuit in the plurality of analog / digital conversion circuits into an analog signal,
At least one analog / digital conversion circuit in the plurality of analog / digital conversion circuits converts a difference between an output signal of the digital / analog conversion circuit and an output signal of the delay circuit into a digital signal. An analog / digital converter for John cameras.
路における少なくとも１つのアナログ／ディジタル変換
回路の出力信号を上位ビットとし、前記複数のアナログ
／ディジタル変換回路における他のアナログ／ディジタ
ル変換回路出力信号を下位ビットとして、前記上位ビッ
トと下位ビットとを合せて１つの値を示すことを特徴と
する請求項１に記載のテレビジョンカメラのアナログ／
ディジタル変換装置。2. An output signal of at least one analog / digital conversion circuit in the plurality of analog / digital conversion circuits is set as an upper bit, and another analog / digital conversion circuit output signal in the plurality of analog / digital conversion circuits is set as a lower bit. 2. The analog / television of the television camera according to claim 1, wherein the upper bit and the lower bit are combined to indicate one value.
Digital converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4171303A JP3006291B2 (en) | 1992-06-29 | 1992-06-29 | Analog / Digital Converter for Television Camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4171303A JP3006291B2 (en) | 1992-06-29 | 1992-06-29 | Analog / Digital Converter for Television Camera |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0619624A true JPH0619624A (en) | 1994-01-28 |
| JP3006291B2 JP3006291B2 (en) | 2000-02-07 |
Family
ID=15920785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4171303A Expired - Fee Related JP3006291B2 (en) | 1992-06-29 | 1992-06-29 | Analog / Digital Converter for Television Camera |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006291B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005109864A1 (en) * | 2004-05-10 | 2005-11-17 | Hamamatsu Photonics K.K. | Sensor apparatus |
-
1992
- 1992-06-29 JP JP4171303A patent/JP3006291B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005109864A1 (en) * | 2004-05-10 | 2005-11-17 | Hamamatsu Photonics K.K. | Sensor apparatus |
| US7956917B2 (en) | 2004-05-10 | 2011-06-07 | Hamamatsu Photonics K.K. | Sensor apparatus |
| US8379128B2 (en) | 2004-05-10 | 2013-02-19 | Hamamatsu Photonics K.K. | Sensor apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3006291B2 (en) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659355A (en) | CCD dark mean level correction circuit employing digital processing and analog subtraction requiring no advance knowledge of dark mean level | |
| JP2558669Y2 (en) | Digital and analog circuit for digital camera | |
| US4651213A (en) | Clamping apparatus for a video signal | |
| US20060197872A1 (en) | Method for video signal process and method for signal processing apparatus calibration | |
| JP3100762B2 (en) | Clamp circuit for digital camera | |
| JP3006291B2 (en) | Analog / Digital Converter for Television Camera | |
| JP2974323B2 (en) | Imaging device | |
| JP3064703B2 (en) | Sample hold circuit | |
| JPH0218789B2 (en) | ||
| JPH10285432A (en) | Clamp device for video signal | |
| JPH05153428A (en) | Clamping circuit | |
| JP2003530781A (en) | Front end device for CCD with hybrid sampler | |
| JPH08131401A (en) | Electronic endoscope device | |
| JPS59193619A (en) | Picture processing circuit | |
| JP2720095B2 (en) | Analog / digital converter | |
| JPH0321106Y2 (en) | ||
| JPH04322560A (en) | Video signal processing circuit | |
| JPH0249075B2 (en) | ||
| JPH067630Y2 (en) | Video clamp circuit | |
| JP2606207Y2 (en) | Video camera gamma correction circuit | |
| JP2608265B2 (en) | Imaging device | |
| JP2608267B2 (en) | Imaging device | |
| JP2000324407A (en) | Image pickup device | |
| JPH0738695B2 (en) | Digital video camera | |
| JPH05235764A (en) | A/d converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |