JP2995359B2 - 半導体光検出器およびその製造方法 - Google Patents
半導体光検出器およびその製造方法Info
- Publication number
- JP2995359B2 JP2995359B2 JP3354398A JP35439891A JP2995359B2 JP 2995359 B2 JP2995359 B2 JP 2995359B2 JP 3354398 A JP3354398 A JP 3354398A JP 35439891 A JP35439891 A JP 35439891A JP 2995359 B2 JP2995359 B2 JP 2995359B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- type
- stripe
- low carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体層内にｐｎ接合
を設けて形成した半導体光検出器に関し、さらに具体的
にはオーミック電極に起因する寄生容量と寄生抵抗を低
減化しうる構造を有する高速応答可能な半導体光検出器
およびその製造方法に関するものである。
を設けて形成した半導体光検出器に関し、さらに具体的
にはオーミック電極に起因する寄生容量と寄生抵抗を低
減化しうる構造を有する高速応答可能な半導体光検出器
およびその製造方法に関するものである。
【０００２】
【従来の技術】図２は従来の一般的なｐｉｎフォトダイ
オードの模式的断面構造図である。従来の、半導体のｐ
ｎ接合によって形成した空乏層を用いて光電変換を行
う、いわゆるｐｉｎフォトダイオードは、図２に示した
ごとく、ｐ型導電層２３，ｎ型低キャリア濃度光吸収層
２２，ｎ型導電層２１から構成されている。そしてｎ型
導電層２３にはｎ型オーミック電極２６が、ｐ型導電層
２３にはｐ型オーミック電極２７が取り付けられてい
る。なお、２０は半絶縁性半導体基板であり、この基板
として例えばＩｎＰ基板を用いた場合、各層２１，２
２，２３はそれぞれｎ型ＩｎＰ層，ｎ型低キャリア濃度
ＩｎＧａＡｓ光吸収層，ｐ型ＩｎＧａＡｓ層からなって
いる。
オードの模式的断面構造図である。従来の、半導体のｐ
ｎ接合によって形成した空乏層を用いて光電変換を行
う、いわゆるｐｉｎフォトダイオードは、図２に示した
ごとく、ｐ型導電層２３，ｎ型低キャリア濃度光吸収層
２２，ｎ型導電層２１から構成されている。そしてｎ型
導電層２３にはｎ型オーミック電極２６が、ｐ型導電層
２３にはｐ型オーミック電極２７が取り付けられてい
る。なお、２０は半絶縁性半導体基板であり、この基板
として例えばＩｎＰ基板を用いた場合、各層２１，２
２，２３はそれぞれｎ型ＩｎＰ層，ｎ型低キャリア濃度
ＩｎＧａＡｓ光吸収層，ｐ型ＩｎＧａＡｓ層からなって
いる。
【０００３】このような構造のフォトダイオードは、ｐ
型導電層２３とｎ型導電層２１との間に逆バイアス電圧
を印加してｎ型低キャリア光吸収層２２に空乏層を形成
し、この空乏層にかかる高電界を利用して、光入射側の
導電層（図２の場合はｐ型導電層２３）を通過してｎ型
低キャリア濃度光吸収層２２に到達した入射光３０を光
電変換するものである。しかし光入射側の導電層上部に
はオーミック電極２７を形成する必要があり、このため
受光領域の面積の他にオーミック電極領域の面積を加え
た広さのｐｎ接合領域が必要である。
型導電層２３とｎ型導電層２１との間に逆バイアス電圧
を印加してｎ型低キャリア光吸収層２２に空乏層を形成
し、この空乏層にかかる高電界を利用して、光入射側の
導電層（図２の場合はｐ型導電層２３）を通過してｎ型
低キャリア濃度光吸収層２２に到達した入射光３０を光
電変換するものである。しかし光入射側の導電層上部に
はオーミック電極２７を形成する必要があり、このため
受光領域の面積の他にオーミック電極領域の面積を加え
た広さのｐｎ接合領域が必要である。
【０００４】
【発明が解決しようとする課題】ところでフォトダイオ
ードの高速化を目的とする場合、フォトダイオードの静
電容量を小さくするためにｐｎ接合領域の面積を小さく
する必要がある。従来のようなフォトダイオードでは、
ｐｎ接合領域の面積を小さくするにともないオーミック
電極２７の面積も小さくする必要があるので、オーミッ
ク電極に起因する寄生抵抗が増大して高速化が著しく妨
げられるという問題点があった。
ードの高速化を目的とする場合、フォトダイオードの静
電容量を小さくするためにｐｎ接合領域の面積を小さく
する必要がある。従来のようなフォトダイオードでは、
ｐｎ接合領域の面積を小さくするにともないオーミック
電極２７の面積も小さくする必要があるので、オーミッ
ク電極に起因する寄生抵抗が増大して高速化が著しく妨
げられるという問題点があった。
【０００５】本発明は以上の点に鑑みてなされたもので
あり、その目的は、上記した従来技術の問題点を解消
し、高速応答可能な半導体光検出器を提供することにあ
る。
あり、その目的は、上記した従来技術の問題点を解消
し、高速応答可能な半導体光検出器を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の構成は以下に示
す通りである。すなわち本発明は、半導体基板上に垂直
な方向にｐ型導電層とｎ型低キャリア濃度層とｎ型導電
層とをこの順に、あるいはこれと逆の順に具備して構成
され、かつ上部導電層の一部に選択的に形成されたｐ型
電極あるいはｎ型電極を有するフォトダイオードにおい
て、上部導電層の面積がｐｎ接合面積よりも大きいこと
を特徴とする半導体光検出器としての構成を有するもの
である。
す通りである。すなわち本発明は、半導体基板上に垂直
な方向にｐ型導電層とｎ型低キャリア濃度層とｎ型導電
層とをこの順に、あるいはこれと逆の順に具備して構成
され、かつ上部導電層の一部に選択的に形成されたｐ型
電極あるいはｎ型電極を有するフォトダイオードにおい
て、上部導電層の面積がｐｎ接合面積よりも大きいこと
を特徴とする半導体光検出器としての構成を有するもの
である。
【０００７】
【作用】本発明においては、フォトダイオードのｐｎ接
合上部に、フォトダイオードのｐｎ接合面積よりも大き
い面積を有する導電層を形成することによって、オーミ
ック電極に起因する寄生容量と寄生抵抗とを同時に低減
できる。そのため従来の、ｐｎ接合面積よりも小さい面
積のオーミック電極を有するフォトダイオードと比べ
て、応答速度を高めることができる。
合上部に、フォトダイオードのｐｎ接合面積よりも大き
い面積を有する導電層を形成することによって、オーミ
ック電極に起因する寄生容量と寄生抵抗とを同時に低減
できる。そのため従来の、ｐｎ接合面積よりも小さい面
積のオーミック電極を有するフォトダイオードと比べ
て、応答速度を高めることができる。
【０００８】
【実施例】次に本発明を図面に示す実施例に基づいて詳
細に説明する。図１は本発明の一実施例によるフォトダ
イオードの製造方法を説明するための工程図であり、同
図(f) は最終工程でのフォトダイオードの構造を示して
いる。ここで１０は半絶縁性ＩｎＰ基板、１１はｎ型Ｉ
ｎＰ層、１２はｎ型低キャリア濃度ＩｎＧａＡｓ光吸収
層、１３はｐ型ＩｎＧａＡｓ層、１４は低キャリア濃度
ＩｎＰ層、１５はｐ型ＩｎＰ層、１６はｎ型オーミック
電極、１７はｐ型オーミック電極、１８，１９はともに
絶縁性薄膜である。
細に説明する。図１は本発明の一実施例によるフォトダ
イオードの製造方法を説明するための工程図であり、同
図(f) は最終工程でのフォトダイオードの構造を示して
いる。ここで１０は半絶縁性ＩｎＰ基板、１１はｎ型Ｉ
ｎＰ層、１２はｎ型低キャリア濃度ＩｎＧａＡｓ光吸収
層、１３はｐ型ＩｎＧａＡｓ層、１４は低キャリア濃度
ＩｎＰ層、１５はｐ型ＩｎＰ層、１６はｎ型オーミック
電極、１７はｐ型オーミック電極、１８，１９はともに
絶縁性薄膜である。
【０００９】すなわちこの実施例のフォトダイオード
は、図１(f) に示すように、半絶縁性ＩｎＰ基板１０上
にストライプ状に形成されたｎ型ＩｎＰ層１１上に、ｎ
型低キャリア濃度のＩｎＧａＡｓ光吸収層１２およびｐ
型ＩｎＧａＡｓ層１３が順次積層され、これら層１１，
１２および１３の側面に堆積された絶縁性薄膜１９を挟
んで低キャリア濃度のＩｎＰ層１４が当該ＩｎＰ基板１
０上に積層されている。そして上記各層１２，１３およ
び１４の上部に、ｎ型ＩｎＰ層１１と反対の導電型を有
する半導体層としてｐ型ＩｎＰ層１５が積層され、さら
に低キャリア濃度ＩｎＰ層１４の上部とｐ型ＩｎＰ層１
５とが、ｎ型ＩｎＰ層１１のストライプ方向と直交する
方向に延びるストライプ状に形成されている。
は、図１(f) に示すように、半絶縁性ＩｎＰ基板１０上
にストライプ状に形成されたｎ型ＩｎＰ層１１上に、ｎ
型低キャリア濃度のＩｎＧａＡｓ光吸収層１２およびｐ
型ＩｎＧａＡｓ層１３が順次積層され、これら層１１，
１２および１３の側面に堆積された絶縁性薄膜１９を挟
んで低キャリア濃度のＩｎＰ層１４が当該ＩｎＰ基板１
０上に積層されている。そして上記各層１２，１３およ
び１４の上部に、ｎ型ＩｎＰ層１１と反対の導電型を有
する半導体層としてｐ型ＩｎＰ層１５が積層され、さら
に低キャリア濃度ＩｎＰ層１４の上部とｐ型ＩｎＰ層１
５とが、ｎ型ＩｎＰ層１１のストライプ方向と直交する
方向に延びるストライプ状に形成されている。
【００１０】かかる実施例構造のフォトダイオードにお
いては、ｐｎ接合を形成するＩｎＧａＡｓ層１２，１３
の上下に、互いに直交したストライプ状のｐ電極層１５
およびｎ電極層１１が配置されている。これにより、ｐ
電極層１５の直下が低キャリア濃度層１４であり、かつ
この低キャリア濃度層が絶縁性薄膜１９によってｎ電極
層１１と絶縁されているので、ｐ電極層１５をｐｎ接合
面積よりも大きくしてもｐ電極層１５とｎ電極層１１と
で生じる寄生容量の増加を抑制することが可能となって
いる。このフォトダイオードの製造方法は以下の通りで
ある。
いては、ｐｎ接合を形成するＩｎＧａＡｓ層１２，１３
の上下に、互いに直交したストライプ状のｐ電極層１５
およびｎ電極層１１が配置されている。これにより、ｐ
電極層１５の直下が低キャリア濃度層１４であり、かつ
この低キャリア濃度層が絶縁性薄膜１９によってｎ電極
層１１と絶縁されているので、ｐ電極層１５をｐｎ接合
面積よりも大きくしてもｐ電極層１５とｎ電極層１１と
で生じる寄生容量の増加を抑制することが可能となって
いる。このフォトダイオードの製造方法は以下の通りで
ある。
【００１１】(1)図１(a)に示すように、まず半絶縁性Ｉ
ｎＰ基板１０上にＭＯＶＰＥ法を用いて厚さ0.2μｍの
ｎ型ＩｎＰ層１１，厚さ0.3μｍのｎ型低キャリア濃度
ＩｎＧａＡｓ光吸収層１２，厚さ 0.1μｍのｐ型ＩｎＧ
ａＡｓ層１３を順次エピタキシャル成長しフォトダイオ
ード層を形成する。 (2)次に図１(b)に示すように、プラズマＣＶＤ法を用い
てｐ型ＩｎＧａＡｓ層１３上部に厚さ0.2μｍ，幅5μ
ｍ，長さ50μｍのストライプ状の窒化珪素膜１８を形成
し、これをマスクとして塩素系ＲＩＥ法を用いてＩｎＰ
基板１０が露出するまでエッチングを行う。
ｎＰ基板１０上にＭＯＶＰＥ法を用いて厚さ0.2μｍの
ｎ型ＩｎＰ層１１，厚さ0.3μｍのｎ型低キャリア濃度
ＩｎＧａＡｓ光吸収層１２，厚さ 0.1μｍのｐ型ＩｎＧ
ａＡｓ層１３を順次エピタキシャル成長しフォトダイオ
ード層を形成する。 (2)次に図１(b)に示すように、プラズマＣＶＤ法を用い
てｐ型ＩｎＧａＡｓ層１３上部に厚さ0.2μｍ，幅5μ
ｍ，長さ50μｍのストライプ状の窒化珪素膜１８を形成
し、これをマスクとして塩素系ＲＩＥ法を用いてＩｎＰ
基板１０が露出するまでエッチングを行う。
【００１２】(3)再びプラズマＣＶＤ法を用いて、図１
(c)に示すように、ＩｎＰ基板１０，窒化珪素膜１８の
上面およびＩｎＰ層１１，ＩｎＧａＡｓ光吸収層１２，
ｐ型ＩｎＧａＡｓ層１３の側面に厚さ 0.2μｍの窒化珪
素膜１９を堆積し、その後フッ素系ＲＩＥ法によりＩｎ
Ｐ基板１０および窒化珪素膜１８上部に堆積された窒化
珪素膜１９を除去する。 (4)しかる後図１(d)に示すように、ＩｎＰ基板１０上に
ＭＯＶＰＥ法を用いて厚さ0.6μｍの低キャリア濃度Ｉ
ｎＰ層１４を選択再成長する。
(c)に示すように、ＩｎＰ基板１０，窒化珪素膜１８の
上面およびＩｎＰ層１１，ＩｎＧａＡｓ光吸収層１２，
ｐ型ＩｎＧａＡｓ層１３の側面に厚さ 0.2μｍの窒化珪
素膜１９を堆積し、その後フッ素系ＲＩＥ法によりＩｎ
Ｐ基板１０および窒化珪素膜１８上部に堆積された窒化
珪素膜１９を除去する。 (4)しかる後図１(d)に示すように、ＩｎＰ基板１０上に
ＭＯＶＰＥ法を用いて厚さ0.6μｍの低キャリア濃度Ｉ
ｎＰ層１４を選択再成長する。
【００１３】(5)次に図１(e)に示すように、ｐ型ＩｎＧ
ａＡｓ層１３上に堆積された窒化珪素膜１８をフッ素系
ＲＩＥ法により除去後、このＩｎＧａＡｓ層１３，低キ
ャリア濃度ＩｎＰ層１４上にＭＯＶＰＥ法を用いて厚さ
0.2μｍのｐ型ＩｎＰ層１５を再成長する。 (6)最後に、図１(f)に示すように、上記の工程で形成し
たストライプと直交する方向のストライプ状に、塩素系
ＲＩＥ法を用いてＩｎＰ層１１が露出するまでエッチン
グを行う。さらにｐ型ＩｎＰ層１５上部にｐ型オーミッ
ク電極１７、ｎ型ＩｎＰ層１１上部にｎ型オーミック電
極１６を形成する。
ａＡｓ層１３上に堆積された窒化珪素膜１８をフッ素系
ＲＩＥ法により除去後、このＩｎＧａＡｓ層１３，低キ
ャリア濃度ＩｎＰ層１４上にＭＯＶＰＥ法を用いて厚さ
0.2μｍのｐ型ＩｎＰ層１５を再成長する。 (6)最後に、図１(f)に示すように、上記の工程で形成し
たストライプと直交する方向のストライプ状に、塩素系
ＲＩＥ法を用いてＩｎＰ層１１が露出するまでエッチン
グを行う。さらにｐ型ＩｎＰ層１５上部にｐ型オーミッ
ク電極１７、ｎ型ＩｎＰ層１１上部にｎ型オーミック電
極１６を形成する。
【００１４】本実施例においては、ｐ型ＩｎＧａＡｓ層
１３を導入した例を示したが、この層がない場合にはｐ
ｎ接合がＩｎＰ層１５とＩｎＧａＡｓ光吸収層１２のヘ
テロ界面に形成されるため、空乏層がヘテロ界面にわた
って生じ、したがって、空乏層を走行する光励起キャリ
アのトラップが起きて、フォトダイオードの応答速度が
低下する可能性があるものの、ほぼ同様の効果が期待で
きる。
１３を導入した例を示したが、この層がない場合にはｐ
ｎ接合がＩｎＰ層１５とＩｎＧａＡｓ光吸収層１２のヘ
テロ界面に形成されるため、空乏層がヘテロ界面にわた
って生じ、したがって、空乏層を走行する光励起キャリ
アのトラップが起きて、フォトダイオードの応答速度が
低下する可能性があるものの、ほぼ同様の効果が期待で
きる。
【００１５】また、フォトダイオード層のｎ型ＩｎＰ層
１１，ｎ低キャリア濃度ＩｎＧａＡｓ光吸収層１２，ｐ
型ＩｎＧａＡｓ層１３と低キャリア濃度ＩｎＰ層１４と
の間の電気的絶縁をとるために窒化珪素膜１９を配置し
た例を示したが、窒化珪素膜以外にも酸化珪素膜や酸化
チタン膜などその他の誘電体膜を用いても同様の効果が
期待できる。さらにフォトダイオードの暗電流を問題に
しない場合には、これら誘電体膜を用いずフォトダイオ
ード層に隣接して直接半絶縁性ＩｎＰ層を配置すること
も可能である。
１１，ｎ低キャリア濃度ＩｎＧａＡｓ光吸収層１２，ｐ
型ＩｎＧａＡｓ層１３と低キャリア濃度ＩｎＰ層１４と
の間の電気的絶縁をとるために窒化珪素膜１９を配置し
た例を示したが、窒化珪素膜以外にも酸化珪素膜や酸化
チタン膜などその他の誘電体膜を用いても同様の効果が
期待できる。さらにフォトダイオードの暗電流を問題に
しない場合には、これら誘電体膜を用いずフォトダイオ
ード層に隣接して直接半絶縁性ＩｎＰ層を配置すること
も可能である。
【００１６】また、本実施例の上記(2) の工程におい
て、ｎ型ＩｎＰ層１１，ｎ型低キャリア濃度ＩｎＧａＡ
ｓ光吸収層１２，ｐ型ＩｎＧａＡｓ層１３を幅が均一な
ストライプ状に加工し、かつ上記(6) の工程において前
記ＩｎＧａＡｓ光吸収層１２，ｐ型ＩｎＧａＡｓ層１
３，低キャリア濃度ＩｎＰ層１４，ｐ型ＩｎＰ層１５を
幅が均一なストライプ形状に加工した例を示したが、こ
れらを例えば電極部分の幅のみを広くしたストライプ形
状とすることにより、さらに寄生抵抗が低減されたフォ
トダイオードを実現することができる。また、上記方法
によりフォトダイオードを製作した例を示したが、同様
の方法を用いて面発光レーザ，光スイッチ，変調器など
の光素子を製作することが可能である。
て、ｎ型ＩｎＰ層１１，ｎ型低キャリア濃度ＩｎＧａＡ
ｓ光吸収層１２，ｐ型ＩｎＧａＡｓ層１３を幅が均一な
ストライプ状に加工し、かつ上記(6) の工程において前
記ＩｎＧａＡｓ光吸収層１２，ｐ型ＩｎＧａＡｓ層１
３，低キャリア濃度ＩｎＰ層１４，ｐ型ＩｎＰ層１５を
幅が均一なストライプ形状に加工した例を示したが、こ
れらを例えば電極部分の幅のみを広くしたストライプ形
状とすることにより、さらに寄生抵抗が低減されたフォ
トダイオードを実現することができる。また、上記方法
によりフォトダイオードを製作した例を示したが、同様
の方法を用いて面発光レーザ，光スイッチ，変調器など
の光素子を製作することが可能である。
【００１７】
【発明の効果】以上説明したように本発明は、フォトダ
イオード層の上部に、そのフォトダイオードのｐｎ接合
面積よりも大きい面積を有する導電層を形成することに
よって、オーミック電極の面積を大きくし、その結果オ
ーミック電極に起因する寄生容量と寄生抵抗とを同時に
低減することができるため、高速応答可能な半導体光検
出器を実現できるという利点がある。
イオード層の上部に、そのフォトダイオードのｐｎ接合
面積よりも大きい面積を有する導電層を形成することに
よって、オーミック電極の面積を大きくし、その結果オ
ーミック電極に起因する寄生容量と寄生抵抗とを同時に
低減することができるため、高速応答可能な半導体光検
出器を実現できるという利点がある。
【図１】本発明の一実施例によるフォトダイオードの製
造方法を示す工程図である。
造方法を示す工程図である。
【図２】従来の一般的なフォトダイオードの模式的断面
図である。
図である。
１０ 半絶縁性ＩｎＰ基板 １１ ｎ型ＩｎＰ層 １２ ｎ型低キャリア濃度ＩｎＧａＡｓ光吸収層 １３ ｐ型ＩｎＧａＡｓ層 １４ 低キャリア濃度ＩｎＰ層 １６ ｎ型オーミック電極 １７ ｐ型オーミック電極 １８ 絶縁性薄膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 幸前 篤郎 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 平３−96917（ＪＰ，Ａ) 特開 平３−53565（ＪＰ，Ａ) 特開 昭61−182273（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10 - 31/119
Claims (2)
- 【請求項１】 半絶縁性半導体基板上にストライプ状に
形成された第１の導電性半導体上に、少なくとも低キャ
リア濃度の第２の半導体が積層され、これら第１，第２
の半導体の側面に堆積された絶縁性薄膜を挟んで低キャ
リア濃度の第３の半導体が該半絶縁性半導体基板上に積
層され、第２，第３の半導体の上部に第１の半導体と反
対の導電型の第４の半導体が積層され、かつ第３の半導
体の上部と第４の半導体とが、第１の半導体のストライ
プ方向と異なる方向に延びるストライプ状に形成されて
いることを特徴とする半導体光検出器。 - 【請求項２】 (1) 半絶縁性半導体基板上に、第１の導
電性半導体，低キャリア濃度の第２の半導体を順次積層
する工程、 (2) これら第１，第２の半導体をストライプ状に加工す
る工程、 (3) そのストライプの上面ならびに側面に絶縁性薄膜を
形成する工程、 (4) 上記半絶縁性半導体基板上に、上記絶縁性薄膜を隔
ててストライプに隣接して低キャリア濃度の第３の半導
体を積層する工程、 (5) 第２，第３の半導体上部に第１の半導体と反対の導
電型を有する第４の半導体を積層する工程、 (6) 第３の半導体の上部と第４の半導体とを、上記(2)
の工程で形成したストライプの方向と異なる方向に延び
るストライプ状に加工する工程、 を含むことを特徴とする半導体光検出器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3354398A JP2995359B2 (ja) | 1991-12-20 | 1991-12-20 | 半導体光検出器およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3354398A JP2995359B2 (ja) | 1991-12-20 | 1991-12-20 | 半導体光検出器およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175533A JPH05175533A (ja) | 1993-07-13 |
| JP2995359B2 true JP2995359B2 (ja) | 1999-12-27 |
Family
ID=18437293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3354398A Expired - Fee Related JP2995359B2 (ja) | 1991-12-20 | 1991-12-20 | 半導体光検出器およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2995359B2 (ja) |
-
1991
- 1991-12-20 JP JP3354398A patent/JP2995359B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175533A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| JP4609430B2 (ja) | アバランシェフォトダイオード | |
| JP2942285B2 (ja) | 半導体受光素子 | |
| KR101922107B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP2001144278A (ja) | 受光素子アレイ | |
| JP5011607B2 (ja) | 受光素子 | |
| JP2010278406A (ja) | アバランシェホトダイオード及びこれを用いた光受信モジュール | |
| US6232141B1 (en) | Semiconductor light-receiving device and method of fabricating the same | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| JP2002231992A (ja) | 半導体受光素子 | |
| JP2002026366A (ja) | 半導体装置 | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| JP4985298B2 (ja) | アバランシェフォトダイオード | |
| JPH0656900B2 (ja) | 半導体光素子 | |
| JP2002083993A (ja) | 光半導体受光素子およびその製造方法 | |
| JP2995359B2 (ja) | 半導体光検出器およびその製造方法 | |
| US11749773B2 (en) | Avalanche photodiode and method for manufacturing same | |
| JP4284781B2 (ja) | Ｍｓｍ型フォトダイオード | |
| JP3138199B2 (ja) | 半導体導波路型受光素子およびその製造方法 | |
| JP2742358B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2583793B2 (ja) | 半導体基板 | |
| JP4223774B2 (ja) | 半導体受光素子 | |
| JP2766761B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP4786440B2 (ja) | 面入射型受光素子および光受信モジュール | |
| JP2685703B2 (ja) | 半導体光検出器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |