JP2742358B2 - 半導体光検出器およびその製造方法 - Google Patents
半導体光検出器およびその製造方法Info
- Publication number
- JP2742358B2 JP2742358B2 JP4246092A JP24609292A JP2742358B2 JP 2742358 B2 JP2742358 B2 JP 2742358B2 JP 4246092 A JP4246092 A JP 4246092A JP 24609292 A JP24609292 A JP 24609292A JP 2742358 B2 JP2742358 B2 JP 2742358B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- width
- cladding layer
- core layer
- semiconductor photodetector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体内にｐｎ接合を
有し、オーミック電極による寄生抵抗を低減した、高速
応答可能な半導体光検出器およびその製造方法に関する
ものである。
有し、オーミック電極による寄生抵抗を低減した、高速
応答可能な半導体光検出器およびその製造方法に関する
ものである。
【０００２】
【従来の技術】従来の一般的な半導体光検出器は、信号
光波長が１．５５μｍの場合を例にとると、図３に示す
ように低キャリア濃度の光吸収層であるコア層３０３
（図３の場合はノンドープＩnＧaＡs）の上下に、ｐ型
導電層である上部クラッド層３０４とｎ型導電層である
下部クラッド層３０２とをそれぞれ配置して形成されて
いる（櫛原勝利他「直列抵抗を低減した高速ＧaＩnＡs
／ＩnＰ ＰＩＮフォトダイオード」１９９１年春季応
用物理学会学術講演会予稿集、９５３頁、２８ｐ−Ｆ−
１）。上記半導体光検出器においては、ｐ型導電層３０
４とｎ型導電層３０２との間に、逆バイアス電圧を印加
してノンドープの光吸収層３０３内に空乏層を形成し、
この空乏層にかかる高電界を利用して、半導体光検出器
の上面あるいは裏面より上記光吸収層３０３に入射した
信号光を光電変換するものである。
光波長が１．５５μｍの場合を例にとると、図３に示す
ように低キャリア濃度の光吸収層であるコア層３０３
（図３の場合はノンドープＩnＧaＡs）の上下に、ｐ型
導電層である上部クラッド層３０４とｎ型導電層である
下部クラッド層３０２とをそれぞれ配置して形成されて
いる（櫛原勝利他「直列抵抗を低減した高速ＧaＩnＡs
／ＩnＰ ＰＩＮフォトダイオード」１９９１年春季応
用物理学会学術講演会予稿集、９５３頁、２８ｐ−Ｆ−
１）。上記半導体光検出器においては、ｐ型導電層３０
４とｎ型導電層３０２との間に、逆バイアス電圧を印加
してノンドープの光吸収層３０３内に空乏層を形成し、
この空乏層にかかる高電界を利用して、半導体光検出器
の上面あるいは裏面より上記光吸収層３０３に入射した
信号光を光電変換するものである。
【０００３】ところで、上記半導体光検出器の応答速度
は、ＣＲ時定数と光励起キャリアの走行時間とで決定さ
れる。光励起キャリアの走行時間を小さくするために
は、光吸収層であるコア層３０３を薄くする必要がある
が、上記コア層３０３を薄くすることによる静電容量Ｃ
の増加を抑えるために、上記コア層３０３の面積を小さ
くしなければならない。
は、ＣＲ時定数と光励起キャリアの走行時間とで決定さ
れる。光励起キャリアの走行時間を小さくするために
は、光吸収層であるコア層３０３を薄くする必要がある
が、上記コア層３０３を薄くすることによる静電容量Ｃ
の増加を抑えるために、上記コア層３０３の面積を小さ
くしなければならない。
【０００４】
【発明が解決しようとする課題】しかしながら、図３に
示すように上部ｐ型クラッド層３０４の上面の一部に
は、ｐ型オーミック電極３０７を形成する必要があるた
め、従来のようなほぼ垂直な側面をもつ半導体光検出器
においては、コア層３０３の面積を小さくした場合に上
記ｐ型オーミック電極３０７の面積も必然的に小さくな
り、その結果、オーミック抵抗Ｒが増加してＣＲ時定数
が増大し、結局は高速応答できないという問題があっ
た。
示すように上部ｐ型クラッド層３０４の上面の一部に
は、ｐ型オーミック電極３０７を形成する必要があるた
め、従来のようなほぼ垂直な側面をもつ半導体光検出器
においては、コア層３０３の面積を小さくした場合に上
記ｐ型オーミック電極３０７の面積も必然的に小さくな
り、その結果、オーミック抵抗Ｒが増加してＣＲ時定数
が増大し、結局は高速応答できないという問題があっ
た。
【０００５】本発明は、オーミック抵抗の増大を解消
し、高速応答が可能な半導体光検出器を得ることを目的
とする。
し、高速応答が可能な半導体光検出器を得ることを目的
とする。
【０００６】
【課題を解決するための手段】この目的を達成するた
め、本発明においては、半導体基板上に設けられた、上
部クラッド層とコア層と下部クラッド層との少なくとも
３つの層を有する導波路型の半導体光検出器において、
前記コア層の幅を、上記上部クラッド層の幅および上記
上部クラッド層の電極の幅よりも狭く形成する。
め、本発明においては、半導体基板上に設けられた、上
部クラッド層とコア層と下部クラッド層との少なくとも
３つの層を有する導波路型の半導体光検出器において、
前記コア層の幅を、上記上部クラッド層の幅および上記
上部クラッド層の電極の幅よりも狭く形成する。
【０００７】また、半導体基板上に設けられた、上部ク
ラッド層とコア層と下部クラッド層との少なくとも３つ
の層を有し、前記コア層の幅が、上記上部クラッド層の
幅および上記上部クラッド層の電極の幅よりも狭く形成
された導波路型の半導体光検出器を製造する方法におい
て、前記３つの層を積層する工程と、前記光検出器層上
にストライプ状のエッチングマスクを形成する工程と、
前記エッチングマスクの上方よりイオンビームを照射
し、照射中または照射中断の間に、前記イオンビームの
照射方向をストライプに垂直な面内で、前記積層方向に
対し傾ける工程とを行なう。
ラッド層とコア層と下部クラッド層との少なくとも３つ
の層を有し、前記コア層の幅が、上記上部クラッド層の
幅および上記上部クラッド層の電極の幅よりも狭く形成
された導波路型の半導体光検出器を製造する方法におい
て、前記３つの層を積層する工程と、前記光検出器層上
にストライプ状のエッチングマスクを形成する工程と、
前記エッチングマスクの上方よりイオンビームを照射
し、照射中または照射中断の間に、前記イオンビームの
照射方向をストライプに垂直な面内で、前記積層方向に
対し傾ける工程とを行なう。
【０００８】また、半導体基板上に設けられた、上部ク
ラッド層とコア層と下部クラッド層との少なくとも３つ
の層を有し、前記コア層の幅が、上記上部クラッド層の
幅および上記上部クラッド層の電極の幅よりも狭く形成
された導波路型の半導体光検出器を製造する方法におい
て、前記半導体基板上に上記下部クラッド層を形成する
工程と、上記上部クラッド層、上記コア層を成長する部
分のみが窓あけされた選択成長マスクを形成する工程
と、前記窓あけ部分に上記コア層、上記上部クラッド層
を積層する工程とを行なう。
ラッド層とコア層と下部クラッド層との少なくとも３つ
の層を有し、前記コア層の幅が、上記上部クラッド層の
幅および上記上部クラッド層の電極の幅よりも狭く形成
された導波路型の半導体光検出器を製造する方法におい
て、前記半導体基板上に上記下部クラッド層を形成する
工程と、上記上部クラッド層、上記コア層を成長する部
分のみが窓あけされた選択成長マスクを形成する工程
と、前記窓あけ部分に上記コア層、上記上部クラッド層
を積層する工程とを行なう。
【０００９】
【作用】本発明の半導体光検出器およびその製造方法に
おいては、従来のそれぞれほぼ等しい幅をもつ上部クラ
ッド層とコア層とで構成した半導体光検出器に比べて、
オーミック抵抗を小さくすることができるから、ＣＲ時
定数を小さくすることができる。
おいては、従来のそれぞれほぼ等しい幅をもつ上部クラ
ッド層とコア層とで構成した半導体光検出器に比べて、
オーミック抵抗を小さくすることができるから、ＣＲ時
定数を小さくすることができる。
【００１０】
【実施例】 つぎに本発明の実施例を図面とともに説明す
る。図１は本発明による半導体光検出器の一実施例を示
す外観図、図２は図１に示した半導体光検出器の製造工
程 を示す図である。
る。図１は本発明による半導体光検出器の一実施例を示
す外観図、図２は図１に示した半導体光検出器の製造工
程 を示す図である。
【００１１】本発明の半導体光検出器として、導波路型
光検出器の実施例を示す図１において、１０１は半絶縁
性ＩnＰ基板、１０２はｎ型ＩnＰ下部導電層である下部
クラッド層、１０３はノンドープＩnＧaＡs光吸収層で
あるコア層、１０４はｐ型ＩnＰ上部導電層である上部
クラッド層、１０５は選択成長マスク、１０６はｎ型オ
ーミック電極、１０７はｐ型オーミック電極である。前
記ｎ型ＩnＰ下部導電層１０２はＩnＰ基板１０１ととも
に下部クラッド層とし、ノンドープＩnＧaＡs光吸収層
１０３はコア層として、またｐ型ＩnＰ上部導電層１０
４は上部クラッド層として、光導波路を形成し機能して
いるが、半導体光検出器としてみれば、低キャリア濃度
の前記ノンドープＩnＧaＡs光吸収層１０３を光電変換
層とするｐｉｎホトダイオードの構成になっている。そ
して、前記ノンドープＩnＧaＡs光吸収層であるコア層
１０３の幅は、上部クラッド層１０４の幅よりも狭く形
成されているため、前記上部クラッド層１０４の上面に
設けるｐ型オーミック電極１０７が上部クラッド層１０
４に接触する幅は、前記コア層１０３の幅に対して十分
に広くとることができる。したがって、容量、オーミッ
ク抵抗を小さくすることができるから、ＣＲ時定数を小
さくすることができるので、高速応答が可能な半導体光
検出器を得ることができる。
光検出器の実施例を示す図１において、１０１は半絶縁
性ＩnＰ基板、１０２はｎ型ＩnＰ下部導電層である下部
クラッド層、１０３はノンドープＩnＧaＡs光吸収層で
あるコア層、１０４はｐ型ＩnＰ上部導電層である上部
クラッド層、１０５は選択成長マスク、１０６はｎ型オ
ーミック電極、１０７はｐ型オーミック電極である。前
記ｎ型ＩnＰ下部導電層１０２はＩnＰ基板１０１ととも
に下部クラッド層とし、ノンドープＩnＧaＡs光吸収層
１０３はコア層として、またｐ型ＩnＰ上部導電層１０
４は上部クラッド層として、光導波路を形成し機能して
いるが、半導体光検出器としてみれば、低キャリア濃度
の前記ノンドープＩnＧaＡs光吸収層１０３を光電変換
層とするｐｉｎホトダイオードの構成になっている。そ
して、前記ノンドープＩnＧaＡs光吸収層であるコア層
１０３の幅は、上部クラッド層１０４の幅よりも狭く形
成されているため、前記上部クラッド層１０４の上面に
設けるｐ型オーミック電極１０７が上部クラッド層１０
４に接触する幅は、前記コア層１０３の幅に対して十分
に広くとることができる。したがって、容量、オーミッ
ク抵抗を小さくすることができるから、ＣＲ時定数を小
さくすることができるので、高速応答が可能な半導体光
検出器を得ることができる。
【００１２】上記実施例では上部クラッド層１０４をｐ
型ＩnＰ導電層とし下部クラッド層１０２をｎ型ＩnＰ導
電層で形成しているが、これらの導電型は逆であっても
よい。また、上部クラッド層１０４の上面面積が前記コ
ア層１０３または下部クラッド層１０２の面積の２倍以
上に形成されている場合にはオーミック電極に基づく抵
抗を約１／２にまで減少することができ、さらに高速応
答が可能になる。
型ＩnＰ導電層とし下部クラッド層１０２をｎ型ＩnＰ導
電層で形成しているが、これらの導電型は逆であっても
よい。また、上部クラッド層１０４の上面面積が前記コ
ア層１０３または下部クラッド層１０２の面積の２倍以
上に形成されている場合にはオーミック電極に基づく抵
抗を約１／２にまで減少することができ、さらに高速応
答が可能になる。
【００１３】前記のように上部クラッド層の上面面積を
コア層の面積より大きく形成する半導体光検出器の製作
方法は、特願平４−１８３４９０号に記載されている
が、前記コア層に対する前記上部クラッド層の上面面積
を、さらに広く形成するためにはつぎの工程に従って製
作する。すなわち、図２（ａ）に示すように、半絶縁性
ＩnＰ基板１０１上に、厚さ０．５μｍのｎ型ＩnＰ下部
クラッド層１０２をエピタキシャル成長する。つぎに、
図２（ｂ）に示すように、前記ｎ型ＩnＰ下部クラッド
層１０２上の全面にＳｉＯ2膜１０５を形成する。その
後、前記ＳｉＯ2膜１０５の一部をエッチングして図２
（ｃ）に示すように選択成長領域を露出させて、上部ク
ラッド層１０４、コア層１０３を成長する部分のみが窓
あけされた選択成長マスクを形成する。つぎに、図２
（ｄ）に示すように、選択成長マスクの窓あけ部分に厚
さ０．３μｍのノンドープＩnＧaＡs光吸収層であるコ
ア層１０３と、厚さ１μｍのｐ型ＩnＰ上部クラッド層
１０４とを順次エピタキシャル成長する。つぎに図２
（ｅ）に示すように、前記選択成長領域外のＳｉＯ2膜
１０５の一部分をエッチングして、それにｎ型オーミッ
ク電極１０６を形成し、さらにｐ型上部クラッド層１０
４の上面のほぼ全面にｐ型オーミック電極１０７を形成
すれば導波路型の光検出器が実現する。
コア層の面積より大きく形成する半導体光検出器の製作
方法は、特願平４−１８３４９０号に記載されている
が、前記コア層に対する前記上部クラッド層の上面面積
を、さらに広く形成するためにはつぎの工程に従って製
作する。すなわち、図２（ａ）に示すように、半絶縁性
ＩnＰ基板１０１上に、厚さ０．５μｍのｎ型ＩnＰ下部
クラッド層１０２をエピタキシャル成長する。つぎに、
図２（ｂ）に示すように、前記ｎ型ＩnＰ下部クラッド
層１０２上の全面にＳｉＯ2膜１０５を形成する。その
後、前記ＳｉＯ2膜１０５の一部をエッチングして図２
（ｃ）に示すように選択成長領域を露出させて、上部ク
ラッド層１０４、コア層１０３を成長する部分のみが窓
あけされた選択成長マスクを形成する。つぎに、図２
（ｄ）に示すように、選択成長マスクの窓あけ部分に厚
さ０．３μｍのノンドープＩnＧaＡs光吸収層であるコ
ア層１０３と、厚さ１μｍのｐ型ＩnＰ上部クラッド層
１０４とを順次エピタキシャル成長する。つぎに図２
（ｅ）に示すように、前記選択成長領域外のＳｉＯ2膜
１０５の一部分をエッチングして、それにｎ型オーミッ
ク電極１０６を形成し、さらにｐ型上部クラッド層１０
４の上面のほぼ全面にｐ型オーミック電極１０７を形成
すれば導波路型の光検出器が実現する。
【００１４】前記製造工程（ｄ）における選択成長で形
成されるエピタキシャル層では、上面からの成長だけで
なく側面からの成長も促進されるため、上部に配置され
ている層ほど大きな面積をもつことになる。その結果、
コア層１０３の２倍以上の面積をもつ上部クラッド層１
０４を形成することができる。実際に本発明を用いて製
作した半導体光検出器においては、５μｍ四方の選択成
長領域に対してコア層１０３は６μｍ四方となり、上部
クラッド層１０４は９μｍ四方になった。
成されるエピタキシャル層では、上面からの成長だけで
なく側面からの成長も促進されるため、上部に配置され
ている層ほど大きな面積をもつことになる。その結果、
コア層１０３の２倍以上の面積をもつ上部クラッド層１
０４を形成することができる。実際に本発明を用いて製
作した半導体光検出器においては、５μｍ四方の選択成
長領域に対してコア層１０３は６μｍ四方となり、上部
クラッド層１０４は９μｍ四方になった。
【００１５】なお、上部クラッド層１０４の上面の周囲
に幅３μｍのｐ型オーミック電極を形成した結果、従来
構造の半導体光検出器に比べて容量は同程度でも、オー
ミック抵抗は約１／２に減少し、応答速度は３０ＧＨｚ
と従来の約２倍の性能を実現することが可能になった。
に幅３μｍのｐ型オーミック電極を形成した結果、従来
構造の半導体光検出器に比べて容量は同程度でも、オー
ミック抵抗は約１／２に減少し、応答速度は３０ＧＨｚ
と従来の約２倍の性能を実現することが可能になった。
【００１６】本実施例では、半導体材料としてＩnＰ基
板と格子整合する材料を用いた例を示したが、これらの
一部または全部をＩnＰと格子整合しない材料としても
同様の効果が期待できる。また、信号光波長が１．５５
μｍの場合について例示したが、材料を適当に選ぶこと
により波長１．５５μｍ以外の信号光に対しても、本実
施例と同様の効果がある導波路型の半導体光検出器を実
現することができる。さらに、本構造を半導体レーザあ
るいは半導体光変調器などの他の光素子に適用すること
も可能である。また、上記半導体光検出器の製造に際し
ては、前記３つの層を積層した光検出器層上にストライ
プ状のエッチングマスクを形成し、上方からの照射イオ
ンビームを照射し、照射中または照射中断の間に、イオ
ンビームの照射方向をストライプ状のエッチングマスク
に垂直な面内で積層方向に対し傾けてもよい。
板と格子整合する材料を用いた例を示したが、これらの
一部または全部をＩnＰと格子整合しない材料としても
同様の効果が期待できる。また、信号光波長が１．５５
μｍの場合について例示したが、材料を適当に選ぶこと
により波長１．５５μｍ以外の信号光に対しても、本実
施例と同様の効果がある導波路型の半導体光検出器を実
現することができる。さらに、本構造を半導体レーザあ
るいは半導体光変調器などの他の光素子に適用すること
も可能である。また、上記半導体光検出器の製造に際し
ては、前記３つの層を積層した光検出器層上にストライ
プ状のエッチングマスクを形成し、上方からの照射イオ
ンビームを照射し、照射中または照射中断の間に、イオ
ンビームの照射方向をストライプ状のエッチングマスク
に垂直な面内で積層方向に対し傾けてもよい。
【００１７】
【発明の効果】上記のように本発明による半導体光検出
器およびその製造方法においては、ＣＲ時定数を小さく
することができるから、高速応答が可能な半導体光検出
器を得ることができる。
器およびその製造方法においては、ＣＲ時定数を小さく
することができるから、高速応答が可能な半導体光検出
器を得ることができる。
【図１】本発明による半導体光検出器の一実施例を示す
外観図である。
外観図である。
【図２】図１に示した半導体光検出器の製造工程を示す
図である。
図である。
【図３】従来の半導体光検出器を示す模式図である。
１０１ 半導体基板 １０２ 下部クラッド層（ｎ型下部導電層） １０３ コア層（ノンドープ光吸収層） １０４ 上部クラッド層（ｐ型上部導電層） １０５ 選択成長マスク
Claims (3)
- 【請求項１】半導体基板上に設けられた、上部クラッド
層とコア層と下部クラッド層との少なくとも３つの層を
有する導波路型の半導体光検出器において、前記コア層
の幅が、上記上部クラッド層の幅および上記上部クラッ
ド層の電極の幅よりも狭く形成されていることを特徴と
する半導体光検出器。 - 【請求項２】半導体基板上に設けられた、上部クラッド
層とコア層と下部クラッド層との少なくとも３つの層を
有し、前記コア層の幅が、上記上部クラッド層の幅およ
び上記上部クラッド層の電極の幅よりも狭く形成された
導波路型の半導体光検出器を製造する方法において、前
記３つの層を積層する工程と、前記光検出器層上にスト
ライプ状のエッチングマスクを形成する工程と、前記エ
ッチングマスクの上方よりイオンビームを照射し、照射
中または照射中断の間に、前記イオンビームの照射方向
をストライプに垂直な面内で、前記積層方向に対し傾け
る工程とを、含むことを特徴とする半導体光検出器の製
造方法。 - 【請求項３】半導体基板上に設けられた、上部クラッド
層とコア層と下部クラッド層との少なくとも３つの層を
有し、前記コア層の幅が、上記上部クラッド層の幅およ
び上記上部クラッド層の電極の幅よりも狭く形成された
導波路型の半導体光検出器を製造する方法において、前
記半導体基板上に上記下部クラッド層を形成する工程
と、上記上部クラッド層、上記コア層を成長する部分の
みが窓あけされた選択成長マスクを形成する工程と、前
記窓あけ部分に上記コア層、上記上部クラッド層を積層
する工程とを、含むことを特徴とする半導体光検出器の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4246092A JP2742358B2 (ja) | 1992-07-10 | 1992-09-16 | 半導体光検出器およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18349092 | 1992-07-10 | ||
| JP4-183490 | 1992-07-10 | ||
| JP4246092A JP2742358B2 (ja) | 1992-07-10 | 1992-09-16 | 半導体光検出器およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677516A JPH0677516A (ja) | 1994-03-18 |
| JP2742358B2 true JP2742358B2 (ja) | 1998-04-22 |
Family
ID=26501906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4246092A Expired - Lifetime JP2742358B2 (ja) | 1992-07-10 | 1992-09-16 | 半導体光検出器およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2742358B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015162576A (ja) * | 2014-02-27 | 2015-09-07 | 住友電気工業株式会社 | 半導体光集積素子、半導体光集積素子を作製する方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5539645A (en) * | 1978-09-12 | 1980-03-19 | Nec Corp | Dry taper etching |
| JPH02228079A (ja) * | 1989-02-28 | 1990-09-11 | Hikari Keisoku Gijutsu Kaihatsu Kk | Ｐｉｎフォトダイオード |
| JPH03171678A (ja) * | 1989-11-29 | 1991-07-25 | Hikari Keisoku Gijutsu Kaihatsu Kk | 半導体装置の電極形成方法 |
-
1992
- 1992-09-16 JP JP4246092A patent/JP2742358B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677516A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141847B2 (ja) | アバランシェフォトダイオード | |
| US6232141B1 (en) | Semiconductor light-receiving device and method of fabricating the same | |
| US11978812B2 (en) | Waveguide photodetector | |
| JP2742358B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP3276836B2 (ja) | 半導体導波路型受光器 | |
| JP2633234B2 (ja) | 光半導体素子 | |
| JP3138199B2 (ja) | 半導体導波路型受光素子およびその製造方法 | |
| JP3708758B2 (ja) | 半導体受光素子 | |
| JPH09139520A (ja) | 導波路型受光素子及びその製造方法 | |
| JP2711055B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2709008B2 (ja) | 半導体光検出器の製造方法 | |
| JP4284781B2 (ja) | Ｍｓｍ型フォトダイオード | |
| JP2766761B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2962069B2 (ja) | 導波路構造半導体受光素子 | |
| WO2022219710A1 (ja) | 受光素子およびその製造方法 | |
| JP2995359B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2711052B2 (ja) | 半導体導波路型光検出器 | |
| JP3224192B2 (ja) | 半導体導波路型受光器 | |
| JP3247599B2 (ja) | 半導体受光素子およびその製造方法 | |
| JP2685703B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2000068550A (ja) | ｐｉｎ型半導体受光素子 | |
| JPS6130085A (ja) | 光伝導検出素子 | |
| JP2508023B2 (ja) | 半導体受光素子の製造方法 | |
| JP2991555B2 (ja) | 半導体受光素子 | |
| JP3538061B2 (ja) | 半導体受光素子とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 15 |