JP2932488B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP2932488B2
JP2932488B2 JP1064086A JP6408689A JP2932488B2 JP 2932488 B2 JP2932488 B2 JP 2932488B2 JP 1064086 A JP1064086 A JP 1064086A JP 6408689 A JP6408689 A JP 6408689A JP 2932488 B2 JP2932488 B2 JP 2932488B2
Authority
JP
Japan
Prior art keywords
etching
layer
resist
gas
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1064086A
Other languages
English (en)
Other versions
JPH02244625A (ja
Inventor
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13247918&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2932488(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1064086A priority Critical patent/JP2932488B2/ja
Publication of JPH02244625A publication Critical patent/JPH02244625A/ja
Application granted granted Critical
Publication of JP2932488B2 publication Critical patent/JP2932488B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ドライエッチング方法に関し、更に詳しく
は、下地層上に形成された有機層(レジスト層)を選択
的にエッチングするドライエッチング方法に係るもので
ある。
[発明の概要] 本発明は、下地層上に形成された有機層を選択的にエ
ッチングするドライエッチング方法において、 エッチングガスに塩素ガスと酸素ガスの混合ガスを用
いることにより、 有機膜の異方性加工を高速化すると共に、エッチング
条件である圧力,流量等の条件の範囲を拡げることが可
能となる。
[従来の技術] 近年、半導体装置におけるパターンの微細化に伴な
い、単層レジストでは微細化への対応が困難となり、多
層レジスト技術が普及している。この多層レジスト技術
は、一般に段差を有する下地の上に、下地平坦化層とし
てのフォトレジスト層を形成し、このフォトレジスト層
上に、もう1層又は2層乃至更に多くの層を形成してパ
ターニングを行い、これをマスクに下地平坦化層である
レジストを現像しようというものである。この下地平坦
化層であるレジスト現像手段として、パターニングされ
た上層の膜をマスクに下地をドライエッチングしてい
る。
この方法としては、例えば第7図Aに示すように段差
1aを有する下地層1(基板,配線など)に平坦化層2を
形成し、更にその上にフォトレジストにより有機膜3を
形成し、次いで、第7図Bに示すように、上層の有機膜
3をパターニングし、次いで、第7図Cに示すように、
この有機膜3をマスクにして平坦化層2をドライエッチ
ングするものである(このような2層レジスト法につい
ては「電子材料」1986年4月号第47頁及び第48頁に記載
されている)。
また、第8図A〜第8図Eは、3層レジスト法を示し
ている。この方法は、基板などの下地層4上に平坦化膜
としての機能も有するフォトレジストからなる下層有機
膜5を形成し(第8図A)、この上にCVDによるSiO
2や、スピンコーティング等によるSOGなどの中間層6を
形成し、更に通常のレジストから成る上層7を形成し
(第8図B)、該上層7を通例の手法により露光・現像
して第8図Cの如くし、該上層7をマスクとしてRIE等
で中間層6をパターニングして第8図Dのようにし、次
いで酸素ガス等をエッチングガスとするRIEでフォトレ
ジストから成る下地有機膜5をパターニングする(第8
図E)技術である(「Semiconductor World」(プレス
ジャーナル社)1987年11月号第101頁〜第105頁参照)。
そのほか多層レジスト技術として、所謂PCM法などが
ある。
上記のような技術においては、エッチングマスクとな
るべきフォトレジストとしてはドライエッチング耐性の
よい物質を用いることが好ましいわけであるが、一般に
従来より提案されている2層レジスト技術では、このマ
スク用レジストとして、例えばSi含有レジストと呼ばれ
るレジスト材料が用いられる。通常、このレジストを酸
素ガス等で反応性イオンエッチングして、所望のパター
ンを得る。この原理は、上層のSi含有レジストをO2プラ
ズマにより酸化(SiOx化)することによるものと考えら
れている。
上述したように通常、多層レジストの下層エッチング
プロセスでは、3層レジストの中間層であるSiO2や、2
層レジストのSi含有レジストをマスクに、O2ガスでのエ
ッチングを行う。この場合、充分な異方性の確保には、
低圧、高Vdc条件が必須となる。下地レジスト層の加工
は、用いる酸素O2について、酸素ラジカルO*とレジスト
等の有機膜の反応性の問題から、エッチングを低い圧
力、高いイオンエネルギー下で行い、イオンによるスパ
ッタ反応に近いモードでのエッチングを行なわなくては
ならないからである。
[発明が解決しようとする課題] しかしながら、このような低圧、高Vdc条件下では、
通常エッチングに寄与するラジカル種の濃度が低下する
ため、充分なエッチング速度が得られない。しかし一
方、エッチング速度向上のためにラジカル濃度を高くす
るような条件、即ち高圧、低Vdcである条件を用いる
と、かかる条件下では異方性形状が得られず、アンダー
カットが生じてしまうという問題がある。
従って異方性形状を確保しながら、しかもエッチング
速度を高められるドライエッチング方法が切望されてい
る。
本発明は、上記従来技術の問題点に着目して創案され
たものであり、エッチング形状を異方性形状に保ちなが
ら、特にアンダーカットの無い異方性形状に保ちなが
ら、しかもエッチング速度を充分高速にできるドライエ
ッチング方法を得んとするものである。
[課題を解決するための手段] そこで、本発明は、下地層上に形成された有機層を選
択的にエッチングするドライエッチング方法において、
エッチングガスに塩素ガスと酸素ガスの混合ガスを用い
ることを構成とする。
本発明におけるエッチングガスは、酸素ガス(O2)を
塩素ガスに対して1〜99流量%の割合で添加してなる。
本発明において、エッチングされるのは下地層上に形
成された有機膜である。
ここで、下地層とは、エッチングされるレジスト等の
有機膜が形成されるべき下地であれば任意であり、その
種類や材料には限定されず、例えば配線層,層間絶縁
膜,半導体層,マスク材料等であってもよい。
また、本発明において、選択的にエッチングされるべ
き有機膜としては、適宜任意のものを用いることができ
るが、例えば、フォトレジストパターンを形成するため
のフォトレジスト、即ち露光・現像によってパターニン
グ可能な物質を被エッチング物として用いることができ
る。このほか、下地層上に緩衝層を設け、この構造を含
む多層レジストを、エッチングガスに塩素ガスと酸素ガ
スの混合ガスを用いてエッチングし、更に有機層と同一
条件で、上記緩衝層のエッチングを行う。
[作用] 本発明においては、エッチングガスとして塩素ガスと
酸素ガスの混合ガスを用いることにより、塩素ガスとレ
ジストである有機層との反応生成物CClxの堆積を酸素ガ
ス(O2)で除去しながらエッチングが進行するという反
応メカニズムとなる。このため、通常は酸素ラジカル
(O*)によりアンダーカットを生ずるような圧力領域に
おいても、CClx系の側壁保護膜による異方性加工が可能
となり、低圧下でのイオンのみによる物理的な反応での
エッチングに比べて、はるかに高速でのレジスト(有機
層)の異方性加工が達成される。次に、下地層上に緩衝
層を設け、この構造を含む多層レジストを、塩素ガスと
酸素ガスとの混合ガスを用いてエッチングすると、緩衝
層のエッチングまでを有機層と同一条件で連続して行う
ことができる。
[実施例] 以下、本発明に係るドライエッチング方法の詳細を図
面に示す実施例に基づいて説明する。
(第1実施例) 第1図〜第3図は、本発明を3層レジスト法に適用し
た実施例を示している。
図中、10は下地層としてのシリコン基板であり、この
シリコン基板10上に有機層である下層レジスト11が形成
されている。
次に、下層レジスト11の上にスピンコーティングによ
りSOG(spin-on-glass)を塗布して中間層12を形成し、
更に通常のレジストから成る上層レジスト13を形成し、
通常の露光・現像を行ない該上層レジスト13をマスクと
してRIE(反応性イオンエッチング)等により中間層12
をパターニングする(第1図)。
次に、下層レジスト11を下記の条件でドライエッチン
グする。
エッチングガスの流量比は、塩素ガス(Cl2):酸素
ガス=2:(20 SCCM):3(30 SCCM)で、圧力を10mTorr,
Vdcを−300Vとした。
第2図は、その結果得られたエッチング形状を示す断
面図であり、アンダーカットの無い完全な異方性を示し
た。
また、本実施例において、圧力,Vdc,エッチングガス
総流量(50 SCCM)を同一とし、その流量比を塩素ガ
ス:酸素ガス=1:4にして、エッチングを行なうと、第
3図に示すように、ほぼアンダーカットの無い異方性と
なる。
圧力,Vdc及びエッチングガス総量を同一で、エッチン
グガスを酸素(O2)ガスのみにすると、第4図に示すよ
うに、アンダーカットが生じ、異方性のエッチング形状
が得られなかった(比較例1)。
また、本実施例におけるエッチレートは、約9300Å/
分であり、高速なエッチングが達成された。これに対
し、上記比較例1のように酸素ガスのみを用いた場合、
アンダーカットの無い異方性形状のエッチングを達成し
ようとすると、ガス流量を上記実施例の1/10程度にし、
圧力を10-4Torr台とする必要があり、その時のエッチレ
ートは約600〜800Å/分となり、上記実施例の1/5程度
しかなく著しく遅いエッチングとなる。
ところで、本実施例における反応プロセスとしては、
エッチングに伴ない、塩素ガスのClがレジストと反応し
て、反応生成物CClxが下層レジスト11の側壁を保護し、
アンダーカットの無い異方性エッチング形状を達成して
いる。
なお、異方性加工達成の為のエッチング条件は適宜変
更可能であり上記条件に限定されるものではない。
なお、本発明において、選択的にエッチングされるべ
き有機膜としては、適宜任意のものを用いることができ
るが、例えば、フォトレジストパターンを形成するため
のフォトレジスト、即ち露光・現像によってパターニン
グ可能な物質を被エッチング物として用いることができ
る。
(第2実施例) 次に、本発明の第2実施例を、第5図A及びBに基づ
いて説明する。
本実施例は、段差を有する配線層上に3層レジストを
設けた例である。
先ず、シリコン基板10上に、SiO2膜14,15が形成さ
れ、SiO2膜15により段差が形成されており、この上にア
ルミニウムで成る配線層16(下地層)が形成されてい
る。そして、第5図Aに示すように、配線層16上にモリ
ブデン(Mo)でなる緩衝層17を形成した後、上記第1実
施例と同様なパターニングされた3層レジスト構造を形
成する(下層レジスト11,中間層12,上層レジスト13)。
そして、エッチングガスとしてCl2ガス:O2ガス=2:3
の流量比(総流量50 SCCM)で、圧力10mTorr、Vdc-300V
の条件でドライエッチングを行なうと、第5図Bに示す
ような形状となる。即ち、ドライエッチングにより、緩
衝層17まで有機層と同一条件で連続してエッチングする
ことができる。
本実施例においては、緩衝層17のモリブデンがエッチ
ングによりエッチングガスと反応してオキシ塩化物MoxO
yClzの形ですみやかに除去される。このため、エッチン
グされる側壁に再付着物が生じることがない。
また、アルミニウムで成る配線層16での塩素系ガスに
よるオーバーエッチでは、配線層16がエッチングされて
もアンダーカットを生じてしまう。しかし、Moを緩衝層
17として配したことにより、オーバーエッチ時にエッチ
ングされるのは緩衝層17のみとなり、配線層16に影響は
与えない。なお、残った緩衝層17は、配線層16のパター
ニング後、フッ素ラジカルF*によって除去すればよい。
なお、第6図A及びBは、この実施例において、緩衝
層17が無い場合を示す比較例である。
この比較例においては、第6図Bに示すように、エッ
チングにより側壁(浅い側)に付着物(Al2O3)18が付
着し、塩素ガスを加えてもこの付着物18の生成を防止す
ることはできない。
また、通常の3層プロセスでオーバーエッチ時のAl2O
3化を防ぐには、オーバーエッチ時のエッチングガスを
塩素系ガスのみとすることが必要となるが、これだと、
エッチングが2工程化され煩雑となる。
上記第2実施例においては、緩衝層17としてモリブデ
ンを採用したが、これに限定されるものではなく、反応
生成物としてオキシ塩化物を生じる材料であれば適宜変
更可能である。
この実施例においては、多層レジストパターニング工
程でのオーバーエッチ時の下地アルミ配線の再付着を防
止出来、オーバーエッチ時の下地アルミ層(配線層)の
アンダーカットを防止できる。
なお、この第2実施例で用いられるレジスト材料等
は、第1実施例と同様である。
[発明の効果] 以上の説明から明らかなように、特許請求の範囲第1
項に記載のドライエッチング方法にあっては、従来イオ
ンによる物理的な反応主体でしか達成されなかったレジ
ストの異方性加工が、側壁保護膜利用のプロセスで達成
可能となり、また、広いエッチング条件下で高速化を図
れる効果がある。
特許請求の範囲第2項に記載のドライエッチング方法
によれば、下地層上に緩衝層を設け、この構造を含む多
層レジストを塩素ガスと酸素ガスとの混合ガスを用いて
エッチングするので、有機層と同一条件で有機層から緩
衝層まで連続してエッチングすることができる。
【図面の簡単な説明】
第1図〜第3図は本発明に係るドライエッチング方法の
第1実施例を示す断面図、第4図は比較例を示す断面
図、第5図A及び第5図Bは第2実施例を示す断面図、
第6図A及び第6図Bは比較例を示す断面図、第7図A
〜第7図Cは2層レジスト法を説明する断面図、第8図
A〜第8図Eは3層レジスト法を説明する断面図であ
る。 10……シリコン基板、11……下層レジスト、12……中間
層、13……上層レジスト、16……配線層、17……緩衝
層。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】下地層上に形成された有機層を選択的にエ
    ッチングするドライエッチング方法において、 エッチングガスに塩素ガスと酸素ガスの混合ガスを用い
    ることを特徴とするドライエッチング方法。
  2. 【請求項2】下地層上に形成された有機層を選択的にエ
    ッチングするドライエッチング方法において、 下地層上に緩衝層を設け、この構造を含む多層レジスト
    を、エッチングガスに塩素ガスと酸素ガスの混合ガスを
    用いてエッチングし、更に有機層と同一条件で、上記緩
    衝層のエッチングを行うことを特徴とするドライエッチ
    ング方法。
JP1064086A 1989-03-16 1989-03-16 ドライエッチング方法 Expired - Fee Related JP2932488B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1064086A JP2932488B2 (ja) 1989-03-16 1989-03-16 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1064086A JP2932488B2 (ja) 1989-03-16 1989-03-16 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH02244625A JPH02244625A (ja) 1990-09-28
JP2932488B2 true JP2932488B2 (ja) 1999-08-09

Family

ID=13247918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1064086A Expired - Fee Related JP2932488B2 (ja) 1989-03-16 1989-03-16 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP2932488B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737865A (ja) * 1993-07-26 1995-02-07 Nec Corp 有機膜のエッチング方法
JP3355874B2 (ja) * 1995-06-26 2002-12-09 ソニー株式会社 オンチップレンズの製造方法
EP1070346A1 (en) * 1998-04-02 2001-01-24 Applied Materials, Inc. Method for etching low k dielectrics
JP2001144029A (ja) * 1998-11-13 2001-05-25 Seiko Epson Corp 半導体装置の製造方法
JP2007114451A (ja) * 2005-10-20 2007-05-10 Hoya Corp マスクブランクス、および転写マスクの製造方法
JP5712653B2 (ja) * 2011-02-08 2015-05-07 東京エレクトロン株式会社 プラズマエッチング方法
JP7009746B2 (ja) * 2017-02-15 2022-01-26 大日本印刷株式会社 Hazeの除去方法、及びフォトマスクの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618924A (ja) * 1984-06-25 1986-01-16 Hitachi Ltd エツチング方法及び装置
JPS61288427A (ja) * 1985-06-17 1986-12-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JP2610337B2 (ja) * 1989-02-25 1997-05-14 富士通株式会社 パターン形成方法

Also Published As

Publication number Publication date
JPH02244625A (ja) 1990-09-28

Similar Documents

Publication Publication Date Title
US6716761B2 (en) Method of forming fine patterns
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
JPH06140396A (ja) 半導体装置とその製法
KR20000057802A (ko) 무기반사방지막을 사용한 배선형성방법
JP3571784B2 (ja) 半導体装置の配線形成方法
JPH0563940B2 (ja)
JP2932488B2 (ja) ドライエッチング方法
JPH07201986A (ja) 半導体装置の製造方法
US6169029B1 (en) Method of solving metal stringer problem which is induced by the product of tin and organic ARC reaction
JP3238363B2 (ja) 半導体素子の金属配線形成方法
JP2001196376A (ja) 半導体装置の製造方法
JP3725811B2 (ja) 半導体装置の製造方法
JP3371170B2 (ja) 半導体装置の製造方法
JPH1041385A (ja) 半導体装置及びその製造方法
JP3277652B2 (ja) ドライエッチング方法
JP2892006B2 (ja) エッチング方法
JP3116369B2 (ja) 多層レジストドライエッチング方法
US7585774B2 (en) Method for fabricating metal line of semiconductor device
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
KR100609234B1 (ko) 하부 반사방지막의 얕은 트랜치 절연 형성 방법
JPH02134818A (ja) 配線構造体の形成法
JPH0722396A (ja) ドライエッチング方法
JPH04359544A (ja) 平坦型配線層の形成法
JPS646542B2 (ja)
JP2872298B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees