JP2992524B2 - 半導体素子の配線形成方法 - Google Patents

半導体素子の配線形成方法

Info

Publication number
JP2992524B2
JP2992524B2 JP10305003A JP30500398A JP2992524B2 JP 2992524 B2 JP2992524 B2 JP 2992524B2 JP 10305003 A JP10305003 A JP 10305003A JP 30500398 A JP30500398 A JP 30500398A JP 2992524 B2 JP2992524 B2 JP 2992524B2
Authority
JP
Japan
Prior art keywords
aluminum
copper
film
forming
alloy film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10305003A
Other languages
English (en)
Other versions
JPH11195652A (ja
Inventor
スン ホン ホァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERU JII SEMIKON CO Ltd
Original Assignee
ERU JII SEMIKON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019980036141A external-priority patent/KR100317312B1/ko
Application filed by ERU JII SEMIKON CO Ltd filed Critical ERU JII SEMIKON CO Ltd
Publication of JPH11195652A publication Critical patent/JPH11195652A/ja
Application granted granted Critical
Publication of JP2992524B2 publication Critical patent/JP2992524B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子の製造方
法に関し、特に配線のエレクトロマイグレーション(ele
ctromigration)抵抗性を向上させるに適した半導体素子
の配線形成方法に関する。
【0002】
【従来の技術】一般に、半導体回路の製造工程時に多用
される金属材料はアルミニウムとアルミニウム合金であ
る。その理由は、電気伝導性がよく、絶縁膜との接着力
に優れ、更に成形し易いからである。
【0003】一方、この種のアルミニウムやアルミニウ
ム合金の蒸着に広く使用される物理蒸着法では、アルミ
ニウムと銅の合金ターゲットを用いた物理蒸着によりア
ルミニウムと銅が共に薄膜に含有される。従って、合金
ターゲットの組成を調節することで銅の濃度を容易に調
節可能である。しかしながら、超高集積回路の場合に高
縦横比のコンタクト及びビア(contact/via) 層等の垂直
配線を形成しなければならないが、物理蒸着法では階段
塗布性の良くないので高縦横比のコンタクト/ビア層を
アルミニウムやアルミニウム合金で充填することが難し
かった。
【0004】上記のような物理蒸着法の短所を補完する
べく化学蒸着法を用いるが、化学蒸着法は、表面化学反
応によって基板の表面で蒸着源が分解されて所望の物質
が形成されるため、階段塗布性に優れる。従って、高集
積回路のコンタクト及びビア層等での充填に好適であ
る。しかし、かかる化学蒸着法の場合には、単一物質の
蒸着は容易であるが、異種物質の同時蒸着は困難であ
る。従って、アルミニウムの場合、エレクトロマイグレ
ーション(electromigration)抵抗性の向上のために後工
程での銅の添加が必要となる。
【0005】ここで、エレクトロマイグレーションと
は、配線金属用のアルミニウムに電流が流れたとき、シ
リコンとの接触領域や階段領域等の高電流密度領域でア
ルミニウム原子の拡散が起きる現象である。このよう
に、高電流密度領域でのアルミニウム原子の拡散によっ
てボイド(void)が発生して金属線が薄くなり、ついには
短絡される。
【0006】従って、従来よりアルミニウムと銅の同時
化学蒸着法が研究されている。
【0007】
【発明が解決しようとする課題】しかし、従来のアルミ
ニウムと銅の同時化学蒸着法による半導体素子の配線形
成方法では以下のような問題点があった。
【0008】(1)アルミニウムと銅の蒸着ソースが相
違して互いに反応せず、蒸着温度が略同じであるような
蒸着源の選択が難しく、かつ銅の添加量の調節が難し
い。 (2)銅未添加の化学蒸着アルミニウムに銅を添加する
ために純粋の銅を拡散源として用いる場合、アルミニウ
ムと銅との間に金属間化合物が形成され、全体薄膜の比
抵抗が高くなり、銅の拡散速度が遅くなる。このため、
効果的な銅の拡散が得られない。
【0009】本発明は上記のような問題点を解決するた
めになされたものであり、その目的は、化学蒸着法によ
って蒸着されたアルミニウムへの銅の添加を効率よく制
御して、配線のエレクトロマイグレーション抵抗性を向
上させるようにした半導体素子の配線形成方法を提供す
ることにある。
【0010】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の半導体素子の配線形成方法の発明
は、半導体基板上にバリヤ層を形成する工程と、前記バ
リヤ層上にアルミニウム膜を形成する工程と、前記アル
ミニウム膜上に5〜52重量%の銅と48〜95重量%
のアルミニウムからなるアルミニウム−銅の合金膜を形
成する工程と、前記アルミニウム−銅の合金膜のを前
アルミニウム膜に拡散させる工程とを備えることを要
旨とする。
【0011】請求項2に記載の発明は、半導体基板上に
バリヤ層を形成する工程と、前記バリヤ層上に第1のア
ルミニウム膜を形成する工程と、前記第1のアルミニウ
膜上に5〜52重量%の銅と48〜95重量%のアル
ミニウムからなるアルミニウム−銅の合金膜を形成する
工程と、前記アルミニウム−銅の合金膜上に第2のアル
ミニウム膜を形成する工程と、前記アルミニウム−銅
合金膜の前記第1及び第2のアルミニウム膜に拡散
させる工程とを備えることを要旨とする。
【0012】請求項3に記載の発明は、半導体基板上に
バリヤ層を形成する工程と、前記バリヤ層上に5〜52
重量%の銅と48〜95重量%のアルミニウムからなる
アルミニウム−銅の合金膜を形成する工程と、前記アル
ミニウム−銅の合金膜上にアルミニウム膜を形成する工
程と、前記アルミニウム−銅の合金膜のを前記アルミ
ニウム膜に拡散させる工程とを備えることを要旨とす
る。
【0013】
【発明の実施の形態】一般にアルミニウムと銅からなる
薄膜では銅の組成の比率が高いので、アルミニウムと銅
との界面に金属間化合物が形成される。このアルミニウ
ムと銅との間の金属間化合物は比抵抗が高いため、銅の
拡散速度が非常に遅く、このため効果的な銅の拡散を期
待できない。また、アルミニウムと銅との間の金属間化
合物は融解点が高いため、その金属間化合物の溶融点よ
り極めて高い温度で熱処理を行う場合にのみ銅の添加効
果を期待できる。
【0014】本発明の半導体素子の配線形成方法では、
配線のエレクトロマイグレーション抵抗性を向上させる
ようなアルミニウム−銅(Al3 Cu)の形成を可能に
するため、アルミニウムと銅との間に金属間化合物が形
成されないような組成のアルミニウム−銅の合金源を用
いて効率よく銅をアルミニウムに添加するようにしてい
る。すなわち、一定の組成(例えば、Al−33重量%
のCu)を有するアルミニウム−銅の合金源を用いる。
アルミニウム−銅の合金源の融解点は548.2℃であ
り、アルミニウムと銅との金属間化合物の融解点に比べ
て低いため、低い熱処理温度でも効果的な銅の拡散を期
待することができる。更に、アルミニウムとアルミニウ
ム−銅の合金源との界面で金属間化合物が形成されない
ため、必要な量の銅を添加してエレクトロマイグレーシ
ョン抵抗性を向上させることができる。
【0015】以下、添付図面を参照して本発明の半導体
素子の配線形成方法を詳細に説明する。図1a〜図1c
は本発明の第1実施形態による半導体素子の配線形成方
法を示す工程断面図である。
【0016】図1aに示すように、半導体基板21上に
バリヤ層22を形成し、バリヤ層22上に熱分解化学蒸
着又はプラズマ化学蒸着により5000Åの厚さを有す
る純粋のアルミニウム膜23を蒸着する。ここで、バリ
ヤ層22はチタン(Ti)又は窒化チタン(TiN)等
を使用可能である。
【0017】図1bに示すように、アルミニウム膜23
上にスパッタリング方法によりアルミニウム−銅の合金
膜24を形成する。ここで、アルミニウム−銅の合金膜
24におけるアルミニウム及び銅の組成は、100%の
重量比を基準としては5〜52重量%、アルミニウム
は48〜95重量%に設定される。
【0018】図1cに示すように、アルミニウム−銅の
合金膜24の蒸着された半導体基板21に、熱処理を通
してアルミニウム−銅の合金膜24に含有された銅をア
ルミニウム膜23内へ拡散させて薄膜25を形成する。
【0019】図2はAl−Cuの相平衡図(Al-Cu Phase
Diagram) である。同図において、x軸はAlに包含さ
れているCuの重量比(weight percent)、y軸は温度を
示す。そして、L(Liquid)は液相、L+S(Liquid + So
lid)は液相と固相の混在状態、S1(Solid)は固相、S
2は固溶状態(Solid Solution)である。
【0020】本発明では、熱処理を介してアルミニウム
−銅の合金膜24の銅をアルミニウム膜23内に拡散さ
せるための熱処理温度は約400〜500℃が好まし
い。図2のAl−Cuの相平衡図に示すような組成範囲
(アルミニウムに5〜52重量%のCuを含む)におい
て、液相が現れる温度が548.2℃であるため、54
8.2℃以下で熱処理すべきである。そして、銅の拡散
可能温度が約400℃であるため、熱処理可能温度は約
400〜548.2℃である。しかし、548.2℃の
近くではアルミニウム膜が溶融状態に変わるため、配線
の形態が変わる可能性が高いため、熱処理温度には適し
ない。実際に好ましい熱処理温度は400〜500℃で
ある。更に、熱処理時間は30min〜2hrが好適で
あり、好ましくは1hrの近くである。
【0021】一方、アルミニウムに5〜52重量%の銅
を含有させると、銅はAl2 Cu状態となる。Al2
uは約400℃以上の温度で分解され、この温度から拡
散可能である。ここでの拡散は、純粋のアルミニウム膜
23とアルミニウム−銅の合金膜24との間の銅の濃度
が平衡状態に維持されるまで、銅が純粋のアルミニウム
膜23に拡散される。そして、純粋のアルミニウム膜2
3を約5000Åの厚さに蒸着した際、アルミニウムに
含有された銅を0.5重量%と維持するためのアルミニ
ウム−銅の合金膜の組成及び厚さは以下の表1の通りで
ある。
【0022】
【表1】 上記の組成は、アルミニウムの総組成(化学蒸着+拡散
源)において銅の含量が0.5重量%のCuになるよう
に調節した結果であり、この際、Al−Cuの合金膜の
厚さが低くなると(特に、100Å以下)、工程調節が
困難であるという欠点がある(スパッタ時間が非常に短
いため)。従って、Al−Cuの合金膜の厚さは少なく
とも100Åであることが好ましい。一方、総組成を
0.5重量%のCuの以外の総組成の薄膜25を得る場
合は、その総組成にあわせてAl−Cuの合金膜の厚さ
を調節すればよい。
【0023】図3は本発明の第2実施形態による半導体
素子の配線形成方法を示す断面図である。すなわち、図
1bでは純粋のアルミニウム膜23を形成した後にアル
ミニウム−銅の合金膜24を形成した。第2実施形態で
は、図3に示すように、半導体基板21上のバリヤ層2
2上にアルミニウム−銅の合金膜24を先に形成し、ア
ルミニウム−銅の合金膜24上に純粋のアルミニウム膜
23を形成した後、熱処理が行われる。これにより、合
金膜24の銅がアルミニウム膜23に拡散される。
【0024】図4は本発明の第3実施形態による半導体
素子の配線形成方法を示す断面図である。図4に示すよ
うに半導体基板21上のバリヤ層22上に純粋のアルミ
ニウム膜23を好ましくは2500Åの厚さで形成し、
純粋のアルミニウム23上にアルミニウム−銅の合金膜
24を形成し、アルミニウム−銅の合金膜24上に純粋
のアルミニウム膜26を形成した後、熱処理が行われ
る。これにより、合金膜24の銅が両アルミニウム膜2
3、26に拡散される。
【0025】第1〜第3実施形態の半導体素子の配線形
成方法においては以下の効果がある。 (1)アルミニウムと銅の同時化学蒸着によって銅を添
加して配線を形成する従来技術に比べて、銅の添加をア
ルミニウム−銅の合金膜24の厚さによって調節するこ
とができるため、配線形成工程を容易に行うことができ
る。
【0026】(2)アルミニウム−銅の合金膜を用いる
ことで銅の効果的な拡散が得られ、配線のエレクトロマ
イグレーション抵抗性を向上させることができる。 この明細書中に記載された事項から特許請求の範囲に記
載された請求項以外に把握される技術的思想を記載す
る。
【0027】
【0028】
【0029】() 請求項1に記載の方法において
00〜500℃の温度で熱処理を行うことにより合金
膜の銅をアルミニウム膜に拡散させることを特徴とする
半導体素子の配線形成方法。
【0030】() 上記()に記載の方法におい
て、アルミニウム膜は5000Åの厚さを有し、合金膜
は少なくとも100Åの厚さを有することを特徴とする
半導体素子の配線形成方法。
【0031】() 上記()に記載の方法におい
て、銅をアルミニウム膜に拡散させることにより形成さ
れた新たな合金膜は0.5重量%の銅の組成を有するこ
とを特徴とする半導体素子の配線形成方法。
【0032】
【発明の効果】請求項1〜3に記載の発明によれば、
ルミニウム−銅の合金膜に拡散されるの調節が容易と
なるとともに、アルミニウム膜のエレクトロマイグレー
ション抵抗性を向上させることができる。
【図面の簡単な説明】
【図1】a〜cは本発明の第1実施形態の半導体素子の
配線形成方法を示す工程断面図。
【図2】Al−Cuの相平衡図。
【図3】本発明の第2実施形態の半導体素子の配線形成
方法を示す断面図。
【図4】本発明の第3実施形態の半導体素子の配線形成
方法を示す断面図。
【符号の説明】
21…半導体基板 22…バリヤ層 23…アルミニウム膜(第1金属膜及び第1金属の第1
膜) 24…アルミニウム−銅の合金膜(第1及び第2金属の
合金膜) 26…アルミニウム膜(第1金属の第2膜)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−192332(JP,A) 特開 平5−243227(JP,A) 特開 平2−23622(JP,A) 特開 昭59−219940(JP,A) 特開 平6−267956(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/3205 - 21/3213 H01L 21/768

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上にバリヤ層を形成する工程
    と、 前記バリヤ層上にアルミニウム膜を形成する工程と、 前記アルミニウム膜上に5〜52重量%の銅と48〜9
    5重量%のアルミニウムからなるアルミニウム−銅の合
    金膜を形成する工程と、 前記アルミニウム−銅の合金膜の銅を前記アルミニウム
    膜に拡散させる工程とを備えることを特徴とする半導体
    素子の配線形成方法。
  2. 【請求項2】 半導体基板上にバリヤ層を形成する工程
    と、 前記バリヤ層上に第1のアルミニウム膜を形成する工程
    と、 前記第1のアルミニウム膜上に5〜52重量%の銅と4
    8〜95重量%のアルミニウムからなるアルミニウム−
    の合金膜を形成する工程と、 前記アルミニウム−銅の合金膜上に第2のアルミニウム
    膜を形成する工程と、 前記アルミニウム−銅の合金膜の前記第1及び第2
    のアルミニウム膜に拡散させる工程とを備えることを特
    徴とする半導体素子の配線形成方法。
  3. 【請求項3】 半導体基板上にバリヤ層を形成する工程
    と、 前記バリヤ層上に5〜52重量%の銅と48〜95重量
    %のアルミニウムからなるアルミニウム−銅の合金膜を
    形成する工程と、 前記アルミニウム−銅の合金膜上にアルミニウム膜を形
    成する工程と、 前記アルミニウム−銅の合金膜のを前記アルミニウム
    膜に拡散させる工程とを備えることを特徴とする半導体
    素子の配線形成方法。
JP10305003A 1997-11-12 1998-10-27 半導体素子の配線形成方法 Expired - Fee Related JP2992524B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19970059501 1997-11-12
KR59501/1997 1998-09-02
KR1019980036141A KR100317312B1 (ko) 1997-11-12 1998-09-02 반도체소자의배선형성방법
KR36141/1998 1998-09-02

Publications (2)

Publication Number Publication Date
JPH11195652A JPH11195652A (ja) 1999-07-21
JP2992524B2 true JP2992524B2 (ja) 1999-12-20

Family

ID=26633171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10305003A Expired - Fee Related JP2992524B2 (ja) 1997-11-12 1998-10-27 半導体素子の配線形成方法

Country Status (2)

Country Link
US (1) US6228764B1 (ja)
JP (1) JP2992524B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5093448B2 (ja) * 2005-01-19 2012-12-12 Jsr株式会社 トレンチ埋め込み方法
KR100792358B1 (ko) * 2006-09-29 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
KR101947033B1 (ko) 2011-07-21 2019-02-12 제이에스알 가부시끼가이샤 금속체를 구비하는 기체의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776826B2 (ja) * 1988-04-15 1998-07-16 株式会社日立製作所 半導体装置およびその製造方法
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
US6228764B1 (en) 2001-05-08
JPH11195652A (ja) 1999-07-21

Similar Documents

Publication Publication Date Title
KR100339179B1 (ko) 상호 접속 구조 및 그 형성 방법
US4985750A (en) Semiconductor device using copper metallization
US5266521A (en) Method for forming a planarized composite metal layer in a semiconductor device
US6607982B1 (en) High magnesium content copper magnesium alloys as diffusion barriers
US5691571A (en) Semiconductor device having fine contact hole with high aspect ratio
JPH0760852B2 (ja) 銅合金導電プラグ形成方法及び装置
Wang et al. Formation of aluminum oxynitride diffusion barriers for Ag metallization
JPH11204524A (ja) 半導体装置及びその製造方法
Koike et al. Cu alloy metallization for self-forming barrier process
JP2992524B2 (ja) 半導体素子の配線形成方法
JP3540699B2 (ja) 半導体装置の製造方法
JP3029395B2 (ja) 半導体素子の配線形成方法
JPH09186103A (ja) 金属配線の構造及びその形成方法
JPH06248426A (ja) 低抵抗化合物
JP2534434B2 (ja) 耐酸化性化合物およびその製造方法
Learn Aluminum alloy film deposition and characterization
JP3488586B2 (ja) 半導体装置の製造方法
KR100317312B1 (ko) 반도체소자의배선형성방법
JP2782600B2 (ja) 2層構造の銅拡散防止膜の形成方法
CN1068681A (zh) 制造半导体器件的方法
JPS61183433A (ja) アルミニウム合金薄膜とその製造方法
JP2559829B2 (ja) 半導体装置および半導体装置の製造方法
TW200411737A (en) Method of manufacturing an electronic device and electronic device
JPH11312655A (ja) Cu合金膜の形成方法および半導体装置の製造方法
JPS60251663A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071015

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees