JPH04358197A - 液晶ディスプレイの階調駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶ディスプレイにお
いて中間調表示を可能とする階調駆動回路に関するもの
である。

【０００２】

【従来の技術】従来、液晶ディスプレイの駆動回路とし
ては図８に示されたものがよく知られている。図８にお
いて、複数のＸ電極線（Ｘ１　，Ｘ２　，…）とＹ電極
線（Ｙ１　，Ｙ２　，…）がマトリクス状に構成され、
各Ｘ電極線とＹ電極線の交点にＴＦＴ（薄膜トランジス
タ）などのアクティブ素子２１及び液晶表示素子２２が
形成される。

【０００３】Ｙ電極線はデータ信号線ともいわれ、各液
晶表示素子２２の表示データ信号を出力する表示信号回
路２３に接続される。また、Ｘ電極線は走査信号線とも
いわれ、順次走査信号を出力する走査信号回路２４に接
続される。アクティブ素子２１の駆動は、Ｘ電極線の順
次走査駆動を行う線順次駆動法が用いられ、Ｘ電極線の
走査に同期してＸ電極線上のアクティブ素子２１をオン
状態（アクティブ状態）にし、この時表示信号回路２３
から表示データ信号を出力し、前記オン状態のアクティ
ブ素子２１を介して該当する液晶表示素子２２にデータ
信号の書込みを行う。なお、液晶表示素子２２には必要
に応じて蓄積容量２５を設け、液晶表示素子２２の電荷
保持特性を改善する試みもなされている。

【０００４】ここで、前記液晶表示素子２２に書き込む
データ信号電圧の振幅値を可変とすることで液晶表示素
子２２への書込み電圧もしくは電荷量を可変制御し、液
晶の光透過率を可変制御することができる。この方法は
電圧変調駆動法といわれ、液晶ディスプレイにおいて中
間調表示を行う代表的な駆動方式である。この電圧変調
駆動法により階調表示を可能とする液晶駆動回路として
は、例えば、図９に示されている「日立製作所製、液晶
駆動用ドライバ、ＨＤ６６３１０Ｔ」が知られている。

【０００５】図９は８階調の表示を可能とするもので、
液晶画素に対応した３ビットの表示データＤ０ｊ，Ｄ１
ｊ，Ｄ２ｊがクロック信号ＣＬ２に同期して第１のラッ
チ回路３１に入力される。第１のラッチ回路３１に入力
された表示データ信号は、その後クロック信号ＣＬ１に
同期して第２のラッチ回路３２に入力される。そして、
第２のラッチ回路３２の出力は電圧セレクタ回路３３に
入力される。

【０００６】この電圧セレクタ回路３３はデコーダ回路
などで構成されるものであり、例えば３ビットの入力信
号に基づいて２３　＝８本の出力線の内いずれか１本の
出力線上にデータ出力を行うものである。本回路構成で
は前記電圧セレクタ回路３３の出力は次段のアナログス
イッチ３４　１〜３４　８のいずれか一つを選択してオ
ン状態とし、アナログスイッチ３４１　〜３４８　に接
続される８本の電源入力ラインＶ０〜Ｖ７のいずれか一
つをドライバ出力Ｙｎに出力するように動作するもので
ある。

【０００７】なお、前記日立製作所製の液晶ドライバ回
路は図９の駆動回路を１６０個（１６０ドット分）備え
ている。また、液晶ディスプレイ装置は１水平走査線の
画素数に応じた数の液晶ドライバ回路を備えている。そ
して、前記第１のラッチ回路３１から第２のラッチ回路
３２への転送は、１水平走査線分の表示データがラッチ
回路３１に入力された後に行われる。

【０００８】

【発明が解決しようとする課題】しかしながら、上記構
成の液晶ディスプレイの駆動回路においては、以下のよ
うな問題点があった。 （１）多階調化をはかる場合、階調再現相当数の外部電
源入力を必要とし、更に駆動回路の集積化（ＩＣ化）に
ついては、ＩＣ内部の電源入力ラインの配線系の占める
面積が増大し経済的でなくなる。 （２）Ｐ−ＭＯＳ、Ｎ−ＭＯＳ、ＦＥＴ等で構成される
アナログスイッチの数も階調再現相当数必要とし、集積
化を考えた場合には経済的ではない。

【０００９】本発明は、上記問題点を解決して、多階調
な表示が行え、かつ外部電源入力ライン数及びアナログ
スイッチ数の削減が可能で低コストの液晶ディスプレイ
の階調駆動回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】前記問題点を解決するた
めに、本発明は、電圧変調駆動法により各表示画素を２
ｎ　レベル（ただしｎは２以上の整数）で階調表示を行
う液晶ディスプレイの階調駆動回路において、１表示画
素に対してｎビットの階調表示データを所定表示画素数
分記憶した後、同時に出力するメモリ回路と、そのメモ
リ回路に記憶された階調表示データをその階調表示レベ
ルに応じた幅のパルスに変換するパルス幅制御回路と、
そのパルス幅制御回路の出力に基づいてランプ状の液晶
駆動電圧をサンプルホールドする回路とを設けた。

【００１１】

【作用】本発明によれば、以上のように液晶ディスプレ
イの階調駆動回路を構成したので、メモリ回路は１画素
に対してｎビットの階調表示データを所定表示画素数分
（例、１ライン分）記憶した後、同時にパルス幅制御回
路に出力する。パルス幅出力回路は階調表示データをそ
の階調表示レベルに応じた幅のパルスに変換し、サンプ
ルホールド回路に出力する。そして、サンプルホールド
回路はパルス幅制御回路の出力に基づいてランプ状の液
晶駆動電圧をサンプルホールドし、２ｎ　レベルのアナ
ログ電圧を発生する。

【００１２】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例による階
調駆動回路を備えた液晶ディスプレイを示すブロック図
である。この液晶ディスプレイには、液晶パネル１と、
液晶パネル１に走査パルスを提供する走査回路２，３と
、液晶パネル１に電圧変調信号を供給する階調駆動回路
４，５と、走査回路２，３の走査タイミング信号（スタ
ート信号と走査クロック信号）と階調駆動回路４，５へ
の入力データである階調表示データ（ｎビット／画素）
と階調駆動回路４，５へ供給される液晶駆動電圧を出力
するＬＣＤ制御部６とが備えられている。そして、液晶
パネル１には複数行の走査電極線Ｇ１〜ＧＮと、これに
直交する方向に延びる複数本のデータ電極線Ｄ１〜ＤＭ
と、これらの交差部分において走査電極線とデータ電極
線に電気的に接続するように形成された薄膜トランジス
タ（図示せず）と、カラーフィルタ（図示せず）とが備
えられている。

【００１３】図２は本発明の実施例による階調駆動回路
の構成を示すブロック図、図３は液晶に対する印加電圧
と透過率との関係を示す特性図、図４は本発明の実施例
による階調駆動回路の１ドットあたりのブロック図、図
５は本発明の実施例による階調駆動回路の動作タイムチ
ャート、そして、図６は本発明の実施例による階調駆動
回路におけるパルス幅制御回路の１ドットあたりの回路
図である。

【００１４】まず、図２、図３及び図５に基づいて本発
明の実施例による階調駆動回路の動作の概要を説明する
。図２のシフトレジスタ回路７は１ドットあたりｎビッ
ト（ただしｎは２以上の整数）の階調表示データ（Ｄ１
〜Ｄｎ）を、水平同期信号に同期したスタート信号（Ｓ
ＴＡ）のタイミングで格納を開始し、以後シフトロック
（ＣＬＫ）のタイミングで順次格納する。そして、１水
平走査線分（Ｄ１〜ＤＭのデータ電極線分）の階調表示
データの格納後、ロード信号（ＬＯＡＤ）のタイミング
によりラインメモリ回路８に記憶する。このシフトレジ
スタ回路７とラインメモリ回路８が、本発明におけるメ
モリ回路に相当する。

【００１５】ラインメモリ回路８に記憶された１水平走
査線分の階調表示データは、全ドット同時にパルス幅制
御回路９に入力され、パルス幅制御クロック（ＣＰＧ）
と階調表示データの条件により任意のパルス幅に変換さ
れ、パルス幅制御回路９より出力される。パルス幅制御
回路９の出力信号はレベルシフタ回路１０により所定の
レベルに変換された後、サンプルホールド切換え回路１
１に入力される。

【００１６】サンプルホールド切換え回路１１は、１ド
ットあたり１回路設けられており、サンプルホールド切
換え信号（ＣＨ）の条件で選択され、パルス幅制御回路
９の出力期間中ランプ状の液晶駆動電圧をサンプルホー
ルド回路１２に充電する。充電後のホールド電圧は、バ
ッファアンプ回路１３からレベルシフタ回路１０を介し
た出力可信号（ＯＥ）のタイミングによりアナログ電圧
値Ｏ１〜Ｏｍ（図では０と誤解されないようにするため
に、Ｏの上に線が付してある）が出力される。ここで、
液晶駆動電圧は図３におけるＶ０〜Ｖ２の範囲に設定す
る。

【００１７】なお、図２は階調駆動回路の１チップを示
しているので、バッファアンプ回路１３の出力端子数ｍ
が図１における１水平走査線のドット数Ｍと等しい場合
は図２の回路が１個あれば１水平走査線分の階調駆動電
圧を出力することができる。しかしながら、例えばｍが
Ｍの１／１０の場合には１水平走査線分の階調駆動電圧
を出力するために図２の回路が１０個必要になる。そし
て、その場合にはシフトレジスタ回路７及びラインメモ
リ回路８は１／１０ライン分の容量を有することになり
、１０個の階調駆動回路におけるシフトレジスタ回路７
に計１水平走査線分の階調表示データが格納された後に
、ロード信号のタイミングで１０個の階調駆動回路にお
けるラインメモリ回路８に同時に記憶される。ラインメ
モリ回路８からパルス幅制御回路９に対する入力動作も
同様である。

【００１８】次に、図４、図５及び図６に基づいて本発
明の実施例による階調駆動回路の動作を詳細に説明する
。図４はパルス幅制御回路９からバッファアンプ回路１
３まではＸ番目の１ドットを、そして図６はパルス幅制
御回路９の１ドットを示している。図５及び図６に示す
ように、ｎ−１ラインの階調表示データがシフトレジス
タ回路７に格納され始めた時に、既にラインメモリ回路
８に記憶されているｎ−２ラインの階調表示データＤｏ
〜Ｄｎがロード信号の立ち上がりタイミングに合わせて
、パルス幅制御回路９の一致回路９−３に入力（Ｑ１−
Ｑｎ）される。

【００１９】ロード信号はパルス幅記憶回路９−１を構
成するのフリップフロップ回路（Ｆ／Ｆ）のセット端子
（Ｓ）に入力され、かつ、パルス幅制御クロックのクロ
ック数を計測するカウンタ９−２のリセット端子（ＲＳ
Ｔ）に入力される。クロック数カウンタ９−２はパルス
幅制御クロックの数を計測し、計測結果（ｑ１〜ｑｎ）
を一致回路９−３へ入力する。

【００２０】一致回路９−３は、ラインメモリ回路８と
クロック数カウンタ９−２の各出力ビット間（Ｑ１とｑ
１，…Ｑｎ−１とｑｎ−１，Ｑｎとｑｎ）の論理積結果
とパルス幅制御クロックの論理積より出力される信号を
、パルス幅記憶回路９−１のリセット端子（Ｒ）に入力
する。パルス幅記憶回路９−１はロード信号でセットさ
れた後、一致回路９−３の出力信号でリセットされる間
の状態を保持し、パルス幅制御回路９の出力信号（ＰＯ
Ｘ）としている。

【００２１】本実施例においては、図５に示すように、
ｎ−２ラインの階調表示データは８ビットオール０、ｎ
−１ライン及びｎラインの階調表示データは８ビットオ
ール１である。そして、８ビットオール０の場合、１番
目のパルス幅制御クロックのタイミングで一致回路９−
３が出力信号を発生し、８ビットオール１の場合には１
水平走査線内の最後のパルス幅制御クロックのタイミン
グで一致回路９−３が出力信号を発生する。そして、８
ビットオール０の場合のアナログ出力電圧が図３におけ
るＶ１に対応し、８ビットオール１の場合のアナログ出
力電圧が図３におけるＶ２に対応している。なお、階調
補正を行うためにパルス幅制御クロックの間隔を変化さ
せているが、この点については後述する。

【００２２】次に、パルス幅制御回路９の出力信号（Ｐ
ＯＸ）は、レベルシフタ回路１０を介して、サンプルホ
ールド切換え回路１１内の切換えスイッチ１１−１のコ
モン端子ＳＷ−Ｃに入力され、切換え信号により選択さ
れた端子（ＳＷａ−１又はＳＷａ−２）からサンプルホ
ールド回路１２に出力される。切換え信号は、本実施例
においては水平同期ごとに極性が反転するモード設定に
なっている。そして、切換え信号が”Ｈ”レベルの時は
、切換えスイッチ１１−１は、ＳＷａ−１が選択され、
サンプルホールド回路１２内のアナログスイッチＳＷａ
−３がオンする。また、切換え信号が”Ｌ”レベルのと
きは、切換えスイッチＳＷａ−２が選択され、アナログ
スイッチＳＷａ−４がオンする。なお、水平同期ごとに
極性を反転せずに、通常行われているフィールドごとの
極性反転のみでもよい。

【００２３】各アナログスイッチのオン時間は、パルス
幅制御回路９内で生成されたパルス幅時間（ＰＯＸ）で
あり、各アナログスイッチ群ＳＷａ−３、ＳＷａ−４の
一端に入力されたランプ状の液晶駆動回路をパルス幅時
間（ＰＯＸ）、各ホールド用コンデンサ回路Ｓ／Ｈ−１
，Ｓ／Ｈ−２に充電する。各コンデンサ回路のホールド
電圧は、パルス幅時間のオフ時の液晶駆動電圧をホール
ドする。サンプルホールド回路１２には、ホールド用コ
ンデンサ回路と出力バッファ回路ＢＦ−Ｐ，ＢＦ−Ｎの
２回路より構成されている。

【００２４】バッファ回路ＢＦ−Ｐは、ゲイン１の非反
転のバッファアンプであり、バッファ回路ＢＦ−Ｎは、
ゲイン１の反転のバッファアンプである。そして、ホー
ルド用コンデンサ回路Ｓ／Ｈ−１が選択されている期間
は、バッファ回路ＢＦ−Ｎが選択され、コンデンサ回路
Ｓ／Ｈ−２のホールド電圧が反転出力する。また、ホー
ルド用コンデンサＳ／Ｈ−２が選択されている期間は、
バッファ回路ＢＦ−Ｐが選択され、コンデンサ回路Ｓ／
Ｈ−のホールド電圧が非反転出力する。

【００２５】バッファアンプ回路１３はサンプルホール
ド回路１２の出力電圧（ＯＸ）を出力可信号がオンの期
間出力し、液晶を交流駆動する。サンプルホールド回路
１２内の共通端子は、図３内の液晶印可電圧Ｖｏ付近に
設定する。本実施例においては、外部入力の液晶駆動電
圧波形は、１水平走査線周期の直線状のランプ状駆動波
形を入力している。また、本実施例においては、液晶駆
動電圧を液晶のバイアス電圧（Ｖ０〜Ｖ１電圧）を含む
駆動電圧値に設定しているが、バイアス電圧（Ｖ０〜Ｖ
１電圧）を直流バイアスした液晶駆動電圧波形を入力し
ても差し障りはない。

【００２６】図７は本発明の実施例による階調駆動回路
を用いた階調補正方法の説明図である。この階調補正は
、外部液晶駆動電圧をサンプルホールド回路１２内のホ
ールド用コンデンサに充電する時間をパルス幅制御クロ
ックの間隔（ＴＣＰＧ１，　ＴＣＰＧ２）を変調して行
う。すなわち、パルス幅制御クロックの間隔を広く（Ｔ
ＣＰＧ１）設定しておけば、一致回路９−３が出力信号
を発生するタイミングが遅くなって、液晶印加電圧の傾
斜が大きくなり、パルス幅制御クロックの間隔を狭く（
ＴＣＰＧ２）設定しておけば、一致回路９−３が出力信
号を発生するタイミングが早くなって、液晶印加電圧の
傾斜が小さくなることを利用して、パルス幅制御クロッ
クの間隔を所望の値に設定することにより所望の階調補
正を行う。

【００２７】また、上記実施例に限定されるものではな
く、本発明の趣旨に基づき種々の変形が可能であり、そ
れらを本発明の範囲から排除するものではない。

【００２８】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、階調表示データをそのレベルに応じた幅のパル
スに変換し、そのパルスに基づいてランプ状の液晶駆動
電圧をサンプルホールドするように構成したので、以下
の効果を奏する。 （１）同一階調数を得るために要する外部電源数を大幅
に減少できる。 （２）同一階調数に得るために要するアナログスイッチ
数を減少できる。 （３）外部電源回路を交流駆動する必要がないため、電
源回路の負担を減少できる。 （４）パルス幅制御回路を階調表示データの各ビットと
パルス幅制御クロックの計数値とを比較し、その一致を
検出して階調表示レベルに応じた幅のパルスを出力する
ように構成することにより、任意の階調補正電圧を液晶
ディスプレイに印加することができる。

【図面の簡単な説明】

【図１】本発明の実施例による階調駆動回路を備えた液
晶ディスプレイを示すブロック図である。

【図２】本発明の実施例による階調駆動回路の構成を示
すブロック図である。

【図３】液晶に対する印加電圧と透過率との関係を示す
特性図である。

【図４】本発明の実施例による階調駆動回路の１ドット
あたりのブロック図である。

【図５】本発明の実施例による階調駆動回路の動作タイ
ムチャートである。

【図６】本発明の実施例による階調駆動回路におけるパ
ルス幅制御回路の１ドットあたりの回路図である。

【図７】本発明の実施例による階調駆動回路を用いた階
調補正方法の説明図である。

【図８】従来の液晶ディスプレイの回路構成を示す回路
図である。

【図９】従来の階調駆動回路を示すブロック図である。

【符号の説明】

１　　　　　　　　液晶パネル ２，３　　　　走査回路 ４，５　　　　階調駆動回路 ６　　　　　　　　ＬＣＤ制御部 ７　　　　　　　　シフトレジスタ回路８　　　　　　
　　ラインメモリ回路 ９　　　　　　　　パルス幅制御回路 １０　　　　　　レベルシフタ回路 １１　　　　　　サンプルホールド切換え回路１２　　
　　　　サンプルホールド回路１３　　　　　　バッフ
ァアンプ回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　電圧変調駆動法により各表示画素を２
   ｎ　レベル（ただしｎは２以上の整数）で階調表示を行
   う液晶ディスプレイの階調駆動回路において、（ａ）１
   表示画素に対してｎビットの階調表示データを所定表示
   画素数分記憶した後、同時に出力するメモリ回路と、（
   ｂ）該メモリ回路に記憶された階調表示データをその階
   調表示レベルに応じた幅のパルスに変換するパルス幅制
   御回路と、（ｃ）該パルス幅制御回路の出力に基づいて
   ランプ状の液晶駆動電圧をサンプルホールドする回路と
   を備えることを特徴とする液晶ディスプレイの階調駆動
   回路。
2. 【請求項２】　　パルス幅制御回路は、階調表示データ
   の各ビットとパルス幅制御クロックの計数値とを比較し
   、その一致を検出して階調表示レベルに応じた幅のパル
   スを出力することを特徴とする請求項１記載の液晶ディ
   スプレイの階調駆動回路。
3. 【請求項３】　　サンプルホールド回路は、階調表示デ
   ータの１水平走査線ごとにホールドした液晶駆動電圧を
   反転することを特徴とする請求項１又は２記載の液晶デ
   ィスプレイの階調駆動回路。
4. 【請求項４】　　パルス幅制御クロックのパルス間隔を
   階調補正特性に応じて変調することを特徴とする請求項
   ２又は３記載の液晶ディスプレイの階調駆動回路。