JP2980496B2 - フレキシブル配線板の端子構造 - Google Patents

フレキシブル配線板の端子構造

Info

Publication number
JP2980496B2
JP2980496B2 JP5281051A JP28105193A JP2980496B2 JP 2980496 B2 JP2980496 B2 JP 2980496B2 JP 5281051 A JP5281051 A JP 5281051A JP 28105193 A JP28105193 A JP 28105193A JP 2980496 B2 JP2980496 B2 JP 2980496B2
Authority
JP
Japan
Prior art keywords
wiring board
terminal
flexible wiring
connection
terminal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5281051A
Other languages
English (en)
Other versions
JPH07135039A (ja
Inventor
圭司 青田
正明 大鋸
康伸 田草
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP5281051A priority Critical patent/JP2980496B2/ja
Priority to KR1019940029401A priority patent/KR100209048B1/ko
Priority to CN94120082A priority patent/CN1048359C/zh
Priority to US08/338,013 priority patent/US5546279A/en
Publication of JPH07135039A publication Critical patent/JPH07135039A/ja
Priority to US08/643,928 priority patent/US5768105A/en
Application granted granted Critical
Publication of JP2980496B2 publication Critical patent/JP2980496B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、異方性導電膜によっ
て回路基板と接続されるフレキシブル配線板(以下、Ｆ
ＰＣと略称する)の端子構造に関する。
【０００２】
【従来の技術】一般に、集積回路が搭載されたＦＰＣ
は、図９において(Ａ)で示すように、ＦＰＣ１の基材２
における側辺部が接続端子３の配列における最外側に位
置する接続端子３aの長辺エッジよりも外方に延在して
いる。
【０００３】
【発明が解決しようとする課題】ところで、上述のよう
な構造のＦＰＣ１と回路基板とを異方性導電膜によって
接続する場合は、接続端子３の配列の両側部において接
続抵抗が不安定になるという問題が生ずる。
【０００４】最外側に位置する接続端子３aの接続抵抗
は比較的安定しているのであるが、外側から２ライン目
の接続端子３bあるいは３ライン目の接続極端子３cにお
ける接続抵抗が特に不安定になる。そこで、接続抵抗の
不安定を補うために、接続端子３の配列の両外側に数本
(２〜１０本)ずつのダミー(補助端子)を設ける必要が生
じ、それに伴って、実装に際して次のような問題が生じ
る。
【０００５】 製品設計の制約によって、複数の接続
端子３を限られたスペース(長さ)内で接続しなければな
らない場合がある。その場合には、補助端子分だけ接続
端子３の配列ピッチが小さくなってリーク等の不良の要
因となり、信頼性の低下を招く。 また、接続端子３の配列ピッチを小さくすることな
く補助端子を設けた場合には接続端子３の接続面積が大
きくなり、製品そのものの寸法も大きくなってしまう。
【０００６】尚、図１０は、上記最外側に位置する接続
端子３aの長辺側エッジからのＦＰＣ１の基材２の突出
量を０.１５mm〜１.０mmとした場合における２ライン目
の接続端子３bおよび２ライン目以外の接続端子３の接
続抵抗の信頼性試験(６５°Ｃ,９５％ＲＨ)の結果を示
す。但し、ＦＰＣ１の基材５はポリイミドで７５μmtに
形成している。また、接続端子３は銅箔で１ozに形成し
てあり、その配列ピッチは０.８mmである。
【０００７】上述したように、２ライン目の接続端子３
bの接続抵抗が不安定になるのは次のような原因によ
る。図１１に示すように、異方性導電膜５によってＦＰ
Ｃ１と回路基板６とを接続する場合には、ＦＰＣ１の基
材２および回路基板６の厚みのばらつきによる接続部の
安定の悪さを緩和するために、シリコンゴム等の緩衝材
７を加圧ツール８とＦＰＣ１との間に挿入する。そのた
めに、加圧ツール８による加圧時には、図１２において
(Ｂ)で示すように、緩衝材７が下側に変形して基材２の
側端を圧し曲げる。そして、加圧ツール８が上昇して
も、図１３において(Ｃ)で示すように、ＦＰＣ１の基材
２の側端は回路基板６に接着されて変形したままとな
る。その結果、最外側の接続端子３aが支点となって２
ライン目の接続端子３bが浮き上がってしまうのであ
る。
【０００８】このような２ライン目の接続端子３bの浮
き上がりは、初期あるいは信頼性試験後における接続抵
抗の不安定化の要因となるのである。
【０００９】尚、図１３における９は異方性導電膜５中
の導電粒子を示す。但し、図１１および図１２において
はこの導電粒子９を省略している。
【００１０】また、図１４に示すように、集積回路１１
を搭載したＦＰＣ１の基材２における信号入力側および
信号出力側の接続端子３の配列の両外側には、接続端子
３の位置合わせに用いるアライメントマーク１３が設け
られている。そのために、ＦＰＣ１における接続端子３
の配列方向へのサイズが大きくなる。その結果、製品の
サイズが大きくなったり、材料費が高く付くことにな
る。
【００１１】そこで、この発明の目的は、異方性導電膜
による小面積で高信頼性な回路基板との接続を可能にす
るＦＰＣの端子構造を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明は、異方性導電膜によって回路
基板と接続されるＦＰＣの端子構造であって、上記ＦＰ
Ｃの接続端子は、最外側に位置する接続端子の長辺エッ
ジが上記ＦＰＣの基材の一辺に沿うように配列されて、
上記基材は上記長辺エッジより外方に延在していないこ
とを特徴としている。
【００１３】また、請求項２に係る発明は、請求項１に
係る発明のＦＰＣの端子構造において、上記ＦＰＣの基
材に配列される接続端子は上記基材上に搭載された集積
回路の入力端子および出力端子であり、上記入力端子お
よび出力端子の少なくとも一方は２以上の群に分割され
ると共に,上記分割された群のうちの一群は上記集積回
路の一側に配列され,他の一群は上記集積回路の他側に
配列されていることを特徴としている。
【００１４】また、請求項３に係る発明は、請求項１あ
るいは請求項２に係る発明のＦＰＣの端子構造におい
て、上記ＦＰＣの基材に配列された上記接続端子におけ
る外側の少なくとも１本以上の接続端子に、位置合わせ
用のアライメントマークを形成したことを特徴としてい
る。
【００１５】また、請求項４に係る発明は、請求項３に
係る発明のＦＰＣの端子構造において、上記ＦＰＣの基
材に配列された上記接続端子は互いに電気的に絶縁され
ており、最外側に位置する上記接続端子に所定形状の穴
を穿つことによって上記アライメントマークを形成した
ことを特徴としている。
【００１６】また、請求項５に係る発明は、請求項３に
係る発明のＦＰＣの端子構造において、上記ＦＰＣの基
材に配列された上記接続端子は互いに電気的に絶縁され
ており、そのうち外側の少なくとも２本の接続端子にお
ける対向する長辺エッジに所定形状の切り欠きを設ける
ことによって上記アライメントマークを形成したことを
特徴としている。
【００１７】また、請求項６に係る発明は、請求項３に
係る発明のＦＰＣの端子構造において、最外側に位置し
て同一信号を伝送する少なくとも２本以上の接続端子に
おける互いに対向する長辺エッジを所定形状の連結材で
連結することによってアライメントマークを形成したこ
とを特徴としている。
【００１８】
【作用】請求項１に係る発明では、ＦＰＣの基材は最外
側に位置する接続端子の長辺エッジより外方には延在し
ていない。そのために、ＦＰＣを異方性導電膜によって
回路基板に接続するに際して、加圧ツールによる緩衝材
を介した加圧によって上記基材の側端は回路基板に接着
されない。したがって、除圧後に最外側の接続端子を支
点として外側から２ライン目の接続端子が浮き上がるこ
とがない。
【００１９】また、請求項２に係る発明では、上記ＦＰ
Ｃの基材に配列されて集積回路の入力端子あるいは出力
端子の少なくとも一方を成す接続端子は、２以上の群に
分割されている。そして、そのうちの一群は上記集積回
路の一側に配列され、他の一群は上記集積回路の他側に
配列されている。そのために、上記入力端子と出力端子
との間隔が狭く、補助電極を必要としないことと相俟っ
て上記ＦＰＣがコンパクトになる。
【００２０】また、請求項３乃至請求項６に係る発明で
は、位置合わせ用のアライメントマークは、上記ＦＰＣ
の基材に配列された上記接続端子における外側の少なく
とも１本以上の接続端子に直接形成されている。こうし
て、接続端子に設けられたアライメントマークを用いて
回路基板との接続の際の位置合わせが実施される。
【００２１】
【実施例】以下、この発明のＦＰＣの端子構造を図示の
実施例により詳細に説明する。
【００２２】図１は、本実施例の端子構造によって接続
端子が形成されたＦＰＣの断面図である。図１におい
て、ＦＰＣ２１の基材２２は、接続端子２３の配列(以
下、端子列と言う)における最外側に位置する接続端子
２３aの長辺エッジよりも外側には延在していない。そ
して、ＦＰＣ２１は、このＦＰＣ２１の各接続端子２３
と図２に示す回路基板２４の各接続端子２５とが１対１
に対応するように、導電粒子を含む異方性導電膜によっ
て、以下のようにして電気的に接続される。
【００２３】(１) 先ず、上記ＦＰＣ２１側の端子列ま
たは回路基板２４側の端子列に異方性導電膜を転写す
る。 (２) 次にアライメントマークを利用して、上記ＦＰＣ
２１の端子列と回路基板２４側の端子列との位置合わせ
を行う。 (３) 最後に、上記ＦＰＣ２１の側から、コンスタント
ヒート(常温加熱)またはパルスヒート(一時加熱)された
加圧ツールによって緩衝材を介して加圧しつつ上記異方
性導電膜を硬化させる。 こうして、図３に示すように、上記ＦＰＣ２１の接続端
子２３と回路基板２４の接続端子２５とが１対１に対応
付けられて、導電粒子２７を含む異方性導電膜２６によ
って接続されるのである。
【００２４】このように、本実施例においては、上記Ｆ
ＰＣ２１の基材２２を端子列における最外側に位置する
接続端子２３ａの長辺エッジよりも外方に延在しないよ
うにしている。したがって、ＦＰＣ２１を異方性導電膜
２６によって回路基板２４に接続するに際して加圧ツー
ルによって緩衝材を介してＦＰＣ２１を加圧しても、基
材２２の側端は変形しないので回路基板２４に接着され
ない。その結果、除圧後に最外側の接続端子２３aが支
点となって外側から２ライン目の接続端子２３が浮き上
がることがないのである。
【００２５】つまり、本実施例によれば、ＦＰＣ２１の
端子列における最外側の接続端子２３aの外側に補助端
子を設ける必要がなく、端子列の幅に制約がある場合で
も配列ピッチを小さくすることなく回路基板２４との接
続を可能にする。また、接続による占有面積が小さくな
り、より小面積での実装が可能となる。すなわち、本実
施例によれば、信頼性が高く、コンパクトで低コストな
端子接続構造を実現できるのである。
【００２６】図４は図１とは異なるＦＰＣの平面図であ
り、図５は図４における接続部の断面図である。このＦ
ＰＣ３１においては、上記実施例の場合と同様に、ＦＰ
Ｃ３１の基材３２が最外側に位置する各接続端子３４a,
３４a',３６aの長辺エッジよりも外側に延在しないよう
にすることに加えて、例えば信号入力側の接続端子３４
を二つの群に分割して、一方の接続端子３４の群を集積
回路３３の一側に配列し、他方の接続端子３４'の群を
集積回路３３の他側に配列する。そして、各接続端子３
４,３４'と集積回路３３の入力端子とは集積回路３３の
横の空きスペースを引き回した配線３５,３５'によって
接続する。
【００２７】こうすることによって、上記実施例と同様
に端子列の幅を狭くできるという効果に加えて、図１４
に示す従来のＦＰＣ１に比較して入力側の接続端子３
４,３４'と出力側の接続端子３６との間隔を狭くでき、
ＦＰＣ３１のサイズをさらに小さくできるのである。
【００２８】図６〜図８は、上記各実施例に適用可能な
アライメントマークの例を示す図である。上記各実施例
においては、上述のように、ＦＰＣ２１,３１の基材２
２,３２を最外側に位置する各接続端子２３a,３４a,３
４a',３６aの長辺エッジよりも外側に延在しないように
している。したがって、アライメントマークを図１４の
ように最外側に位置する各接続端子２３a,３４a,３４
a',３６aより外側の基材２２,３２に設けることができ
ない。そこで、本実施例においては接続端子に直接アラ
イメントマークを形成するのである。
【００２９】図６は、平行して配列されて互いに電気的
に絶縁された端子列４０,４０,…,４０の最外側に位置
する接続端子４０aと２ライン目の接続端子４０bにおけ
る互いに対向する長辺エッジにコ字状の切り欠き４１a
を設けて、矩形を成すアライメントマーク４１を形成し
た例である。
【００３０】図７は、平行して配列された端子列４５,
４５…,４５の最外側に位置する３本の共通端子４５aを
同一幅の連結材４６a,４６aによって一直線に連結し
て、十字形を成すアライメントマーク４６を形成した例
である。尚、共通端子は、ＴＦＴ液晶パネルの対向パネ
ル電極や電源供給用端子等として、端子接続抵抗を見掛
け上下げるために設けられる。
【００３１】図８は、平行して配列されて互いに電気的
に絶縁された端子列５１,５１,…,５１における最外側
に位置する接続端子５１aに矩形の穴を設けて、矩形の
アライメントマーク５２を形成した例である。
【００３２】図６〜図８に例示するように接続端子列に
アライメントマークを形成することによって基材２２,
３２にアライメントマーク形成のための領域を確保する
必要がなく、上記各実施例に示すようなＦＰＣの端子構
造を可能にするのである。
【００３３】
【発明の効果】以上より明らかなように、請求項１に係
る発明のＦＰＣの端子構造は、上記ＦＰＣの基材が最外
側に位置する両接続端子の長辺エッジより外方に延在し
ないようにしたので、異方性導電膜によって回路基板に
接続する際の加圧ツールによる緩衝材を介した加圧によ
って基材の側端は回路基板に接着されない。その結果、
除圧後に外側から２ライン目の接続端子が浮き上がるこ
とがない。したがって、この発明によれば、最外側の接
続端子の外側に補助端子を設ける必要がなく、異方性導
電膜による小面積で高信頼性な回路基板との接続が可能
となる。
【００３４】また、請求項２に係る発明のＦＰＣの端子
構造は、上記ＦＰＣの基材に配列される接続端子は集積
回路の入力端子および出力端子であり、その入力端子お
よび出力端子の少なくとも一方を２以上の群に分割し、
そのうちの一群を上記集積回路の一側に配列し、他の一
群を上記集積回路の他側に配列したので、上記入力端子
と出力端子との間隔を狭くすることができる。したがっ
て、請求項１に係る効果と相俟って、さらにＦＰＣのサ
イズを小さくできる。
【００３５】また、請求項３乃至請求項６に係る発明の
ＦＰＣの端子構造は、上記ＦＰＣの基材に配列された上
記接続端子における外側の少なくとも１本以上の接続端
子にアライメントマークを形成するので、上記ＦＰＣの
基材にアライメントマークを形成するための領域を確保
する必要がない。したがって、上記回路基板と小面積で
高信頼性な接続を実施できるＦＰＣの端子構造を容易に
実現できる。
【図面の簡単な説明】
【図１】この発明のＦＰＣの端子構造を有するＦＰＣに
おける接続部の断面図である。
【図２】図１に示すＦＰＣと接続される回路基板におけ
る接続部の断面図である。
【図３】図１に示すＦＰＣを図２に示す回路基板に異方
性導電膜によって接続した際における接続部の断面図で
ある。
【図４】図１とは異なるＦＰＣの平面図である。
【図５】図４に示すＦＰＣにおける接続部の断面図であ
る。
【図６】この発明のＦＰＣの端子構造に適用されるアラ
イメントマークの一例を示す図である。
【図７】図６とは異なるアライメントマークを示す図で
ある。
【図８】図６および図７とは異なるアライメントマーク
を示す図である。
【図９】従来のＦＰＣにおける接続部の断面図である。
【図１０】図９に示すＦＰＣの端子列における外側から
２ライン目の接続端子とその他の接続端子との接続抵抗
の信頼性試験結果を示す図である。
【図１１】従来のＦＰＣを異方性導電膜によって回路基
板に接続する場合における加圧前の状態を示す図であ
る。
【図１２】図１１に続く加圧時の状態を示す図である。
【図１３】図１２に続く除圧後の状態を示す図である。
【図１４】図９に示すＦＰＣの平面図である。
【符号の説明】
２１,３１…ＦＰＣ、 ２２,３２…基
材、２３,３４,３４',３６,４０,４５,５１…接続端
子、２４…回路基板、 ２６…異方性
導電膜、３３…集積回路、 ４１,４
６,５２…アライメントマーク、４１ａ…切り欠き、
４６ａ…連結材。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−87784（ＪＰ，Ａ) 特開 平５−82200（ＪＰ，Ａ) 特開 平５−198936（ＪＰ，Ａ) 特開 昭60−103695（ＪＰ，Ａ) 実開 平４−108871（ＪＰ，Ｕ) 実開 平４−52380（ＪＰ，Ｕ) 実開 昭59−129178（ＪＰ，Ｕ) 特公 昭55−41556（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H01R 11/01

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 異方性導電膜によって回路基板と接続さ
    れるフレキシブル配線板の端子構造であって、 上記フレキシブル配線板の接続端子は、最外側に位置す
    る接続端子の長辺エッジが上記フレキシブル配線板の基
    材の一辺に沿うように配列されて、上記基材は上記長辺
    エッジより外方に延在していないことを特徴とするフレ
    キシブル配線板の端子構造。
  2. 【請求項２】 請求項１に記載のフレキシブル配線板の
    端子構造において、 上記フレキシブル配線板の基材に配列される接続端子は
    上記基材上に搭載された集積回路の入力端子および出力
    端子であり、 上記入力端子および出力端子の少なくとも一方は２以上
    の群に分割されると共に、上記分割された群のうちの一
    群は上記集積回路の一側に配列され、他の一群は上記集
    積回路の他側に配列されていることを特徴とするフレキ
    シブル配線板の端子構造。
  3. 【請求項３】 請求項１あるいは請求項２に記載のフレ
    キシブル配線板の端子構造において、 上記フレキシブル配線板の基材に配列された上記接続端
    子における外側の少なくとも１本以上の接続端子に、位
    置合わせ用のアライメントマークを形成したことを特徴
    とするフレキシブル配線板の端子構造。
  4. 【請求項４】 請求項３に記載のフレキシブル配線板の
    端子構造において、 上記フレキシブル配線板の基材に配列された上記接続端
    子は互いに電気的に絶縁されており、最外側に位置する
    上記接続端子に所定形状の穴を穿つことによって上記ア
    ライメントマークを形成したことを特徴とするフレキシ
    ブル配線板の端子構造。
  5. 【請求項５】 請求項３に記載のフレキシブル配線板の
    端子構造において、 上記フレキシブル配線板の基材に配列された上記接続端
    子は互いに電気的に絶縁されており、そのうち外側の少
    なくとも２本の接続端子における対向する長辺エッジに
    所定形状の切り欠きを設けることによって上記アライメ
    ントマークを形成したことを特徴とするフレキシブル配
    線板の端子構造。
  6. 【請求項６】 請求項３に記載のフレキシブル配線板の
    端子構造において、 最外側に位置して同一信号を伝送する少なくとも２本以
    上の接続端子における互いに対向する長辺エッジを所定
    形状の連結材で連結することによって上記アライメント
    マークを形成したことを特徴とするフレキシブル配線板
    の端子構造。
JP5281051A 1993-11-10 1993-11-10 フレキシブル配線板の端子構造 Expired - Fee Related JP2980496B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5281051A JP2980496B2 (ja) 1993-11-10 1993-11-10 フレキシブル配線板の端子構造
KR1019940029401A KR100209048B1 (ko) 1993-11-10 1994-11-10 기판의 전 에지를 따라 연장한 단자 어레이를 갖는 가요성 배선판 및 가요성 배선판과 회로판간 접속 구조물
CN94120082A CN1048359C (zh) 1993-11-10 1994-11-10 具有端子排的弹性接线板及其与电路板的连接结构
US08/338,013 US5546279A (en) 1993-11-10 1994-11-10 Flexible wiring board having a terminal array extending along a whole edge of its substrate and a connection structure of the flexible wiring board with a circuit board
US08/643,928 US5768105A (en) 1993-11-10 1996-05-07 Flexible wiring board having a terminal array extending along a whole edge of its substrate and a connection structure of the flexible wiring board with a circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5281051A JP2980496B2 (ja) 1993-11-10 1993-11-10 フレキシブル配線板の端子構造

Publications (2)

Publication Number Publication Date
JPH07135039A JPH07135039A (ja) 1995-05-23
JP2980496B2 true JP2980496B2 (ja) 1999-11-22

Family

ID=17633627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5281051A Expired - Fee Related JP2980496B2 (ja) 1993-11-10 1993-11-10 フレキシブル配線板の端子構造

Country Status (4)

Country Link
US (2) US5546279A (ja)
JP (1) JP2980496B2 (ja)
KR (1) KR100209048B1 (ja)
CN (1) CN1048359C (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767623A (en) * 1995-09-11 1998-06-16 Planar Systems, Inc. Interconnection between an active matrix electroluminescent display and an electrical cable
US5936311A (en) * 1996-12-31 1999-08-10 Intel Corporation Integrated circuit alignment marks distributed throughout a surface metal line
US5951304A (en) * 1997-05-21 1999-09-14 General Electric Company Fanout interconnection pad arrays
JPH1140522A (ja) 1997-07-17 1999-02-12 Rohm Co Ltd 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
JP4298068B2 (ja) * 1998-08-18 2009-07-15 セイコーエプソン株式会社 電気光学装置およびそれらを備えた電子機器並びに電気光学装置の製造方法
CN1273371C (zh) * 1999-03-31 2006-09-06 精工爱普生株式会社 窄间距用连接器、间距变换装置、微机械、压电传动器、静电传动器、喷墨头、喷墨打印机、液晶面板、电子装置
JP2001031929A (ja) * 1999-07-21 2001-02-06 Sony Chem Corp 接続構造体
DE50005936D1 (de) * 1999-12-02 2004-05-06 Infineon Technologies Ag Chipkartenmodul mit anisotrop leitfähiger trägerfolie
KR100381052B1 (ko) * 2000-02-23 2003-04-18 엘지.필립스 엘시디 주식회사 윈도우를 가지는 테이프 케리어 패키지 및 이를 접속한액정표시장치
TW487896B (en) * 2000-02-24 2002-05-21 Seiko Epson Corp Mounting structure for semiconductor device, electro-optical device, and electronic apparatus
KR20030019439A (ko) * 2000-07-19 2003-03-06 신도 덴시 고교 가부시키가이샤 반도체장치
JP2003108021A (ja) * 2001-09-28 2003-04-11 Hitachi Ltd 表示装置
JP3963843B2 (ja) * 2002-03-22 2007-08-22 シャープ株式会社 回路基板の接続構造およびその形成方法、ならびに回路基板の接続構造を有する表示装置
KR101002346B1 (ko) * 2003-12-30 2010-12-20 엘지디스플레이 주식회사 칩 실장형 필름 패키지
US20050265650A1 (en) * 2004-05-27 2005-12-01 Sunil Priyadarshi Small profile, pluggable optical transceiver subassembly
KR100737590B1 (ko) * 2005-05-30 2007-07-10 엘지전자 주식회사 테이프 캐리어 패키지용 탭 테이프
US20060286721A1 (en) * 2005-06-16 2006-12-21 Daoqiang Lu Breakable interconnects and structures formed thereby
JP5184335B2 (ja) 2008-12-26 2013-04-17 株式会社フジクラ プリント配線板およびその製造方法、プリント配線板の接続方法
JP5518806B2 (ja) * 2011-08-04 2014-06-11 株式会社ソニー・コンピュータエンタテインメント 電子機器
KR102354514B1 (ko) * 2017-05-11 2022-01-21 엘지디스플레이 주식회사 표시 장치
CN108155491A (zh) * 2017-12-26 2018-06-12 台州西普电气有限公司 接电装置
CN108152541A (zh) * 2017-12-26 2018-06-12 台州西普电气有限公司 用于软启动器性能测试设备的接电装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US44995A (en) * 1864-11-08 Improvement in breech-loading fire-arms
DE3346704A1 (de) * 1983-12-23 1985-07-04 Richter-System GmbH & Co KG, 6103 Griesheim Selbstschneidende schnellbauschraube
JPS60149079A (ja) * 1984-01-13 1985-08-06 シャープ株式会社 表示体ユニツト接続装置
JPH0773153B2 (ja) * 1984-12-14 1995-08-02 シャープ株式会社 テープキャリアデバイスの端子接続構造
US4770641A (en) * 1986-03-31 1988-09-13 Amp Incorporated Conductive gel interconnection apparatus
JP2598030B2 (ja) * 1986-09-11 1997-04-09 株式会社東芝 液晶表示装置
US5045249A (en) * 1986-12-04 1991-09-03 At&T Bell Laboratories Electrical interconnection by a composite medium
JPS63249393A (ja) * 1987-04-03 1988-10-17 シャープ株式会社 電子部品の接続方法
JPH01206575A (ja) * 1988-02-15 1989-08-18 Shin Etsu Polymer Co Ltd 接着性熱融着形コネクタ
JPH03241392A (ja) * 1990-02-20 1991-10-28 Casio Comput Co Ltd 表示パネルの実装構造
US5033824A (en) * 1990-08-02 1991-07-23 Display Matrix Corporation Convertible analog-digital mode display device
TW232065B (ja) * 1992-04-16 1994-10-11 Sharp Kk
JP3096169B2 (ja) * 1992-09-11 2000-10-10 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
JPH07135039A (ja) 1995-05-23
US5546279A (en) 1996-08-13
CN1048359C (zh) 2000-01-12
US5768105A (en) 1998-06-16
CN1114786A (zh) 1996-01-10
KR100209048B1 (ko) 1999-07-15
KR950016461A (ko) 1995-06-17

Similar Documents

Publication Publication Date Title
JP2980496B2 (ja) フレキシブル配線板の端子構造
KR101051013B1 (ko) 구동 칩 및 이를 갖는 표시장치
US4514042A (en) Thin structure of display panel
US6675470B2 (en) Method for manufacturing an electro-optical device
JP3284262B2 (ja) 液晶表示装置及びそれを用いた電子機器
US7486284B2 (en) Driver chip and display apparatus having the same
JP2000002882A (ja) 液晶表示装置及びその製造方法
JP2003133677A (ja) フレキシブル回路基板の圧着構造
US6519020B1 (en) Liquid crystal display module, using a flexible printed circuit board with enhanced thermocompression characteristics
JP3202525B2 (ja) 電気回路基板及びそれを備えた表示装置
US4683519A (en) Connection structure
US6050830A (en) Tape carrier package for liquid crystal display
JP2652107B2 (ja) 電気的接続構造
US7459838B2 (en) Plasma display device, TCP applied thereto, and method of manufacturing the TCP
JP2007329316A (ja) 配線基板及び実装構造体
JPH06203932A (ja) 基板接続構造
JP2867228B2 (ja) コネクタ
JPS63299065A (ja) 電子部品の接続方法
JP2503311B2 (ja) 熱圧着型フィルムコネクタの接続方法
JPH0682706B2 (ja) 接続体
KR100626052B1 (ko) 플라즈마 표시 장치
JP3330445B2 (ja) フレキシブルプリント基板の保持構造
JP2007047347A (ja) 電気光学装置の製造方法、電気光学装置の製造装置及び実装構造体の製造方法
JPS6334580A (ja) 表示装置
JPS6177277A (ja) 電子部品の接続構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120917

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees