KR100780686B1 - 반도체소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 제조방법을 개시하며, 개시된 본 발명에 따른 반도체소자의 제조방법은, 게이트전극이 형성된 실리콘기판을 제공하는 단계; 상기 게이트전극을 포함한 실리콘기판 상에 적어도 1 이상의 절연막을 형성하는 단계; 상기 절연막이 형성된 실리콘기판을 식각장비내에 이동시키는 단계; 및 상기 식각장비내의 식각가스의 압력을 10∼100mTorr로 조절하고, RF파워를 100∼500W로 조절하며, 가우스의 사용범위를 10∼30G로 조절하여, 상기 실리콘기판 외곽부의 절연막 부분이 상기 실리콘기판 중심부의 절연막 부분 보다 식각이 빠르게 진행되도록 하는 식각 공정으로 상기 절연막을 식각해서 상기 게이트전극의 측벽에 스페이서를 형성하는 단계;를 포함한다.

Description

반도체소자의 제조방법{Method for fabricating semiconductor device}

도 1은 종래기술에 따른 반도체소자의 제조방법을 설명하기 위한 단면도.

도 2는 종래 기술에 따른 반도체소자의 제조방법에 있어서의 게이트 스페이서 식각 후 산화막 잔류물의 발생을 보여주기 위한 사진.

도 3 및 도 4는 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 공정 단면도.

도 5는 본 발명에 따른 반도체소자의 제조방법에 있어서의 스페이서 식각 조건으로 식각한 후의 식각 속도의 경향을 나타낸 도면.

- 도면의 주요 부분에 대한 부호의 설명 -

11 : 실리콘기판 13 : 금속배선

15 : 제1산화막 17 : 산화질화막

19 : 제2산화막 20 : 절연막

본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는, 스페이서용 절연막의 증착 불균일에 반하는 식각조건으로 식각을 진행함으로써 반도체소자의 특성효율을 높이면서 안정적인 스페이서 공정 진행이 가능하도록 할 수 있는 반도체소자의 제조방법에 관한 것이다.

반도체소자의 제조에 있어서, 게이트 스페이서 물질로서 산화막 또는 산화질화막이 사용되어 왔으며, 최근에는 소자의 고집적화로 인하여 단일 구조의 스페이서 물질에서 산화막 및 질화막의 다층 구조의 스페이서 물질이 사용되고 있다.

이러한 다층 구조의 스페이서를 이용한 종래기술에 따른 반도체소자의 제조방법을 설명하면 다음과 같다.

도 1은 종래기술에 따른 반도체소자의 제조방법을 설명하기 위한 단면도이다.

삭제

종래기술에 따른 반도체소자의 제조방법은, 먼저, 실리콘기판(1) 상에 게이트전극(3)을 형성하고, 상기 게이트전극(3)을 포함한 상기 실리콘기판(1) 상에 제1산화막(5)과 산화질화막(7) 및 제2산화막(9)을 순차적으로 증착한다.

그다음, 도면에는 도시하지 않았지만, 이방성 식각공정을 통해 상기 제2산화막(9)과 산화질화막(7) 및 제1산화막(5)를 식각하여 게이트전극(5)의 측벽에 스페이서(미도시)를 형성한다.

그러나, 상기와 같은 공정으로 진행되는 종래기술에 있어서는 다음과 같은 문제점이 있다.

종래기술에 있어서는, 전기적 특성을 위하여 스페이서를 1000Å 이상의 두께로 형성한다.

이러한 상황에서, 열공정으로 증착되는 산화막 및 질화막을 이용한 스페이서 공정에서 증착두께의 변화가 발생하게 된다. 예컨데, 기판 중심부에서 보다 기판 외곽부에서 산화막 및 질화막이 더 두껍게 증착되는 현상이 발생하게 된다.

이러한 증착두께의 변화, 즉, 기판 외곽부에서의 절연막 두께가 기판 중심부에서의 절연막 두께 보다 두껍게 되는 경우, 실리콘기판 내의 증착 두께 균일도가 떨어지게 됨으로써 스페이서 형성을 위한 다층 구조의 식각시에, 도 2에서와 같이, 산화막이 잔존하는 지역이 발생하게 된다.

따라서, 활성영역에 잔존하는 산화막 등은 반도체소자의 전기적 특성을 저해하는 요인으로 작용한다.

이에, 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 안정적인 스페이서 형성공정이 가능하도록 하여 반도체소자의 전기적 특성 효율을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 그 목적이 있다.

또한, 본 발명은 스페이서 형성을 위한 식각공정시에 제거되지 않고 잔류하는 산화막이 효과적으로 제거되도록 할 수 있는 반도체소자의 제조방법을 제공함에 그 다른 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법은, 게이트전극이 형성된 실리콘기판을 제공하는 단계; 상기 게이트전극을 포함한 실리콘기판 상에 적어도 1 이상의 절연막을 형성하는 단계; 상기 절연막이 형성된 실리콘기판을 식각장비내에 이동시키는 단계; 및 상기 식각장비내의 식각가스의 압력을 10∼100mTorr로 조절하고, RF파워를 100∼500W로 조절하며, 가우스의 사용범위를 10∼30G로 조절하여, 상기 실리콘기판 외곽부의 절연막 부분이 상기 실리콘기판 중심부의 절연막 부분 보다 식각이 빠르게 진행되도록 하는 식각 공정으로 상기 절연막을 식각해서 상기 게이트전극의 측벽에 스페이서를 형성하는 단계;를 포함하는 것을 특징으로 한다.

(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

도 3 및 도 4는 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 공정 단면도이고, 도 5는 본 발명에 따른 반도체소자의 제조방법에 있어서의 스페이서 식각 조건으로 식각한 후의 식각 속도의 경향을 나타낸 도면이다.

삭제

본 발명에 따른 반도체소자의 제조방법은 산화막 증착 두께의 불균일성, 즉, 실리콘기판 외곽부에서의 산화막 증착 두께가 실리콘기판 중심부에서의 산화막 증착 두께 보다 두꺼운 것으로 인해 스페이서 형성을 위한 식각 공정시에 상기 실리콘기판의 외곽부에서 완전히 식각되지 않고 남게 되는 산화막을 완전히 제거하기 위한 식각 조건을 제시한다.

이러한 식각 조건은 기존의 균일한 식각 특성을 나타내는 식각 조건과는 반대로 불균일한 식각특성을 나타내야 하며, 이러한 특성 자체가 증착 두께의 불균일성과 일치하는 경향을 나타내야 한다. 즉, 증착 두께가 두꺼운 실리콘기판의 외곽부 지역은 상대적으로 빠른 식각 속도를 갖도록 해야 하고, 증착 두께가 낮은 실리콘기판의 중심부 지역은 상대적으로 느린 식각 속도를 갖도록 해야 한다.

이러한 식각특성을 이용한 본 발명에 따른 반도체소자의 제조방법은, 먼저, 도 3에 도시된 바와 같이, 실리콘기판(11) 상에 게이트전극(13)을 형성하고, 상기 게이트전극(13)을 포함한 상기 실리콘기판(11) 상에 스페이서 물질로서 제1산화막(15)과 산화질화막(17) 및 제2산화막(19)을 순차적으로 증착한다. 상기 막들(15, 17, 19)은 열공정을 통해 형성한다. 이때, 스페이서 물질로서 상기 제1산화막(15)과 산화질화막(17) 및 제2산화막(19)로 이루어진 삼중 구조 대신에 산화막과 산화질화막으로 이루어진 이중 구조, 산화막 또는 산화질화막의 단일 구조로 형성할 수도 있다.

그다음, 도 4에 도시된 바와같이, 이방성 식각 공정을 통해 상기 제2산화막(19)과 산화질화막(17) 및 제1산화막(15)를 식각하여 게이트전극(13)의 측벽에 스페이서(20)를 형성한다.

여기서, 증착 두께의 불균일성과 일치하는 경향을 나타내는 불균일한 식각특성을 확보하기 위하여, 즉, 증착 두께가 상대적으로 두꺼운 실리콘기판의 외곽부 지역에서의 식각 속도는 상대적으로 빠르게 하고, 증착 두께가 상대적으로 얇은 실리콘기판의 중심부 지역에서의 식각 속도는 상대적으로 느리게 하기 위하여 본 발명에서 사용한 구체적인 식각 조건을 설명하면 다음과 같다.

삭제

본 발명은 식각장비로서 메리에 타입(MERIE Type)의 건식식각장비를 사용하며, 기타 다른 식각장비를 이용할 수도 있다.

식각공정은 상기 건식식각장비내의 압력을 100mTorr 이하인 상태에서 500W 이하의 파워를 사용하여 실시한다. 바람직하게, 압력을 10∼100mTorr로 조절하고, 파워를 100∼500W로 조절하여 실시한다.

그리고, 식각가스로서는 CF₄와 Ar을 사용하되, 상기 CF₄와 Ar를 1:2의 비율로 혼합하여 사용한다. 이때, 상기 CF₄ 가스와 Ar 가스의 전체 혼합량은 100sccm을 넘지 않도록 한다. 바람직하게, 상기 CF₄ 가스와 Ar 가스의 전체 혼합량은 50∼100sccm으로 한다.

부가해서, 불균일한 식각특성을 얻기 위한 가장 중요한 벡터는 가우스의 사용범위로서, 가우스(gauss; G)의 적용 정도에 따라 식각 속도의 균일도를 조절할 수 있으며, 본 발명에서는 기판 외곽부에서의 식각 속도가 기판 중심부에서의 식각 속도 보다 빠르게 되도록 하기 위해 가우스를 30G 이하, 바람직하게, 10∼30G로 제어한다.

한편, 실리콘기판의 쿨링가스로서는 헬륨을 사용하되, 헬륨의 압력은 30Torr 이상이 되지 않도록 한다. 바람직하게, 헬륨의 압력은 10∼30Torr로 유지시킨다. 이때, 상기 헬륨의 압력은 실리콘기판(11)의 중심부와 외곽부에서 서로 다르게 유지되도록 한다.

또한, 이와 같은 식각 조건하에서 실리콘기판(11)이 놓여지는 전극의 온도는 0 내지 50 ℃가 되도록 조절한다.

이상과 같은 식각 조건을 이용하여 스페이서 형성을 위한 식각 공정을 진행하여, 예컨데, 도 5에서와 같이, 실리콘기판 외곽부에서의 식각 속도가 중심부에서의 식각 속도 보다 빠른 식각 속도의 변화 형태를 얻을 수 있다.
그러므로, 본 발명은 실리콘기판의 외곽부와 중심부간 식각 속도가 서로 다른 불균일한 식각 특성을 얻을 수 있도록 식각 조건을 제어함으로써, 스페이서용 절연막의 불균일한 증착 두께에도 불구하고 불균일한 증착 두께의 절연막에 대한 스페이서 식각을 신뢰성 있게 수행할 수 있다. 즉, 증착 두께가 상대적으로 두꺼운 실리콘기판 외곽부 지역에서는 식각 속도를 상대적으로 빠르게 하여 많이 식각되도록 하고, 반면, 증착 두께가 상대적으로 얇은 실리콘기판 중심부 지역에서의 식각 속도는 상대적으로 느리게 하여 적게 식각되도록 함으로써, 스페이서 형성을 위한 식각시 상기 실리콘기판 외곽부 지역에서 절연막이 잔류되는 현상 및 그로 인해 반도체소자의 전기적 특성이 저하되는 것을 방지할 수 있다.

상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 제조방법에 있어서는 다음과 같은 효과가 있다.

본 발명에 따른 반도체소자의 제조방법에 있어서는, 스페이서를 구성하는 다층의 절연막 증착두께의 불균일성에 따라 식각조건을 구현하므로써 잔류하는 산화 막을 효과적으로 제거할 수 있다.

또한, 잔류하는 산화막을 효과적으로 제거할 수 있어 반도체소자의 전기적 특성을 안정화시킬 수 있다.

그리고, 실리콘기판 전체의 스페이서 식각공정이 개선되므로써 반도체소자의 제조수율을 확보할 수 있다.

한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (8)

1. 게이트전극이 형성된 실리콘기판을 제공하는 단계;

   상기 게이트전극을 포함한 실리콘기판 상에 적어도 1 이상의 절연막을 형성하는 단계;

   상기 절연막이 형성된 실리콘기판을 식각장비내에 이동시키는 단계; 및

   상기 식각장비내의 식각가스의 압력을 10∼100mTorr로 조절하고, RF파워를 100∼500W로 조절하며, 가우스의 사용범위를 10∼30G로 조절하여, 상기 실리콘기판 외곽부의 절연막 부분이 상기 실리콘기판 중심부의 절연막 부분 보다 식각이 빠르게 진행되도록 하는 식각 공정으로 상기 절연막을 식각해서 상기 게이트전극의 측벽에 스페이서를 형성하는 단계;

   를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
2. 제1항에 있어서, 상기 적어도 1 이상의 절연막은 제1산화막과 산화질화막 및 제2산화막의 삼중 구조, 산화막과 질화막의 이중 구조, 및, 산화막 또는 질화막의 단일 구조 중 어느 하나의 구조로 형성하는 것을 특징으로하는 반도체소자의 제조방법.
3. 제1항에 있어서, 상기 식각반응가스로는 CF₄ 와 Ar을 사용하되, 이들 가스의 비율은 1 : 2 로 조절하는 것을 특징으로 하는 반도체소자의 제조방법.
4. 제1항에 있어서, 상기 식각공정중에 헬륨가스를 이용하여 쿨링하는 단계를 더 포함하는 것을 특징으로하는 반도체소자의 제조방법.
5. 제4항에 있어서, 상기 헬륨의 압력은 10∼30Torr로 유지하는 것을 특징으로하는 반도체소자의 제조방법.
6. 삭제
7. 삭제
8. 삭제

Images