JP2961825B2 - 液晶装置の製造方法 - Google Patents
液晶装置の製造方法Info
- Publication number
- JP2961825B2 JP2961825B2 JP18480990A JP18480990A JP2961825B2 JP 2961825 B2 JP2961825 B2 JP 2961825B2 JP 18480990 A JP18480990 A JP 18480990A JP 18480990 A JP18480990 A JP 18480990A JP 2961825 B2 JP2961825 B2 JP 2961825B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- semiconductor chip
- substrate
- fine particles
- conductive fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本明は、電気素子の接続方法に関する。具体的には、
半導体チップが基板上に搭載された液晶表示装置の製造
方法に関するものである。
半導体チップが基板上に搭載された液晶表示装置の製造
方法に関するものである。
従来の電気素子の接合方法は、第２図（ａ）〜（ｃ）
のようなものであった。第２図において、21は基板、22
は基板上の配線パターン、23は電気素子、24は電気素子
の電極を示す。まず第２図（ａ）は、基板上の配線パタ
ーンにプローバ25をおしあてて基板の検査をしている工
程を示す。次に第２図（ｂ）は、第２図（ａ）において
合格になった基板について導電性微粒子27を拡散、混在
させた接着剤シート26を載置した工程を示す。
のようなものであった。第２図において、21は基板、22
は基板上の配線パターン、23は電気素子、24は電気素子
の電極を示す。まず第２図（ａ）は、基板上の配線パタ
ーンにプローバ25をおしあてて基板の検査をしている工
程を示す。次に第２図（ｂ）は、第２図（ａ）において
合格になった基板について導電性微粒子27を拡散、混在
させた接着剤シート26を載置した工程を示す。
この導電粒子を拡散、混在させた接着剤シートは厚さ
20〜30μｍ、導電微粒子の径は５〜12μｍである。
20〜30μｍ、導電微粒子の径は５〜12μｍである。
また、第２図（ｃ）は、電気素子の上面より加熱しな
がら加圧し、接着剤を硬化させ、電気素子を基板の上に
接合させた様子を示す。
がら加圧し、接着剤を硬化させ、電気素子を基板の上に
接合させた様子を示す。
しかし、従来の電気素子の接合方法は第２図より明ら
かなように幾多の問題点を有するものであった。
かなように幾多の問題点を有するものであった。
まず電気素子23を基板21の上に接合する時電気素子の
電極24と対応する基板上の配線パターン22とは平面的な
位置合わせを行なう必要がある。
電極24と対応する基板上の配線パターン22とは平面的な
位置合わせを行なう必要がある。
しかし、この基板が機能的な基板であり、検査を行な
って良品の基板のみを選別する必要がある場合、第２図
（ｃ）のような電気素子を基板上に接合する工程の前
に、第２図（ａ）のようなプローバ25を使った検査工程
が必要となる。
って良品の基板のみを選別する必要がある場合、第２図
（ｃ）のような電気素子を基板上に接合する工程の前
に、第２図（ａ）のようなプローバ25を使った検査工程
が必要となる。
この検査工程も当然の事ながら、プローバ25の先端位
置と基板の配線パターンの位置とを平面的に位置合わせ
する必要がある。この結果、煩雑で作業工数の大きな位
置合わせ工程が上記の電気素子の電極と基板の配線パタ
ーンとの位置合わせと合わせて２回必要ということにな
り、全体として作業工数の大きな、従って製造コストが
大きなものとなってしまうものであった。
置と基板の配線パターンの位置とを平面的に位置合わせ
する必要がある。この結果、煩雑で作業工数の大きな位
置合わせ工程が上記の電気素子の電極と基板の配線パタ
ーンとの位置合わせと合わせて２回必要ということにな
り、全体として作業工数の大きな、従って製造コストが
大きなものとなってしまうものであった。
さらに電気素子23も別個に使用に検査しておく必要が
あり、検査もれがあった場合、そのまま第２図（ｃ）の
ように接着剤を硬化させて接合した場合、接合後の良品
率が下がるものであった。
あり、検査もれがあった場合、そのまま第２図（ｃ）の
ように接着剤を硬化させて接合した場合、接合後の良品
率が下がるものであった。
さらに、本説明の様に、導電性微粒子を拡散、混在さ
せた接着剤を用いて、電気素子を基板上へ接合して、そ
の後、不良が発見された場合、上記接着剤が硬化してい
るにもかかわらず、電気素子を基板から剥離して再生し
なければならない。しかし、上記接着剤が硬化している
為、剥離再生は極めて難しく、剥離再生作業の工数が大
きいばかりでなく、剥離再生が失敗する確率も高いもの
である。
せた接着剤を用いて、電気素子を基板上へ接合して、そ
の後、不良が発見された場合、上記接着剤が硬化してい
るにもかかわらず、電気素子を基板から剥離して再生し
なければならない。しかし、上記接着剤が硬化している
為、剥離再生は極めて難しく、剥離再生作業の工数が大
きいばかりでなく、剥離再生が失敗する確率も高いもの
である。
そこで、本発明は従来のこの様な欠点を解決し電気素
子と基板の位置合わせを容易にし、不良時の剥離再生を
不用とする事を目的とする。
子と基板の位置合わせを容易にし、不良時の剥離再生を
不用とする事を目的とする。
本発明の液晶装置の製造方法は、液晶パネルの基板上
に、導電性微粒子が混在された接着剤層を介して半導体
チップを接続する液晶装置の製造方法であって、 前記基板に形成された液晶駆動用電極と前記半導体チ
ップとの間に、前記接着剤層を介在させた状態で、前記
基板と前記半導体チップとを常温で加圧することにより
前記液晶駆動用電極と前記半導体チップに設けられた電
極とを電気的に接続し、前記半導体チップを通して、前
記液晶駆動用電極に電気信号を印加することによって、
前記液晶パネルの検査を行う工程と、 前記検査の結果合格となった場合、前記基板と前記半
導体チップとを加熱しながら加圧して前記接着剤層を硬
化させる工程とを備えてなることを特徴とする。
に、導電性微粒子が混在された接着剤層を介して半導体
チップを接続する液晶装置の製造方法であって、 前記基板に形成された液晶駆動用電極と前記半導体チ
ップとの間に、前記接着剤層を介在させた状態で、前記
基板と前記半導体チップとを常温で加圧することにより
前記液晶駆動用電極と前記半導体チップに設けられた電
極とを電気的に接続し、前記半導体チップを通して、前
記液晶駆動用電極に電気信号を印加することによって、
前記液晶パネルの検査を行う工程と、 前記検査の結果合格となった場合、前記基板と前記半
導体チップとを加熱しながら加圧して前記接着剤層を硬
化させる工程とを備えてなることを特徴とする。
以下に本発明の実施例を図面を用いて説明する。
第１図（ａ）は、複数個の突起電極を有する電気素子
たる半導体チップと、これに対応する複数の配線パター
ンが形成された液晶パネルのガラス基板の一部の接合前
の断面図を示す。この配線パターンの一部は液晶パネル
の液晶駆動用電極と電気的に結びついているものであ
る。
たる半導体チップと、これに対応する複数の配線パター
ンが形成された液晶パネルのガラス基板の一部の接合前
の断面図を示す。この配線パターンの一部は液晶パネル
の液晶駆動用電極と電気的に結びついているものであ
る。
第１図（ｂ）は、上記電気素子たる半導体チップと、
基板たるガラス基板の間に導電性微粒子を拡散、混在さ
せた接着剤フィルムを挟持したものであり、導電性微粒
子の径は接着剤フィルム厚とほぼ同等にしてある。
基板たるガラス基板の間に導電性微粒子を拡散、混在さ
せた接着剤フィルムを挟持したものであり、導電性微粒
子の径は接着剤フィルム厚とほぼ同等にしてある。
第１図（ｃ）は、半導体チップの上から常温で加圧
し、この加圧のもとにおいて、半導体チップの電極とガ
ラス基板の配線パターンとの電気的接続をはかり、上記
半導体チップを通してガラス基板に電気信号を印加し、
検査をしている工程を示す。
し、この加圧のもとにおいて、半導体チップの電極とガ
ラス基板の配線パターンとの電気的接続をはかり、上記
半導体チップを通してガラス基板に電気信号を印加し、
検査をしている工程を示す。
さらに第１図（ｄ）は、第１図（ｃ）の工程において
検査合格となったものについて、半導体チップの上から
加熱しながら加圧し、接着剤層を硬化させて、半導体チ
ップとガラス基板を強固に接合、固定したものである。
この時、半導体チップの突起電極とガラス基板の配線パ
ターンは導電性微粒子を介して電気的導通状態にある。
検査合格となったものについて、半導体チップの上から
加熱しながら加圧し、接着剤層を硬化させて、半導体チ
ップとガラス基板を強固に接合、固定したものである。
この時、半導体チップの突起電極とガラス基板の配線パ
ターンは導電性微粒子を介して電気的導通状態にある。
第１図において、１は基板たるガラス基板、２はガラ
ス基板上の配線パターン、３は電気素子たる半導体チッ
プ、４は半導体チップの電極、５は接着剤シート、６は
導電性微粒子、７は液晶パネル、８はシール部、９は液
晶層、10は液晶駆動用電極を示す。
ス基板上の配線パターン、３は電気素子たる半導体チッ
プ、４は半導体チップの電極、５は接着剤シート、６は
導電性微粒子、７は液晶パネル、８はシール部、９は液
晶層、10は液晶駆動用電極を示す。
第１図（ｂ）のように、半導体チップと基板の間に導
電性微粒子を拡散、混在させた接着剤フィルムを挟持し
た状態においては、必ずしも半導体チップの電極とガラ
ス基板の配線パターンは電気的導通状態ではない。なぜ
ならば、導電性微粒子径が必ずしも接着剤フィルムの厚
さよりも大きいとは限らないからである。
電性微粒子を拡散、混在させた接着剤フィルムを挟持し
た状態においては、必ずしも半導体チップの電極とガラ
ス基板の配線パターンは電気的導通状態ではない。なぜ
ならば、導電性微粒子径が必ずしも接着剤フィルムの厚
さよりも大きいとは限らないからである。
第１図（ｃ）のように、半導体チップの上から常温で
加圧すると、半導体チップの電極の部分で柔らかい接着
剤フィルムは押しつぶされ、全般的に導電性微粒子が、
半導体チップの電極とガラス基板の配線パターンの両方
と電気的に接続するようになる。この時、半導体チップ
３を通して液晶パネル７の液晶駆動用電極10に電気信号
を印加すれば、実際に使用する半導体チップと液晶パネ
ルの両方を一括して検査する事ができる。従ってこの検
査の後、合格の品物のみを第１図（ｄ）の様に加熱加圧
して接着剤層を硬化させれば、接合後の良品率もおのず
と向上するものである。従って剥離再生の必要性も極端
に低減され、作業の効卒も極めて向上するものである。
加圧すると、半導体チップの電極の部分で柔らかい接着
剤フィルムは押しつぶされ、全般的に導電性微粒子が、
半導体チップの電極とガラス基板の配線パターンの両方
と電気的に接続するようになる。この時、半導体チップ
３を通して液晶パネル７の液晶駆動用電極10に電気信号
を印加すれば、実際に使用する半導体チップと液晶パネ
ルの両方を一括して検査する事ができる。従ってこの検
査の後、合格の品物のみを第１図（ｄ）の様に加熱加圧
して接着剤層を硬化させれば、接合後の良品率もおのず
と向上するものである。従って剥離再生の必要性も極端
に低減され、作業の効卒も極めて向上するものである。
第１図（ｄ）においては、第１図（ｃ）において半導
体チップとガラス基板を位置合わせしたものをそのまま
加熱加圧する為、煩雑で作業工数の大きな位置合わせ工
程が、全工程で一回ですむ為製造コストが少なくてすむ
ものである。
体チップとガラス基板を位置合わせしたものをそのまま
加熱加圧する為、煩雑で作業工数の大きな位置合わせ工
程が、全工程で一回ですむ為製造コストが少なくてすむ
ものである。
本発明は以上説明したように、電気素子を常温におい
て導電性微粒子を拡散、混在させた接着剤層を介して基
板に加圧することによって電気素子と基板を初期的な電
気的接続状態にして検査をすることを可能にして、位置
合わせ工数を低減し、剥離再生必要な確率を低減させる
効果がある。
て導電性微粒子を拡散、混在させた接着剤層を介して基
板に加圧することによって電気素子と基板を初期的な電
気的接続状態にして検査をすることを可能にして、位置
合わせ工数を低減し、剥離再生必要な確率を低減させる
効果がある。
第１図（ａ）〜（ｄ）は本発明における電気素子の接合
方法の工程説明図。 第２図（ａ）〜（ｃ）は従来の電気素子の接合方法の工
程説明図。 １……ガラス基板 ２……配線パターン ３……半導体チップ ４……電極 ５……接着剤シート ６……導電性微粒子 ７……液晶パネル ８……シール部 ９……液晶層 10……液晶駆動用電極 21……基板 22……配線パターン 23……電気素子 24……電極 25……検査用プローバ 26……接着剤シート 27……導電性粒子
方法の工程説明図。 第２図（ａ）〜（ｃ）は従来の電気素子の接合方法の工
程説明図。 １……ガラス基板 ２……配線パターン ３……半導体チップ ４……電極 ５……接着剤シート ６……導電性微粒子 ７……液晶パネル ８……シール部 ９……液晶層 10……液晶駆動用電極 21……基板 22……配線パターン 23……電気素子 24……電極 25……検査用プローバ 26……接着剤シート 27……導電性粒子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311 H01L 21/60 321 H01L 21/66
Claims (1)
- 【請求項１】液晶パネルの基板上に、導電性微粒子が混
在された接着剤層を介して半導体チップを接続する液晶
装置の製造方法であって、 前記基板に形成された液晶駆動用電極と前記半導体チッ
プとの間に、前記接着剤層を介在させた状態で、前記基
板と前記半導体チップとを常温で加圧することにより前
記液晶駆動用電極と前記半導体チップに設けられた電極
とを電気的に接続し、前記半導体チップを通して、前記
液晶駆動用電極に電気信号を印加することによって、前
記液晶パネルの検査を行う工程と、 前記検査の結果合格となった場合、前記基板と前記半導
体チップとを加熱しながら加圧して前記接着剤層を硬化
させる工程とを備えてなることを特徴とする液晶装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18480990A JP2961825B2 (ja) | 1990-07-12 | 1990-07-12 | 液晶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18480990A JP2961825B2 (ja) | 1990-07-12 | 1990-07-12 | 液晶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0471246A JPH0471246A (ja) | 1992-03-05 |
| JP2961825B2 true JP2961825B2 (ja) | 1999-10-12 |
Family
ID=16159672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18480990A Expired - Fee Related JP2961825B2 (ja) | 1990-07-12 | 1990-07-12 | 液晶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2961825B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027492A1 (fr) * | 1996-01-22 | 1997-07-31 | Hitachi, Ltd. | Procede pour fixer des puces nues et support de puces nues |
| JP3343642B2 (ja) | 1996-04-26 | 2002-11-11 | シャープ株式会社 | テープキャリアパッケージ及び液晶表示装置 |
| US6103553A (en) | 1996-12-11 | 2000-08-15 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a known good die utilizing a substrate |
-
1990
- 1990-07-12 JP JP18480990A patent/JP2961825B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0471246A (ja) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244583B1 (ko) | 액정표시장치및그제조방법 | |
| JP3035021B2 (ja) | 液晶表示素子およびその製造方法 | |
| JP2547895B2 (ja) | 半導体装置の実装方法 | |
| JP2961825B2 (ja) | 液晶装置の製造方法 | |
| JP2985640B2 (ja) | 電極接続体及びその製造方法 | |
| JP3112470B2 (ja) | 電気素子の接続構造及び液晶パネル | |
| JPH0121620B2 (ja) | ||
| JPH08146451A (ja) | 回路装置の製造装置 | |
| JP3316472B2 (ja) | 電気素子の接続方法及び液晶パネルの製造方法 | |
| JP3055193B2 (ja) | 回路の接続方法及び液晶装置の製造方法 | |
| JPH11330165A (ja) | 電気素子の接続構造及び液晶パネル | |
| JPH05203976A (ja) | 液晶表示装置及びその製造方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JP3128816B2 (ja) | 半導体装置の製造方法 | |
| JPH04117477A (ja) | 異方性導電材料及びこれを用いた集積回路素子の接続方法 | |
| JPH06120647A (ja) | 半導体素子の実装方法と実装装置 | |
| JPH04291323A (ja) | 回路の接続方法 | |
| JPH05196954A (ja) | 液晶表示装置の接続方法 | |
| JPH0897256A (ja) | 電子部品の接合方法 | |
| JP3787043B2 (ja) | 電極を有するフィルムと回路基板との電気的接続方法 | |
| JP3041980B2 (ja) | 液晶パネル及び液晶パネルの製造方法 | |
| JPH04273452A (ja) | Ｉｃチップの実装方法 | |
| JPH1124099A (ja) | 液晶表示装置 | |
| JPH11258619A (ja) | 液晶表示装置の製造方法 | |
| JPH05291723A (ja) | 基板間の電気的接続構造及び接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |