JP2959460B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2959460B2 JP2959460B2 JP8014069A JP1406996A JP2959460B2 JP 2959460 B2 JP2959460 B2 JP 2959460B2 JP 8014069 A JP8014069 A JP 8014069A JP 1406996 A JP1406996 A JP 1406996A JP 2959460 B2 JP2959460 B2 JP 2959460B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal semiconductor
- single crystal
- solid
- imaging device
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は固体撮像装置に関
し、特に電荷結合（ＣＣＤ）型の２次元固体撮像装置に
関する。
し、特に電荷結合（ＣＣＤ）型の２次元固体撮像装置に
関する。
【０００２】
【従来の技術】図７は固体撮像装置の全体構成を説明す
るための平面図であり、１０１は光電変換を行なうフォ
トダイオード、１０２は電荷を垂直方向に転送する垂直
ＣＣＤレジスタ、１０３は電荷を水平方向に転送する水
平ＣＣＤレジスタ、１０４は電荷を検知する電荷検出
部、１０５は増幅器、１１０，１１１，１１２は電荷の
転送方向を示す。この固体撮像装置の動作は概略次の通
りである。まず固体撮像装置上に画像パターンが投影さ
れ、２次元に配列された各フォトダイオードに入射する
光強度に応じた電荷が各フォトダイオード１０１に蓄積
される。所定時間経過した後に、蓄積された電荷が矢印
１１０に示されるごとく垂直ＣＣＤレジスタ１０２に転
送される。続いて当該電荷が垂直ＣＣＤレジスタ１０２
の内部を矢印１１１に示されるごとく下方向に転送さ
れ、次に水平ＣＣＤレジスタ１０３により矢印１１２に
示されるごとく水平方向に転送され、電荷検出器１０４
で電圧に変換された後、増幅器１０５を経て出力され
る。
るための平面図であり、１０１は光電変換を行なうフォ
トダイオード、１０２は電荷を垂直方向に転送する垂直
ＣＣＤレジスタ、１０３は電荷を水平方向に転送する水
平ＣＣＤレジスタ、１０４は電荷を検知する電荷検出
部、１０５は増幅器、１１０，１１１，１１２は電荷の
転送方向を示す。この固体撮像装置の動作は概略次の通
りである。まず固体撮像装置上に画像パターンが投影さ
れ、２次元に配列された各フォトダイオードに入射する
光強度に応じた電荷が各フォトダイオード１０１に蓄積
される。所定時間経過した後に、蓄積された電荷が矢印
１１０に示されるごとく垂直ＣＣＤレジスタ１０２に転
送される。続いて当該電荷が垂直ＣＣＤレジスタ１０２
の内部を矢印１１１に示されるごとく下方向に転送さ
れ、次に水平ＣＣＤレジスタ１０３により矢印１１２に
示されるごとく水平方向に転送され、電荷検出器１０４
で電圧に変換された後、増幅器１０５を経て出力され
る。
【０００３】図８（ａ）はフォトダイオードと垂直ＣＣ
Ｄレジスタの従来構造を説明するための拡大平面図、図
８（ｂ）は図８（ａ）のＸ−Ｘ線断面図である。１１は
単結晶シリコンでなるＮ型半導体基板、２１はＮ型半導
体基板１１の表面部のＰ型領域（Ｐウェル）、１２はフ
ォトダイオードとなるＮ型領域（Ｐ型領域２１の表面部
に形成されている）、１３はＣＣＤレジスタの転送チャ
ネルである領域、２２はＮ型領域１３の底面と接するＰ
型領域、２３は素子を分離する高濃度Ｐ型領域、２４は
Ｓｉ／ＳｉＯ2 界面で発生する電流を抑制すべくフォト
ダイオード（１２）の表面部に設けられた高濃度のＰ型
領域、２５はトランスファゲート（ＭＯＳトランジス
タ）の読出チャネルとなるＰ型領域、３１は絶縁膜、３
２は層間絶縁膜、４１，４２は多結晶シリコンからなる
電荷転送電極、５１はＣＣＤレジスタへの光の侵入を防
止するべく設けられた遮光膜、６１，６２は光路をそれ
ぞれ示す。
Ｄレジスタの従来構造を説明するための拡大平面図、図
８（ｂ）は図８（ａ）のＸ−Ｘ線断面図である。１１は
単結晶シリコンでなるＮ型半導体基板、２１はＮ型半導
体基板１１の表面部のＰ型領域（Ｐウェル）、１２はフ
ォトダイオードとなるＮ型領域（Ｐ型領域２１の表面部
に形成されている）、１３はＣＣＤレジスタの転送チャ
ネルである領域、２２はＮ型領域１３の底面と接するＰ
型領域、２３は素子を分離する高濃度Ｐ型領域、２４は
Ｓｉ／ＳｉＯ2 界面で発生する電流を抑制すべくフォト
ダイオード（１２）の表面部に設けられた高濃度のＰ型
領域、２５はトランスファゲート（ＭＯＳトランジス
タ）の読出チャネルとなるＰ型領域、３１は絶縁膜、３
２は層間絶縁膜、４１，４２は多結晶シリコンからなる
電荷転送電極、５１はＣＣＤレジスタへの光の侵入を防
止するべく設けられた遮光膜、６１，６２は光路をそれ
ぞれ示す。
【０００４】この素子では、Ｎ型領域１２とＰウェル
（２１）とでＰＮ接合のフォトダイオードを構成し、Ｎ
型領域１２に入射した光６１により光電変換され発生し
た電子が当該Ｎ型領域１２に蓄積される。電極４１はＮ
型領域１２、垂直ＣＣＤレジスタの転送チャネル１３及
びＰ型領域２５とともにＭＯＳトランジスタを構成し、
電極４１に１０〜１５Ｖの電圧パルスを加えることでフ
ォトダイオード（１２）に蓄積された電子を垂直ＣＣＤ
レジスタに転送する。しかる後に電極４１に−５〜−１
０Ｖの電圧パルスを加えることにより、垂直ＣＣＤチャ
ネル内を図８（ｂ）の紙面に垂直方向に電子が転送され
る。この時、ＭＯＳトランジスタのチャネルとなるＰ型
領域２５はカットオフ条件となるため、フォトダイオー
ドに蓄積中の電荷の流出は起らない。
（２１）とでＰＮ接合のフォトダイオードを構成し、Ｎ
型領域１２に入射した光６１により光電変換され発生し
た電子が当該Ｎ型領域１２に蓄積される。電極４１はＮ
型領域１２、垂直ＣＣＤレジスタの転送チャネル１３及
びＰ型領域２５とともにＭＯＳトランジスタを構成し、
電極４１に１０〜１５Ｖの電圧パルスを加えることでフ
ォトダイオード（１２）に蓄積された電子を垂直ＣＣＤ
レジスタに転送する。しかる後に電極４１に−５〜−１
０Ｖの電圧パルスを加えることにより、垂直ＣＣＤチャ
ネル内を図８（ｂ）の紙面に垂直方向に電子が転送され
る。この時、ＭＯＳトランジスタのチャネルとなるＰ型
領域２５はカットオフ条件となるため、フォトダイオー
ドに蓄積中の電荷の流出は起らない。
【０００５】一般に、固体撮像装置における感度は光電
変換によりフォトダイオード内で発生する電子量に依存
する。半導体基板がシリコンの場合、フォトダイオード
表面に入射した光がシリコン中で減衰し１／ｅの強度に
なる深さ（吸収深さ）は、波長７００ｎｍの赤色では５
μｍ、５５０ｎｍの緑色では２μｍ、４５０ｎｍの青色
では１．４μｍである。これに対し、現在実用化されて
いる固体撮像装置でのフォトダイオード（１２）の深さ
は１μｍ程度であり、入射する赤色や緑色光のかなりの
量がフォトダイオードを透過してしまうため入射光が１
００％有効には利用されていない。
変換によりフォトダイオード内で発生する電子量に依存
する。半導体基板がシリコンの場合、フォトダイオード
表面に入射した光がシリコン中で減衰し１／ｅの強度に
なる深さ（吸収深さ）は、波長７００ｎｍの赤色では５
μｍ、５５０ｎｍの緑色では２μｍ、４５０ｎｍの青色
では１．４μｍである。これに対し、現在実用化されて
いる固体撮像装置でのフォトダイオード（１２）の深さ
は１μｍ程度であり、入射する赤色や緑色光のかなりの
量がフォトダイオードを透過してしまうため入射光が１
００％有効には利用されていない。
【０００６】従って感度を向上するには、フォトダイオ
ード（１２）の深さを２〜５μｍと深く形成するのが良
いが、一方ではＰＮ接合を深く形成することは製造時に
横方向にも広く拡散されフォトダイオードの寸法が大き
く形成されることになり、現在実用化されている７μｍ
×７μｍの小型画素に対しては適用できない。また今後
の画素の微細化に対しても対応はできない。
ード（１２）の深さを２〜５μｍと深く形成するのが良
いが、一方ではＰＮ接合を深く形成することは製造時に
横方向にも広く拡散されフォトダイオードの寸法が大き
く形成されることになり、現在実用化されている７μｍ
×７μｍの小型画素に対しては適用できない。また今後
の画素の微細化に対しても対応はできない。
【０００７】固体撮像装置に入射する光には、図８
（ｂ）に示すように表面に垂直に入射する光成分６１
と、斜め方向から入射する光成分６２がある。斜め方向
から入射する光６２は転送チャネル１３近傍のＰウェル
２１に達し当該領域で電荷を発生し、このうち電子が転
送チャネル１３に流れ込む。固体撮像装置に入射する画
像パターンの一部に強度の強い輝点がある場合には、当
該部分で斜め光６２により発生した電子がＣＣＤレジス
タに多く入り込むため、撮像画面に縦すじ状の偽信号
（スミア）が生ずる。これは画質を大きく劣化させるた
め低減する必要がある。
（ｂ）に示すように表面に垂直に入射する光成分６１
と、斜め方向から入射する光成分６２がある。斜め方向
から入射する光６２は転送チャネル１３近傍のＰウェル
２１に達し当該領域で電荷を発生し、このうち電子が転
送チャネル１３に流れ込む。固体撮像装置に入射する画
像パターンの一部に強度の強い輝点がある場合には、当
該部分で斜め光６２により発生した電子がＣＣＤレジス
タに多く入り込むため、撮像画面に縦すじ状の偽信号
（スミア）が生ずる。これは画質を大きく劣化させるた
め低減する必要がある。
【０００８】
【発明が解決しようとする課題】上述した課題を改善す
る手法として、特開昭６４−３３９６３号公報に記載さ
れた画素構造がある。これは図９に示すように、Ｐ+ 型
シリコン基板２１１の表面部に形成されたＰウェル２１
２、Ｐウェル２１２の表面部に形成されたＮ+ 型領域２
１３（蓄積ダイオード）、垂直ＣＣＤレジスタの転送チ
ャネルであるＮ+型領域２１４，素子を分離するＰ+ 型
領域２１５，転送電極２１６ａ，２１６ｂはＮ+ 型多結
晶シリコン電極２１７、絶縁膜２１８、Ｃｒ電極２１
９、Ｎ+ 型多結晶シリコン膜２２０、ｉ型アモルファス
ＳｉＣ：Ｈ膜２２１、高抵抗アモルファスＳｉ：Ｈ膜２
２２、Ｐ型アモルファスＳｉＣ：Ｈ膜２２３、ＩＴＯ膜
からなる透明電極２２４を有している。
る手法として、特開昭６４−３３９６３号公報に記載さ
れた画素構造がある。これは図９に示すように、Ｐ+ 型
シリコン基板２１１の表面部に形成されたＰウェル２１
２、Ｐウェル２１２の表面部に形成されたＮ+ 型領域２
１３（蓄積ダイオード）、垂直ＣＣＤレジスタの転送チ
ャネルであるＮ+型領域２１４，素子を分離するＰ+ 型
領域２１５，転送電極２１６ａ，２１６ｂはＮ+ 型多結
晶シリコン電極２１７、絶縁膜２１８、Ｃｒ電極２１
９、Ｎ+ 型多結晶シリコン膜２２０、ｉ型アモルファス
ＳｉＣ：Ｈ膜２２１、高抵抗アモルファスＳｉ：Ｈ膜２
２２、Ｐ型アモルファスＳｉＣ：Ｈ膜２２３、ＩＴＯ膜
からなる透明電極２２４を有している。
【０００９】この装置においては、装置表面に入射した
光はＩＴＯ膜２２４を透過し高抵抗アモルファスＳｉ：
Ｈ膜２２２で光電変換される。ＩＴＯ膜２２４にはＰウ
ェル２１２に対して負電圧が印加されており、発生した
電子はＣｒ電極２１９とｎ+型多結晶シリコン膜２２０
とで構成される下部電極に流れこみ、蓄積ダイオード２
１３に蓄積される。蓄積された電子は所定の蓄積時間の
後に、電極２１６ａに正電圧パルスを印加することで垂
直ＣＣＤレジスタ（２１４）に転送され、次にこのＣＣ
Ｄレジスタ中を紙面に垂直方向に出力部に向けて転送さ
れる。
光はＩＴＯ膜２２４を透過し高抵抗アモルファスＳｉ：
Ｈ膜２２２で光電変換される。ＩＴＯ膜２２４にはＰウ
ェル２１２に対して負電圧が印加されており、発生した
電子はＣｒ電極２１９とｎ+型多結晶シリコン膜２２０
とで構成される下部電極に流れこみ、蓄積ダイオード２
１３に蓄積される。蓄積された電子は所定の蓄積時間の
後に、電極２１６ａに正電圧パルスを印加することで垂
直ＣＣＤレジスタ（２１４）に転送され、次にこのＣＣ
Ｄレジスタ中を紙面に垂直方向に出力部に向けて転送さ
れる。
【００１０】この第２の従来例では、光電変換を行なう
アモルファスＳｉ：Ｈ膜２２２は数μｍと厚く形成でき
るため、感度が高いという特徴がある。なお、ｉ型アモ
ルファスＳｉＣ：Ｈ膜２２１は下部電極からの正孔注入
を防止するべく設けられ、Ｐ型アモルファスＳｉＣ：Ｈ
膜２２３は上部電極２２４からの電子注入を阻止するた
めに設けられる。これは、ＳｉＣのバンドギャップがＳ
ｉの１．１ｅＶに比べ２．１ｅＶと広いことを利用して
いる。
アモルファスＳｉ：Ｈ膜２２２は数μｍと厚く形成でき
るため、感度が高いという特徴がある。なお、ｉ型アモ
ルファスＳｉＣ：Ｈ膜２２１は下部電極からの正孔注入
を防止するべく設けられ、Ｐ型アモルファスＳｉＣ：Ｈ
膜２２３は上部電極２２４からの電子注入を阻止するた
めに設けられる。これは、ＳｉＣのバンドギャップがＳ
ｉの１．１ｅＶに比べ２．１ｅＶと広いことを利用して
いる。
【００１１】また第２の従来例では、固体撮像装置に入
射する光は十分減衰した後に垂直ＣＣＤレジスタ（２１
４）に達するため、スミアの発生も少ないという特徴が
ある。しかしながら、構造が複雑で製造工程が多い上
に、光を遮断した暗状態で発生する電子が多く、Ｓ／Ｎ
が悪いという欠点があった。これに対して図８に示す従
来構造の固体撮像装置（第１の従来例）は、構造が比較
的簡単で製造工程も少なく暗状態で発生する電子も少な
くＳ／Ｎが良い特徴があることから、かかる構造で感度
を高める手法が望まれていた。
射する光は十分減衰した後に垂直ＣＣＤレジスタ（２１
４）に達するため、スミアの発生も少ないという特徴が
ある。しかしながら、構造が複雑で製造工程が多い上
に、光を遮断した暗状態で発生する電子が多く、Ｓ／Ｎ
が悪いという欠点があった。これに対して図８に示す従
来構造の固体撮像装置（第１の従来例）は、構造が比較
的簡単で製造工程も少なく暗状態で発生する電子も少な
くＳ／Ｎが良い特徴があることから、かかる構造で感度
を高める手法が望まれていた。
【００１２】本発明の目的は、第１の従来例より高感度
でスミアの発生が少なく第２の従来例より構造が簡単な
固体撮像装置を提供することにある。
でスミアの発生が少なく第２の従来例より構造が簡単な
固体撮像装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明の固体撮像装置
は、複数のフォトダイオードを列状に配置した光電変換
素子列及び前記各フォトダイオードと結合する垂直レジ
スタを含む固体撮像装置において、前記フォトダイオー
ドが、第１の材料でなる単結晶半導体基板の表面部の第
１導電型領域の表面部に形成された第２導電型領域と、
前記第２導電型領域より可視域における光吸収係数が大
きい第２の材料からなり前記第２導電型領域に積層され
た第２導電型単結晶半導体層とを有しているというもの
である。
は、複数のフォトダイオードを列状に配置した光電変換
素子列及び前記各フォトダイオードと結合する垂直レジ
スタを含む固体撮像装置において、前記フォトダイオー
ドが、第１の材料でなる単結晶半導体基板の表面部の第
１導電型領域の表面部に形成された第２導電型領域と、
前記第２導電型領域より可視域における光吸収係数が大
きい第２の材料からなり前記第２導電型領域に積層され
た第２導電型単結晶半導体層とを有しているというもの
である。
【００１４】ここで、第２導電型単結晶半導体層を単結
晶半導体基板の表面に対して凸状に設けることができ
る。
晶半導体基板の表面に対して凸状に設けることができ
る。
【００１５】又、第２導電型単結晶半導体層の凸部側面
に第１導電型拡散層を設けてもよい。
に第１導電型拡散層を設けてもよい。
【００１６】更に又、第２導電型単結晶半導体層の凸部
表面に第１導電型拡散層を形成してもよい。
表面に第１導電型拡散層を形成してもよい。
【００１７】以上において、第１の材料はＳｉ、第２の
材料はＧｅ、ＳｉX Ｇｅ1-X （０＜ｘ＜１）、ＧａＡ
ｓ、ＧａＰ、ＩｎＰ、ＢＰ又はＩｎ1-y Ｇａy ＡｓZ Ｐ
1-Z（０≦ｙ＜１，０≦ｚ＜１）のいずれかとすること
ができる。単結晶半導体層を相異なる第２の材料でなる
多層膜とすることもできる。又、第１の材料及び第２の
材料をいずれもＳｉとするときは、第２導電型単結晶半
導体層を前述のように凸状に設ける。
材料はＧｅ、ＳｉX Ｇｅ1-X （０＜ｘ＜１）、ＧａＡ
ｓ、ＧａＰ、ＩｎＰ、ＢＰ又はＩｎ1-y Ｇａy ＡｓZ Ｐ
1-Z（０≦ｙ＜１，０≦ｚ＜１）のいずれかとすること
ができる。単結晶半導体層を相異なる第２の材料でなる
多層膜とすることもできる。又、第１の材料及び第２の
材料をいずれもＳｉとするときは、第２導電型単結晶半
導体層を前述のように凸状に設ける。
【００１８】第２の材料として光吸収係数の大きいもの
を用いるかもしくは第２の材料を凸状にすることによっ
てフォトダイオードの光電変換効率が大きくなる。
を用いるかもしくは第２の材料を凸状にすることによっ
てフォトダイオードの光電変換効率が大きくなる。
【００１９】
【発明の実施の形態】図１（ａ）は本発明の第１の実施
の形態を示す平面図、図（ｂ）は図１（ａ）のＸ−Ｘ線
断面図である。
の形態を示す平面図、図（ｂ）は図１（ａ）のＸ−Ｘ線
断面図である。
【００２０】この実施の形態は、複数のフォトダイオー
ド（図７の１０１）を列状に配置した光電変換素子列及
び各フォトダイオード１０１と結合する垂直ＣＣＤレジ
スタ１０２を含む固体撮像装置において、フォトダイオ
ード１０１が、第１の材料（シリコン）でなる単結晶半
導体基板の表面部のＰ型領域２１の表面部に形成された
Ｎ型領域１２と、Ｎ型領域１２より可視域における光吸
収係数が大きな第２の材料からなりＮ型領域１２に積層
された単結晶半導体層７１とを有しているというもので
ある。第２の材料としては、Ｇｅ，Ｓｉx Ｇｅ1-x （０
＜ｘ＜１），ＧａＡｓ，ＧａＰ，Ｉｎ1-y Ｇａy Ａｓz
Ｐ1-z （０≦ｙ＜１，０≦ｘ＜１）などが挙げられる。
ド（図７の１０１）を列状に配置した光電変換素子列及
び各フォトダイオード１０１と結合する垂直ＣＣＤレジ
スタ１０２を含む固体撮像装置において、フォトダイオ
ード１０１が、第１の材料（シリコン）でなる単結晶半
導体基板の表面部のＰ型領域２１の表面部に形成された
Ｎ型領域１２と、Ｎ型領域１２より可視域における光吸
収係数が大きな第２の材料からなりＮ型領域１２に積層
された単結晶半導体層７１とを有しているというもので
ある。第２の材料としては、Ｇｅ，Ｓｉx Ｇｅ1-x （０
＜ｘ＜１），ＧａＡｓ，ＧａＰ，Ｉｎ1-y Ｇａy Ａｓz
Ｐ1-z （０≦ｙ＜１，０≦ｘ＜１）などが挙げられる。
【００２１】かかる材料はその性質として光の吸収係数
が大きいことから、シリコンに比べ吸収深さが１／２〜
１／４に浅くできる。従って、０．１μｍ〜０．５μｍ
程度の厚さに設けることで、固体撮像装置に入射する光
を効率良く捕捉できる。このため可視光の特に赤色や緑
色光に対する感度が向上できる。さらに、フォトダイオ
ードの上層であるＮ型単結晶半導体層７１で光が十分に
吸収されるため、フォトダイオードの下層であるシリコ
ン基板表面に設けられたＮ型領域１２を透過する光強度
が低減するため、スミアも抑圧されるという効果があ
る。
が大きいことから、シリコンに比べ吸収深さが１／２〜
１／４に浅くできる。従って、０．１μｍ〜０．５μｍ
程度の厚さに設けることで、固体撮像装置に入射する光
を効率良く捕捉できる。このため可視光の特に赤色や緑
色光に対する感度が向上できる。さらに、フォトダイオ
ードの上層であるＮ型単結晶半導体層７１で光が十分に
吸収されるため、フォトダイオードの下層であるシリコ
ン基板表面に設けられたＮ型領域１２を透過する光強度
が低減するため、スミアも抑圧されるという効果があ
る。
【００２２】Ｎ型単結晶半導体層７１は、単結晶半導体
基板の表面部の凹部に設けられ、かつＮ型単結晶半導体
層７１の表面は単結晶半導体基板の表面から突き出た凸
状をなしている。第２の材料の光吸収係数が第１の材料
（シリコン）より大きい場合は必ずしも凸状にしなくて
もよい。第２の材料をシリコンにしてもよいがその場合
は凸状にすれば、同様の効果を得ることができる。
基板の表面部の凹部に設けられ、かつＮ型単結晶半導体
層７１の表面は単結晶半導体基板の表面から突き出た凸
状をなしている。第２の材料の光吸収係数が第１の材料
（シリコン）より大きい場合は必ずしも凸状にしなくて
もよい。第２の材料をシリコンにしてもよいがその場合
は凸状にすれば、同様の効果を得ることができる。
【００２３】次に第１の実施の形態の製造方法について
説明する。
説明する。
【００２４】まず図２（ａ）に示すように、Ｎ型シリコ
ン基板１１の表面部にＰ型領域２１（Ｐウェル）を形成
し、次にフォトダイオードの下層であるＮ型領域１２、
およびＰ型領域２２，Ｎ型領域１３，分離のための高濃
度Ｐ型領域２３，Ｐ型領域２５をイオン打込み法など周
知の技術を用いて形成する。次に図２（ｂ）に示すよう
に、酸化シリコンなどのゲート絶縁膜３１を形成し、例
えば第１層目のポリシリコン膜でなる転送電極４２，第
２層目のポリシリコン膜４１でなる転送電極４１を形成
する。転送電極４２と４１とは酸化シリコン膜などで絶
縁されているものとする。次に、イオン注入法を用いて
Ｐ型領域２４を形成する。
ン基板１１の表面部にＰ型領域２１（Ｐウェル）を形成
し、次にフォトダイオードの下層であるＮ型領域１２、
およびＰ型領域２２，Ｎ型領域１３，分離のための高濃
度Ｐ型領域２３，Ｐ型領域２５をイオン打込み法など周
知の技術を用いて形成する。次に図２（ｂ）に示すよう
に、酸化シリコンなどのゲート絶縁膜３１を形成し、例
えば第１層目のポリシリコン膜でなる転送電極４２，第
２層目のポリシリコン膜４１でなる転送電極４１を形成
する。転送電極４２と４１とは酸化シリコン膜などで絶
縁されているものとする。次に、イオン注入法を用いて
Ｐ型領域２４を形成する。
【００２５】次に例えば熱酸化法により図２（ｃ）に示
すように、転送電極４１，４２の表面に層間絶縁膜３２
を設け、続いてタングステンなどの高融点金属膜５０を
形成し、化学的気相成長法などにより酸化シリコンなど
の絶縁膜３３を形成する。次に、フォトリソグラフィー
法により、絶縁膜３３，高融点金属膜５０，層間絶縁膜
３２，ゲート絶縁膜３１をエッチングして、図２（ｄ）
に示すように開口５２を形成する。高融点金属膜５０は
遮光膜５１となる。次に、図３（ａ）に示すように、全
面に酸化シリコン膜などの絶縁膜３４を堆積し、異方性
エッチングを行なうことにより、図３（ｂ）に示すよう
に開口５２の側面にスペーサ３４ａを形成する。次に、
露出したＰ型領域２４をエッチングしてＮ型領域１２を
露出させることにより、図３（ｃ）に示すよう、凹部８
０を形成する。次にこの凹部８０に、図３（ｄ）に示す
ように、Ｎ型単結晶半導体層７１を形成する。次に、図
１に示すように絶縁膜３５を形成する。
すように、転送電極４１，４２の表面に層間絶縁膜３２
を設け、続いてタングステンなどの高融点金属膜５０を
形成し、化学的気相成長法などにより酸化シリコンなど
の絶縁膜３３を形成する。次に、フォトリソグラフィー
法により、絶縁膜３３，高融点金属膜５０，層間絶縁膜
３２，ゲート絶縁膜３１をエッチングして、図２（ｄ）
に示すように開口５２を形成する。高融点金属膜５０は
遮光膜５１となる。次に、図３（ａ）に示すように、全
面に酸化シリコン膜などの絶縁膜３４を堆積し、異方性
エッチングを行なうことにより、図３（ｂ）に示すよう
に開口５２の側面にスペーサ３４ａを形成する。次に、
露出したＰ型領域２４をエッチングしてＮ型領域１２を
露出させることにより、図３（ｃ）に示すよう、凹部８
０を形成する。次にこの凹部８０に、図３（ｄ）に示す
ように、Ｎ型単結晶半導体層７１を形成する。次に、図
１に示すように絶縁膜３５を形成する。
【００２６】Ｎ型単結晶半導体層７１として、ＧｅやＳ
ｉ X Ｇｅ 1-X （例えばｘ＝０．８）を成長させるには、
ＧｅＨ4 やＳｉＨ4 −ＧｅＨ4 混合ガスを用いて８００
℃程度の温度でエピタキシャル成長させる。
ｉ X Ｇｅ 1-X （例えばｘ＝０．８）を成長させるには、
ＧｅＨ4 やＳｉＨ4 −ＧｅＨ4 混合ガスを用いて８００
℃程度の温度でエピタキシャル成長させる。
【００２７】ＧａＡｓを結晶成長する場合には、７００
℃程度の温度でＧａＣｌ5 とＡｓＨ3 のガスを用いるこ
とで気相エピタキシャル成長法によりシリコン上に結晶
成長できる。
℃程度の温度でＧａＣｌ5 とＡｓＨ3 のガスを用いるこ
とで気相エピタキシャル成長法によりシリコン上に結晶
成長できる。
【００２８】なお、シリコン上にＧｅやＧａＡｓなどを
結晶成長する場合、格子定数がマッチングしないと単結
晶が得られない。
結晶成長する場合、格子定数がマッチングしないと単結
晶が得られない。
【００２９】Ｓｉの格子定数０．５４３ｎｍに対し、例
えばＧｅは０．５６５ｎｍ、ＧａＡｓは０．５６５ｎｍ
と近い値であり、０．１μｍ程度の厚さであれば単結晶
層の形成が可能である。これより厚い単結晶層を形成す
るには、例えばＧｅ層を０．１μｍ程度形成した後にＳ
ｉ層を０．１μｍ程度形成し、再びＧｅ層を形成するこ
とを繰り返し行うことで、ＧｅとＳｉの積層構造の単結
晶半導体膜とすることで厚い単結晶半導体層を形成でき
る。
えばＧｅは０．５６５ｎｍ、ＧａＡｓは０．５６５ｎｍ
と近い値であり、０．１μｍ程度の厚さであれば単結晶
層の形成が可能である。これより厚い単結晶層を形成す
るには、例えばＧｅ層を０．１μｍ程度形成した後にＳ
ｉ層を０．１μｍ程度形成し、再びＧｅ層を形成するこ
とを繰り返し行うことで、ＧｅとＳｉの積層構造の単結
晶半導体膜とすることで厚い単結晶半導体層を形成でき
る。
【００３０】単結晶半導体層としてＧａＡｓを用いる場
合には、ＳｉとＧａＡｓとの積層構造膜としても良い
が、ＧａＡｓ層上にＧａＰなどの他の材料からなる結晶
膜をエピタキシャル成長させた積層構造膜とすることも
でき、その選択は自由である。なお、ＧｅとＧａＡｓの
如き材料を積層した膜では、接合部でバンドの不連続が
発生するため、材料の組合せを考慮する必要がある。Ｓ
ｉとＧａＡｓの組合せの場合には電子に対してはバンド
の不連続は発生せず、好ましい組合せである。
合には、ＳｉとＧａＡｓとの積層構造膜としても良い
が、ＧａＡｓ層上にＧａＰなどの他の材料からなる結晶
膜をエピタキシャル成長させた積層構造膜とすることも
でき、その選択は自由である。なお、ＧｅとＧａＡｓの
如き材料を積層した膜では、接合部でバンドの不連続が
発生するため、材料の組合せを考慮する必要がある。Ｓ
ｉとＧａＡｓの組合せの場合には電子に対してはバンド
の不連続は発生せず、好ましい組合せである。
【００３１】図４は本発明の第２の実施の形態の単位画
素部を示す断面図である。図に於て、図１と同記号は同
じ機能を有するものであり、３６はボロンを高濃度に含
む酸化シリコン膜（ＢＳＧ膜）、３７は酸化シリコンな
どの絶縁膜、７２はＰ型拡散層、９１はＩＴＯなどの透
明電極である。本実施の形態では、Ｎ型単結晶半導体層
７１の側壁部で絶縁膜（３６）と接する部分がＰ型に形
成されており、これにより結晶と絶縁膜との界面で発生
する電流（暗電流）を約１桁低減できる。またＮ型単結
晶半導体層７１の上部には絶縁膜３７を介して透明電極
９１が設けられており、Ｐ型領域２１に対して透明電極
に負電圧を加えＮ型単結晶半導体層７１の表面に正孔が
発生する状態に設定することで、Ｎ型単結晶半導体層７
１と絶縁膜３７との界面より発生する電流を低減でき
る。
素部を示す断面図である。図に於て、図１と同記号は同
じ機能を有するものであり、３６はボロンを高濃度に含
む酸化シリコン膜（ＢＳＧ膜）、３７は酸化シリコンな
どの絶縁膜、７２はＰ型拡散層、９１はＩＴＯなどの透
明電極である。本実施の形態では、Ｎ型単結晶半導体層
７１の側壁部で絶縁膜（３６）と接する部分がＰ型に形
成されており、これにより結晶と絶縁膜との界面で発生
する電流（暗電流）を約１桁低減できる。またＮ型単結
晶半導体層７１の上部には絶縁膜３７を介して透明電極
９１が設けられており、Ｐ型領域２１に対して透明電極
に負電圧を加えＮ型単結晶半導体層７１の表面に正孔が
発生する状態に設定することで、Ｎ型単結晶半導体層７
１と絶縁膜３７との界面より発生する電流を低減でき
る。
【００３２】Ｎ型単結晶半導体層７１の側壁部をＰ型化
する方法としては、例えば図３（ｂ）に示すように、ス
ペーサ３４ａを形成した後ＢＳＧ膜を全面に設け、続い
てこれを異方性ドライエッチングを行うことで開口部側
壁にＢＳＧ膜３６を残せばよい。この後に、開孔部の高
濃度Ｐ型不純物層２４が除去され、図３（ｃ）と類似の
構造が形成される。次に、Ｎ型単結晶半導体層７１がエ
ピタキシャル成長され、この後に熱処理を行なうことで
ＢＳＧ膜に含まれるボロンがＮ型単結晶半導体層７１に
固相拡散し、Ｐ型拡散層７２が形成される。
する方法としては、例えば図３（ｂ）に示すように、ス
ペーサ３４ａを形成した後ＢＳＧ膜を全面に設け、続い
てこれを異方性ドライエッチングを行うことで開口部側
壁にＢＳＧ膜３６を残せばよい。この後に、開孔部の高
濃度Ｐ型不純物層２４が除去され、図３（ｃ）と類似の
構造が形成される。次に、Ｎ型単結晶半導体層７１がエ
ピタキシャル成長され、この後に熱処理を行なうことで
ＢＳＧ膜に含まれるボロンがＮ型単結晶半導体層７１に
固相拡散し、Ｐ型拡散層７２が形成される。
【００３３】図５は本発明の第３の実施の形態の単位画
素部の断面構造を示す。図に於て、図１と同記号は同じ
機能を有するものを示す。本実施の形態に於ては、Ｎ型
単結晶半導体層７１の側壁部に加えて上部にもＰ型拡散
層７３が形成される。従って、Ｎ型単結晶半導体層の絶
縁膜と接する部分は側壁・上部ともすべてＰ型となって
おり、結晶と絶縁膜との界面より発生する電流を低減で
きる。かかる構造は、図４における絶縁膜３７としてＢ
ＳＧ膜３８を用いることで形成できる。本構造では、第
２の実施の形態で用いた透明電極９１と負電圧の印加が
不要となる利点がある。
素部の断面構造を示す。図に於て、図１と同記号は同じ
機能を有するものを示す。本実施の形態に於ては、Ｎ型
単結晶半導体層７１の側壁部に加えて上部にもＰ型拡散
層７３が形成される。従って、Ｎ型単結晶半導体層の絶
縁膜と接する部分は側壁・上部ともすべてＰ型となって
おり、結晶と絶縁膜との界面より発生する電流を低減で
きる。かかる構造は、図４における絶縁膜３７としてＢ
ＳＧ膜３８を用いることで形成できる。本構造では、第
２の実施の形態で用いた透明電極９１と負電圧の印加が
不要となる利点がある。
【００３４】図６は本発明の第４の実施の形態の単位画
素部の断面構造を示す。図に於て、図１と同記号は同じ
機能を有するものを示し、４１ｂはＷやＭｏやＴｉなど
の金属とシリコンとの化合物（シリサイド）よりなる電
極である。
素部の断面構造を示す。図に於て、図１と同記号は同じ
機能を有するものを示し、４１ｂはＷやＭｏやＴｉなど
の金属とシリコンとの化合物（シリサイド）よりなる電
極である。
【００３５】本実施の形態では、転送電極（図１の４
１，４２）がポリシリコン膜４１ａとシリサイド膜４１
ｂの積層膜より構成され、シリサイド電極は図１におけ
る遮光膜５１の機能を兼ねることで装置の構造を単純化
できる利点を持つ。この場合、図１の場合のように転送
電極４１が４２と部分的にオーバラップする構造をとる
必要はなく、同一層次の積層膜パターンを０．２μｍ程
度の間隔で分離して配置するようにしてもよい。これは
微細加工技術で可能である。その場合、積層膜ではなく
てタングステン膜のみで転送電極を形成することもでき
る。また、分離用の高濃度Ｐ型領域２３は、前述の間隔
部以外の部分でタングステン膜に完全に覆われるような
パターンに設計すればよい。
１，４２）がポリシリコン膜４１ａとシリサイド膜４１
ｂの積層膜より構成され、シリサイド電極は図１におけ
る遮光膜５１の機能を兼ねることで装置の構造を単純化
できる利点を持つ。この場合、図１の場合のように転送
電極４１が４２と部分的にオーバラップする構造をとる
必要はなく、同一層次の積層膜パターンを０．２μｍ程
度の間隔で分離して配置するようにしてもよい。これは
微細加工技術で可能である。その場合、積層膜ではなく
てタングステン膜のみで転送電極を形成することもでき
る。また、分離用の高濃度Ｐ型領域２３は、前述の間隔
部以外の部分でタングステン膜に完全に覆われるような
パターンに設計すればよい。
【００３６】
【発明の効果】以上説明したように本発明の固体撮像装
置は、単結晶半導体基板の表面部に可視域における光吸
収係数が単結晶半導体基板よりも大きい第２導電型単結
晶半導体層を選択成長してフォトダイオードを構成する
ことにより、可視光の特に赤色や緑色光に対する感度が
向上できる。さらに、光電変換部の上層の第２導電型単
結晶半導体層で光が十分に吸収されるため、下層にある
第１導電型領域に入射する光の強度が低下するため、ス
ミアも抑圧されるという効果もある。また絶縁膜に接す
る単結晶半導体層の表面を第１導電型拡散層を設けるこ
とで、暗時の発生電流を図８に示した従来構造装置と同
等に少なくでき、高いＳ／Ｎ値を得ることができる。
置は、単結晶半導体基板の表面部に可視域における光吸
収係数が単結晶半導体基板よりも大きい第２導電型単結
晶半導体層を選択成長してフォトダイオードを構成する
ことにより、可視光の特に赤色や緑色光に対する感度が
向上できる。さらに、光電変換部の上層の第２導電型単
結晶半導体層で光が十分に吸収されるため、下層にある
第１導電型領域に入射する光の強度が低下するため、ス
ミアも抑圧されるという効果もある。また絶縁膜に接す
る単結晶半導体層の表面を第１導電型拡散層を設けるこ
とで、暗時の発生電流を図８に示した従来構造装置と同
等に少なくでき、高いＳ／Ｎ値を得ることができる。
【図１】本発明の第１の実施の形態の画素部を示す平面
図（図１（ａ））及び図１（ａ）のＸ−Ｘ線断面図であ
る。
図（図１（ａ））及び図１（ａ）のＸ−Ｘ線断面図であ
る。
【図２】第１の実施の形態の製造方法について説明する
ための（ａ）〜（ｄ）に分図して示す工程順断面図であ
る。
ための（ａ）〜（ｄ）に分図して示す工程順断面図であ
る。
【図３】図２に続いて（ａ）〜（ｄ）に分図して示す工
程順断面図である。
程順断面図である。
【図４】本発明の第２の実施の形態の画素部を示す断面
図である。
図である。
【図５】本発明の第３の実施の形態の画素部を示す断面
図である。
図である。
【図６】本発明の第４の実施の形態の画素部を示す断面
図である。
図である。
【図７】固体撮像装置の全体構造を説明するための平面
図である。
図である。
【図８】第１の従来例の画素部を示す平面図（図８
（ａ））及び図８（ａ）のＸ−Ｘ線断面図（図８
（ｂ））である。
（ａ））及び図８（ａ）のＸ−Ｘ線断面図（図８
（ｂ））である。
【図９】第２の従来例の画画素部を示す断面図である。
１１ Ｎ型半導体基板 ２１，２２，２３，２４，２５ Ｐ型領域 ３１，３２，３３，３４，３５，３６，３７，３８
絶縁膜 ３４ａ スペーサ ４１，４２ 転送電極 ４１ａ ポリシリコン膜 ４１ｂ シリサイド膜 ５１ 遮光膜 ５２ 遮光膜の開口部 ６１，６２ 光路 ７１ Ｎ型単結晶半導体層 ７２，７３ Ｐ型拡散層 ８０ 凹部 １０１ フォトダイオード １０２ 垂直ＣＣＤレジスタ １０３ 水平ＣＣＤレジスタ １０４ 電荷検出部 １０５ 増幅器 ２１１ Ｐ+ 型シリコン基板 ２１２ Ｐウェル ２１３ Ｎ+ 型領域 ２１４ Ｎ+ 型領域 ２１５ Ｐ+ 型領域 ２１６ａ，２１６ｂ 転送電極 ２１７ Ｎ+ 型多結晶シリコン電極 ２１８ 絶縁膜 ２１９ Ｃｒ電極 ２２０ Ｎ+ 型多結晶シリコン電極 ２２１ ｉ型アモルファスＳｉＣ：Ｈ膜 ２２２ 高抵抗アモルファスＳｉ：Ｈ膜 ２２３ 透明電極
絶縁膜 ３４ａ スペーサ ４１，４２ 転送電極 ４１ａ ポリシリコン膜 ４１ｂ シリサイド膜 ５１ 遮光膜 ５２ 遮光膜の開口部 ６１，６２ 光路 ７１ Ｎ型単結晶半導体層 ７２，７３ Ｐ型拡散層 ８０ 凹部 １０１ フォトダイオード １０２ 垂直ＣＣＤレジスタ １０３ 水平ＣＣＤレジスタ １０４ 電荷検出部 １０５ 増幅器 ２１１ Ｐ+ 型シリコン基板 ２１２ Ｐウェル ２１３ Ｎ+ 型領域 ２１４ Ｎ+ 型領域 ２１５ Ｐ+ 型領域 ２１６ａ，２１６ｂ 転送電極 ２１７ Ｎ+ 型多結晶シリコン電極 ２１８ 絶縁膜 ２１９ Ｃｒ電極 ２２０ Ｎ+ 型多結晶シリコン電極 ２２１ ｉ型アモルファスＳｉＣ：Ｈ膜 ２２２ 高抵抗アモルファスＳｉ：Ｈ膜 ２２３ 透明電極
フロントページの続き (56)参考文献 特開 昭58−12481（ＪＰ，Ａ) 特開 平２−140976（ＪＰ，Ａ) 特開 平３−25975（ＪＰ，Ａ) 特開 平４−113674（ＪＰ，Ａ) 特開 平５−347399（ＪＰ，Ａ) 特開 平９−172155（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/14 - 27/148 H01L 29/762 - 29/768 H04N 5/335
Claims (6)
- 【請求項１】 複数のフォトダイオードを列状に配置し
た光電変換素子列及び前記各フォトダイオードと結合す
る垂直レジスタを含む固体撮像装置において、前記フォ
トダイオードが、第１の材料でなる単結晶半導体基板の
表面部の第１導電型領域の表面部に形成された第２導電
型領域と、前記第２導電型領域より可視域における光吸
収係数が大きい第２の材料からなり前記第２導電型領域
に積層された第２導電型単結晶半導体層とを有している
ことを特徴とする固体撮像装置。 - 【請求項２】 第２導電型単結晶半導体層が単結晶半導
体基板の表面に対して凸状に設けられている請求項１記
載の固体撮像装置。 - 【請求項３】 第２導電型単結晶半導体層の凸部側面に
第１導電型拡散層が設けられている請求項１又は２記載
の固体撮像装置。 - 【請求項４】 第２導電型単結晶半導体層の凸部表面に
第１導電型拡散層が形成される請求項３記載の固体撮像
装置。 - 【請求項５】 第１の材料がＳｉ、第２の材料がＧｅ、
ＳｉX Ｇｅ1-X（０＜ｘ＜１）、ＧａＡｓ、ＧａＰ、Ｉ
ｎＰ、ＢＰ又はＩｎ1-y Ｇａy ＡｓZ Ｐ1-Z（０≦ｙ＜
１，０≦ｚ＜１）のいずれかである請求項１乃至４記載
の固体撮像装置。 - 【請求項６】 単結晶半導体層が相異なる第２の材料で
なる多層膜である請求項１乃至５記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8014069A JP2959460B2 (ja) | 1996-01-30 | 1996-01-30 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8014069A JP2959460B2 (ja) | 1996-01-30 | 1996-01-30 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213923A JPH09213923A (ja) | 1997-08-15 |
| JP2959460B2 true JP2959460B2 (ja) | 1999-10-06 |
Family
ID=11850823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8014069A Expired - Fee Related JP2959460B2 (ja) | 1996-01-30 | 1996-01-30 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959460B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790208B1 (ko) * | 2001-06-28 | 2008-01-02 | 매그나칩 반도체 유한회사 | 이미지센서 제조 방법 |
| KR100694470B1 (ko) * | 2005-07-11 | 2007-03-12 | 매그나칩 반도체 유한회사 | 이미지 센서 제조 방법 |
| KR100657143B1 (ko) * | 2005-07-11 | 2006-12-13 | 매그나칩 반도체 유한회사 | 이미지 센서 및 그 제조 방법 |
| JP5400280B2 (ja) * | 2007-06-07 | 2014-01-29 | パナソニック株式会社 | 固体撮像装置 |
| JP5428479B2 (ja) * | 2009-04-13 | 2014-02-26 | ソニー株式会社 | 固体撮像装置の製造方法、固体撮像装置、および電子機器 |
| JP5509962B2 (ja) * | 2010-03-19 | 2014-06-04 | ソニー株式会社 | 固体撮像装置、および、その製造方法、電子機器 |
| WO2015087611A1 (ja) * | 2013-12-13 | 2015-06-18 | ソニー株式会社 | 撮像素子及び撮像装置 |
| DE112017006908T5 (de) * | 2017-01-24 | 2019-10-02 | Sony Semiconductor Solutions Corporation | Lichtempfangselement, verfahren zum produzieren eines lichtempfangselements, bildgebungselement und elektronische vorrichtung |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812481A (ja) * | 1981-07-15 | 1983-01-24 | Toshiba Corp | 固体撮像素子 |
-
1996
- 1996-01-30 JP JP8014069A patent/JP2959460B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09213923A (ja) | 1997-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6649951B2 (en) | Light-receiving element and photoelectric conversion device | |
| US8466499B2 (en) | Solid-state image pickup device | |
| JP4742057B2 (ja) | 裏面照射型固体撮像素子 | |
| JP2004193547A (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| JPH07115184A (ja) | 積層型固体撮像装置及びその製造方法 | |
| US11205668B2 (en) | Light receiving device, method of manufacturing light receiving device, imaging device, and electronic apparatus | |
| US4665422A (en) | Solid state image sensing device | |
| US8665363B2 (en) | Solid-state image device, method for producing the same, and image pickup apparatus | |
| JP5962155B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 | |
| JP2959460B2 (ja) | 固体撮像装置 | |
| JPH05267695A (ja) | 赤外線撮像装置 | |
| JPH11274461A (ja) | 固体撮像装置とその製造方法 | |
| JPH0513748A (ja) | 固体撮像素子 | |
| JPH06151808A (ja) | 電荷転送装置および固体撮像素子 | |
| KR101002122B1 (ko) | 이미지센서 및 그 제조방법 | |
| TWI416716B (zh) | 固態影像裝置，其製造方法，及攝像設備 | |
| JP3695748B2 (ja) | 固体撮像装置並びにその製造方法および駆動方法 | |
| JPH0828493B2 (ja) | 光検知器 | |
| JPH0430192B2 (ja) | ||
| JP4247235B2 (ja) | 固体撮像装置およびその駆動方法 | |
| CN114078889A (zh) | 全局快门cmos图像传感器及其制造方法 | |
| KR100326267B1 (ko) | 큰정전용량의포토다이오드를갖는이미지센서및그제조방법 | |
| JP2795241B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPS61187267A (ja) | 固体撮像装置 | |
| Chikamura et al. | A high-sensitivity solid-state image sensor using a thin-film ZnSe-Zn 1-x Cd x Te heterojunction photosensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990629 |
|
| LAPS | Cancellation because of no payment of annual fees |