JP2938075B2 - テストパターン発生装置 - Google Patents
テストパターン発生装置Info
- Publication number
- JP2938075B2 JP2938075B2 JP32766187A JP32766187A JP2938075B2 JP 2938075 B2 JP2938075 B2 JP 2938075B2 JP 32766187 A JP32766187 A JP 32766187A JP 32766187 A JP32766187 A JP 32766187A JP 2938075 B2 JP2938075 B2 JP 2938075B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- predetermined
- signal
- printing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimiles In General (AREA)
- Fax Reproducing Arrangements (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Dot-Matrix Printers And Others (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は液晶シャッタープリンター、LEDアレープリ
ンター等の書込みドットが主走査方向に多数配列された
プリンターのテストパターン発生装置に関する。 〔従来技術及びその問題点〕 液晶シャッタープリンターあるいはLEDアレープリン
ターは、感光体の主走査方向に対峙して多数の光書込み
ドットが配列されている。これらのプリンターでは液晶
シャッターヘッドあるいはLEDアレーヘッドの機能チェ
ックのためのテスト印字機能を有している。テスト印字
機能とはROM等にテスト印字パターンを記憶させ、ホス
トコンピュータからの印字信号のかわりにROM等に記憶
させたテスト印字パターンを読み出し、液晶シャッター
の開閉あるいはLEDアレーのオン・オフを行なうもので
ある。 第11図（Ａ）〜（Ｃ）は従来の代表的なテスト印字パ
ターンであり、（Ａ）はベタ黒印字、（Ｂ）は白印字、
（Ｃ）は縦線模様である。なおＤは用紙Ｐの進行方向
（副走査方向）を示す。まず正現像を用いた場合につい
て説明すると同図（Ａ）の場合LEDアレーヘッドでは全L
ED素子をオフとするので断線素子を検出することはでき
ない。また液晶ヘッドの場合閉駆動を行なうが、常開型
液晶であればパターン断線のマイクロシャッターには閉
駆動波形が印加されずシャッターは開となり不良ドット
ラインＷが現れるが、常閉型液晶ではパターン断線等の
不良ドットは発見できない。 次に同図（Ｂ）の場合LEDアレーヘッドでは全LED素子
をオンするので断線素子があった場合不良ドットライン
Ｂとして検出されるが、LED素子は正常でもLED素子への
配線パターンが短絡しているような不具合を検出するこ
とはできない。また常閉型液晶ヘッドの場合は開駆動を
行なってもパターン断線のマイクロシャッターは開とな
らないため不良ドットラインＢとして検出されるが、常
開型液晶ヘッドの場合はパターン断線のマイクロシャッ
ターは開駆動を受けなくても開となるのでパターン断線
等の不具合は発見できない。 また同図（Ｃ）の場合は印字ブレ等の画像評価に有効
であるが、縦線模様Ｌの部分に不良ドットがある場合は
同図（Ａ）の場合と同様な不具合が生じ、自地部Ｇの部
分に不良ドットがある場合は同図（Ｂ）の場合と同様な
不具合が生じる。 次に反転現象を用いた場合について説明すると、同図
（Ａ）の場合LEDヘッドの場合は発光素子をオンとしま
た液晶ヘッドの場合は開駆動を行なうので、LEDヘッド
あるいは常開型の液晶ヘッドの不具合は発見できるが常
開型の液晶ヘッドの不具合は発見できない。 また同図（Ｂ）の場合LEDヘッドでは全LEDをオフし、
液晶ヘッドの場合は閉駆動を行なうので、常開型の液晶
ヘッドの不具合は発見できるが、常閉型の液晶ヘッドあ
るいはLEDヘッドの不具合は発見できない。 さらに同図（Ｃ）の場合縦線模様Ｌの部分に不良ドッ
トがある場合は同図（Ａ）の場合と同様な不具合が生
じ、自地部Ｇの部分に不良ドットがある場合は同図
（Ｂ）の場合と同様の不具合が生じる。 〔発明の目的〕 本発明は、上記従来の欠点に鑑み、主走査方向に多数
の書込みドットを有するプリンターの不良ドットを確実
に発見できるテストパターン発生装置を提供することを
目的とする。 〔発明の要点〕 本発明は、上記目的を達成するために、主走査方向に
多数の書込みドットを有するプリンターのテストパター
ン発生装置において、所定周期で発生するクロック信号
を計数する計数手段と、該計数手段の出力値と副走査方
向の所定ラインを印字する毎に異なる所定データを出力
する出力手段の出力とを入力し前記出力値と該所定デー
タを比較する比較手段と、該比較手段による前記出力値
と前記所定データの一致検出に基づき前記書込みドット
に所定信号を与える印字信号発生手段と、主走査方向の
所定ラインの印字終了毎に前記出力手段に計数信号を送
出し、前記出力手段から出力される前記所定データを、
直前の前記所定ラインの印字のために出力されたデータ
に所定値を加算した出力信号に変更する印字位置変更手
段とを有し、前記出力手段からの出力信号により主走査
方向に所定ドット間隔でテスト印字を行い、前記出力手
段からの前記所定値を加算した出力信号により主走査方
向に前記出力信号によるテスト印字とは異なる位置にテ
スト印字を行なう動作を順次繰り返し行うことを特徴と
する。 〔発明の実施例〕 以下、本発明の実施例について図面を参照しながら詳
述する。 第８図は、本発明が適要できる液晶プリンターの実施
例である。第８図において、矢印方向に回転する感光体
１の周辺には帯電器２、液晶ヘッド３、現像器４、転写
器５、クリーナ６などの電子写真プロセス装置が配置さ
れている。感光体１の表面は、帯電器２により一様に帯
電され、液晶ヘッド３による光書込みにより静電潜像が
形成される。静電潜像は、現像器４によりトナー像とな
り、トナー像は、転写器５によりカセット７から給送さ
れた用紙Ｐに転写され、定着ロール８により定着され
る。一方、転写器５で転写されなかった残存トナーは、
クリーナ６により清掃され、再度の帯電工程に備える。 転写紙Ｐは、液晶ヘッド３による光書込み動作に先立
って、カセット７から給送される。まず、フィードロー
ラ９が回転し、カセット７から用紙Ｐをスリップローラ
10に向けて給送する。スリップローラ10により更に送ら
れた用紙は、待機スイッチ11をオンし、停止している待
機ロール12に当接して停止する。この時、スリップロー
ル10の搬送力は、極めて弱いので常時回転であっても停
止した用紙に悪影響を与えることは無い。待機ロール12
は、感光体１上のトナー像とタイミングを合せて回転
し、用紙Ｐを再給送させる。 次に、液晶ヘッド３について更に説明すると、液晶ヘ
ッド３は、蛍光灯あるいはキセノングローランプ等より
なる光源3a、液晶光シャッタ3b、結像レンズ3cを主たる
構成とし、光源3aからの光をホストコンピュータから送
出される印字データによって開閉される液晶光シャッタ
3bにより変調し、液晶光シャッタ3b面を結像レンズ3cに
より感光体１の表面上に結像し、光書込みを行う。さら
に液晶光シャッタ3bにはヒーター3dと、液晶光シャッタ
3bの温度を検知する温度検知素子3eが設けられ温度検知
素子3eの出力に基づきヒーター3dを通電制御することに
より液晶光シャッタ3bの温度を常に一定に制御してい
る。 液晶光シャッタ3bは第９図に示すようにコモンガラス
3fとセグメントガラス3gとで構成され両ガラス間に液晶
剤が封入されている。コモンガラス3fの下面には２本の
共通電極が設けられ、セグメントガラス3gの上面に多数
設けられたセグメント電極3hとの交差部にマイクロシャ
ッタ3iが形成される。 次に第10図により液晶光シャッタ3bの駆動回路につい
て説明する。同図（Ａ）は駆動回路ブロック図であり、
ホストコンピュータからの印字データあるいは後述する
テスト印字パターン発生回路からの印字データはデータ
端子13に入力される。14はシリアルインパラレルアウト
のシフトレジスターでありクロック端子15に入力するク
ロック信号▲▼に同期して印字データを取り込
む。シフトレジスター14は160段で構成されオーバーフ
ローした印字データはカスケード端子16から次段の駆動
回路のデータ端子へ入力される。シフトレジスター14に
１ライン分の印字データの入力が完了すると印字データ
はシフトクロック端子17に入力するシフトクロック▲
▼によりデータラッチ18に移され、シフトレジスタ
ー14は次の１ラインのデータ受信の準備状態となる。こ
こでマイクロシャッタ3iは０で示す第１列とＥで示す第
２例の千鳥状に配列され第１列と第２列は2.5ピッチの
間隔を有している。従って感光体上で一列に印字させる
ためにはデータラッチ18から出力される印字データのう
ち偶数データ（Q2,Q4,…Q160）は奇数データ（Q1,Q3,…
Q179）に対してシフトクロック▲▼の２パル４ス
分遅延させる必要がある。19は前記偶数データを遅延さ
せるためのデータ遅延部でありラッチ２段で構成されデ
ータラッチ18のデータと同様のシフトクロック▲
▼によりシフトされる。マイクロシャッタ3iは２時分割
駆動を行なうためデータラッチ18の出力データQ1とQ2,Q
3とQ4…Q159とQ160を一組としてセグメント電極3hに与
える。20はこれらのデータを混合するためのデータ混合
部でありデータラッチ18の奇数データとデータ遅延部19
からの出力を一組としてデータを混合する。すなわち入
力A1とB1を一組として出力W1よりドライバー21へ出力す
る。同図（Ｂ）はデータ混合部の一組を示すものであり
以下のような動作を行なう。データセレクト端子22に入
力するデータセレクト信号DSELは１書込周期の前半がH,
後半がＬであり、前半において奇数データＡを選択し、
後半において偶数データＢを選択する。ここでＡあるい
はＢのデータはＨでマイクロシャッタ3iを開、Ｌでマイ
クロシャッタ3iを閉にする信号と決められている。 また駆動信号端子A23にはマイクロシャッタ3iを開に
するための開波形PT1が入力し、駆動信号端子B24にはマ
イクロシャッタ3iを閉にするための閉波形PT2が入力し
ている。これにより例えば１書込周期の前半にＡがＨで
あればＷに開波形PT1が出力され、後半にＢがＬであれ
ばＷに閉波形PT2が出力される。データ混合部20の出力
は信号レベルの電圧（約5V）であるためドライバー21に
より電圧端子25に入力する駆動電圧Ｖのレベル（約20
V）に電圧変換され、セグメント電極3hに印加される。 次に本発明におけるテスト印字パターンの発生動作に
ついて第１図乃至第３図を用いて説明する。第１図は本
発明のテスト印字パターンの発生回路、第２図は動作タ
イムチャート、第３図はテスト印字パターンのドット構
成図である。まず第１図において装置の電源をオンにす
るとリセット端子26のリセット信号RESが一瞬Ｈとなっ
てORゲート35を通じて４ビットバイナリカウンタ27,28
をリセットする。プリンターが待機状態のときは垂直同
期入力信号▲▼はＨであるめ４ビットバイナ
リカウンタ29はリセット状態にあり、また、ドットカウ
ントイネーブル信号▲▼もＨであるため４
ビットバイナリカウンタ30もリセット状態である。プリ
ンタがテスト印字モードになると垂直同期入力信号▲
▼、次にドットカウントイネーブル信号▲
▼ともＬになりクロック信号▲▼が入力
可能となる。ここで垂直同期入力信号▲▼は
１ページ分のテスト印字が終了するまでＬでありクロッ
ク信号▲▼は第10図のクロック端子A15に入力す
るクロック信号▲▼と同一のものである。４ビッ
トコンパレータ31は４ビットバイナリカウンタ29と30の
出力が、一致（A1＝B1,A2＝B2,A3＝B3,A4＝B4）したと
きのみDATAを出力するものであり、まずドットカウント
イネーブル信号▲▼がＬになったときにDT
A出力を行なう。このDATAは第10図に示すデェータ端子1
3に出力される。４ビットバイナリカウンタ30は▲
▼の16クロック毎に出力がゼロとなり第１ライン目で
は第１ドットに対しDATAが出力され、以後▲▼の
16クロック毎に４ビットコンパレータ31からDATAがなさ
れる。A4サイズの場合主走査１ラインに相当する2340ク
ロックが出力されたタイミングでドットカウントイネー
ブル信号▲▼がＨとなり、この動作を128
ライン繰り返す。なおDATAはインパータ33C,ANDゲート3
3dにより▲▼が、Ｌのときのみ出力され
る。一方１ライン終了毎にドットカウントイネーブル信
号▲▼によりインバータ33eを介して４ビ
ットバイナリカウンタ27が歩進され、128ライン毎に４
ビットバイナリカウンタ28のＤよりNANDゲート33a、33b
で構成されるフリップフロップへ出力が出され、４ビッ
トバイナリカウンタ29の▲▼へクロック信号が入力
し、４ビットバインリカウンタ29の出力は１となる。こ
の後４ビットバイナリカウンタ27,28はORゲート35によ
りリセットされる。これにより第129ラインから第256ラ
インでは４ビットバイナリカウンタ29の出力が１である
ため、４ビットバイナリカウンタ30の出力が１の時にDA
TAが出力される。すなわち第３図に示すように第１ライ
ンから第128ラインまでは４ビットバイナリカウンタ30
の出力はゼロであるため先頭ドットから16ドット毎にテ
スト印字パターンが出力され、第129ラインから第256ラ
インまでは４ビットバイナリカウンタ30の出力が１であ
るため先頭ドットから１ドットずれたところから16ドッ
ト毎に、また第257ラインから第512ラインまでは４ビッ
トバイナリカウンタ30の出力が２であるため先頭ドット
から２ドットずれたところから16ドット毎にテスト印字
パターンが出力され、以後128ライン毎に１ドットづつ
ずれたテスト印字パターンが出力される。 なお、300DPIのプリンターの場合16ドットは約1.3mm,
128ラインは約10.8mmである。第３図の例では36で示す
箇所が本来印字されるべきであるところ非印字となって
おり、液晶光シャッタ3bの第18番目のマイクロシャッタ
3i−18が不良であることが解る。 以上の動作を第２図のタイムチャートを用いて説明す
る。ａのRESは電源投入時のリセットでありＨレベルに
てリセット動作を行なう。ｂの▲▼はＬでテ
スト印字が可能となり１ページの副走査方向の印字期間
はＬ状態を保持する。ｅで示す▲▼がＬに
なった瞬間より４ビットバイナリカウンタ30はＣのクロ
ック信号を計数開始し第１ドット、第17ドット…第2337
ドットにｄのDATAを出力する。この動作はｆの▲
▼が第128ラインまでは同様に繰り返され第129ラ
インから第256ラインではｈに示すように第２ドット、
第18ドット…第2338ドットにDATAを出力する。また第25
7ラインから第512ラインではｉに示すように第３ドッ
ト、第19ドット…第2339ドットにDATAを出力する。なお
ｇはｆの第129ラインをまたｉはｆの第257ラインを拡大
した図である。 また第１図において４ビットバイナリカウンタ27,28
及びフリップフロップを用いずにラインカウント動作を
CPUのファームウェアにより行なうことも可能である。 次に本発明における他の実他例について説明する。第
４図は本発明における他の実施例のテストパターンの発
生回路、第５図乃至第６図はテスト印字パターンのドッ
ト構成図、第７図は動作タイムチャートである。まず第
４図においてプリンターが待機状態のときは垂直同期入
力信号▲▼及びドットカウントイネーブル信
号▲▼がＨであるためOR回路38aを通じて
４ビットバイナリカウンタ37はリセット状態にある。プ
リンタがテスト印字モードになると垂直同期入力信号▲
▼、次にドットカウントイネーブル信▲
▼がともにＬになりクロック信号▲▼が
入力可能となる。AND回路38bにはクロック信号▲
▼とラッチ39のＱ出力が入力されており、ラッチ39のＱ
出力は詳しくは後述するが主走査方向に黒あるいは白の
同一ドット印字するときに用いられる。なお垂直同期入
力信号▲▼は１ページ分のテスト印字が終了
するまでＬでありクロック信号▲▼は第10図のク
ロック端子A15に入力するクロック信号▲▼と同
一のものである。４ビットコンパレータ40,41は４ビッ
トバイナリカウンタ37と８ビットフリップフロップ42の
出力が一致（A1＝B1,A2＝B2,A3＝B3,A4＝B4）したとき
のみOR回路43を通じてAND回路38cにDATAを出力するもの
である。なお最終的なDATAはインバータ38d、AND回路38
cによりドットカウントイネーブル信号▲
▼がＬの時のみ出力される。DATAは第１図と同様に第10
図に示すデータ端子13に出力される。ず書込みデータラ
ッチ信号▲▼がＬになると８ビットフリップフロ
ップ42はCPU44の８ビットデータバス45のデータD7〜D0
をラッチする。次に連続データラッチ信号▲▼に
より８ビットデータバス45のD0のデータをラッチ39にラ
ッチする。このとき主走査１ラインをすべて白または黒
印字する場合はDOを０として（ラッチ39のＱ出力がＬ）
AND回路38bを閉とし、４ビットバイナリカウンタ37が歩
進することを禁止する。次に第５図乃至第６図のような
テスト印字パターンを作成する場合の動作について説明
する。これらの図における矢印は用紙46の進行方向（副
走査方向）を示す。 次に第５図（Ａ）（（Ｂ）は部分拡大図）のような１
ドットの斜線を印字する場合の動作について説明する。
同図は主走査方向及び副走査方向の16ドット毎に斜線を
印字するものである。本例の場合はD7〜D4とD3〜D0は同
一のデータを出力する必要がありまずCPU44はバスライ
ン45に0000 0000を出力する。書込みデータラッチ信号
▲▼によりD7〜D0のデータ0001 0000を８ビット
フリップフロップ42にラッチする。次にDOを１としてAN
D回路38をクロック▲▼に同期して開閉させる。
４ビットバイナリカウンタ37の出力はドットカウントイ
ネーブル信号▲▼が立下った時点で0000で
あり、４ビットコンパレータ40,41何れからもDATAが出
力される黒印字となる。クロック信号CK1の１クロック
から15クロックまではＤ〜Ａが0001,0010…1111でありD
7〜D4,D3〜D0のデェータ0000と不一致であるのでDATAは
出力されず白印字となる。従って第１ドットを黒とし以
後16ドット毎に黒印字となる。次に第２ラインについて
はD7〜D4,D3〜D0のデータを0001とすることにより第１
ドットを白印字、第２ドットを黒印字、第３ドット乃至
第16ドットを白印字として、以後これを16ドット毎に繰
り返す。また第３ラインはD7〜D4,D3〜D0を0010とする
ことにより第１乃第２ドットを白印字、第３ドットを黒
印字、第４ドット及至第16ドットを白印字として以後こ
れを16ドット毎に繰り返す。このようにしてD7〜D4,D3
〜D0のデータを第１ラインを0000とし、以後１ライン進
む毎に0001,0010,…1111としこれを繰り返すことにより
斜線のテストパターンが作成できる。また第８図は第３
図と同一のテストパターンであり、第５図の動作に対し
てD7〜D4及びD3〜D0のデータを0000として128ライン、0
001として128ライン印字し、以後D7〜D4及びD3〜D0のデ
ータを１ビットシフトし、これを繰り返せばよい。 次にこれらの動作を第７図のタイムチャートを用いて
説明する。ｋ及びｌで示すRES,▲▼は第２図
の例と同一である。ｑに示されるD7〜D0はCPUのバスラ
イン45のデータでありRAM47,ROM48等と共通のバスライ
ンである。まず書込データラッチ信号▲▼により
D7〜D0のデータを８ビットフリップフロップ42にラッチ
する。第７図のタイムチャートは第５図の斜線の場合の
例を示しており、このときCPU44はD7〜D0が0000 0000
であるデータをバスライン45に出力する。次にDOを１と
して連続データラッチ信号▲▼によりDOのデータ
をラッチ39にラッチする。この時のD7〜D1のデータは１
あるいは０何れでもよい。これによりドットカウントイ
ネーブル信号▲▼が、Ｌに立下がった時点
より４ビットバイナリカウンタ37はクロック▲▼
を計数開始し、第１ドットと第17ドット及び以後16ドッ
ト毎にｒに示すDATAを出力する。第２ラインに対しては
D7〜D0を0001 0001とすることにより第２ドットと第18
ドット及び以後16ドット毎にDATAを出力する。 上述のように第４図のテストパターン発生回路によれ
ばデータにより種々のテストパターンが作成可能であ
り、不良ドットの検出の他印字ブレ、画像カスレなどを
発見するのに適したテストパターンの発生が可能であ
る。 また第10図におけるPT1に閉波形、PT2に開波形を印加
すればネガ像が印字され、さらにデータ端子13に入力す
るDATAとPT1、PT2の波形の選択により正現像、反転現
像、ポジパターン、ネガパターンの何れにも対応可能で
ある。 なお上述の実施例において液晶光プリンターを例に説
明したが、本発明はこれに限定されることなくLEDプリ
ンター、マルチスタイラスプリンターなど主走査方向に
多数の書込みドットを有するプリンターに適要できるこ
とは勿論である。 〔発明の効果〕 以上詳細に説明したように本発明によれば、プリンタ
ーのテストパターンを発生するに当たり副走査方向に所
定ドット毎に規則的に位置ズレしたテストパターンを、
ROM等の記憶手段を用いることなくカウンター等の簡単
な構成で印字できるので書込みヘッドの不良ドットを容
易に且つ安価な構成で発見することができる。
ンター等の書込みドットが主走査方向に多数配列された
プリンターのテストパターン発生装置に関する。 〔従来技術及びその問題点〕 液晶シャッタープリンターあるいはLEDアレープリン
ターは、感光体の主走査方向に対峙して多数の光書込み
ドットが配列されている。これらのプリンターでは液晶
シャッターヘッドあるいはLEDアレーヘッドの機能チェ
ックのためのテスト印字機能を有している。テスト印字
機能とはROM等にテスト印字パターンを記憶させ、ホス
トコンピュータからの印字信号のかわりにROM等に記憶
させたテスト印字パターンを読み出し、液晶シャッター
の開閉あるいはLEDアレーのオン・オフを行なうもので
ある。 第11図（Ａ）〜（Ｃ）は従来の代表的なテスト印字パ
ターンであり、（Ａ）はベタ黒印字、（Ｂ）は白印字、
（Ｃ）は縦線模様である。なおＤは用紙Ｐの進行方向
（副走査方向）を示す。まず正現像を用いた場合につい
て説明すると同図（Ａ）の場合LEDアレーヘッドでは全L
ED素子をオフとするので断線素子を検出することはでき
ない。また液晶ヘッドの場合閉駆動を行なうが、常開型
液晶であればパターン断線のマイクロシャッターには閉
駆動波形が印加されずシャッターは開となり不良ドット
ラインＷが現れるが、常閉型液晶ではパターン断線等の
不良ドットは発見できない。 次に同図（Ｂ）の場合LEDアレーヘッドでは全LED素子
をオンするので断線素子があった場合不良ドットライン
Ｂとして検出されるが、LED素子は正常でもLED素子への
配線パターンが短絡しているような不具合を検出するこ
とはできない。また常閉型液晶ヘッドの場合は開駆動を
行なってもパターン断線のマイクロシャッターは開とな
らないため不良ドットラインＢとして検出されるが、常
開型液晶ヘッドの場合はパターン断線のマイクロシャッ
ターは開駆動を受けなくても開となるのでパターン断線
等の不具合は発見できない。 また同図（Ｃ）の場合は印字ブレ等の画像評価に有効
であるが、縦線模様Ｌの部分に不良ドットがある場合は
同図（Ａ）の場合と同様な不具合が生じ、自地部Ｇの部
分に不良ドットがある場合は同図（Ｂ）の場合と同様な
不具合が生じる。 次に反転現象を用いた場合について説明すると、同図
（Ａ）の場合LEDヘッドの場合は発光素子をオンとしま
た液晶ヘッドの場合は開駆動を行なうので、LEDヘッド
あるいは常開型の液晶ヘッドの不具合は発見できるが常
開型の液晶ヘッドの不具合は発見できない。 また同図（Ｂ）の場合LEDヘッドでは全LEDをオフし、
液晶ヘッドの場合は閉駆動を行なうので、常開型の液晶
ヘッドの不具合は発見できるが、常閉型の液晶ヘッドあ
るいはLEDヘッドの不具合は発見できない。 さらに同図（Ｃ）の場合縦線模様Ｌの部分に不良ドッ
トがある場合は同図（Ａ）の場合と同様な不具合が生
じ、自地部Ｇの部分に不良ドットがある場合は同図
（Ｂ）の場合と同様の不具合が生じる。 〔発明の目的〕 本発明は、上記従来の欠点に鑑み、主走査方向に多数
の書込みドットを有するプリンターの不良ドットを確実
に発見できるテストパターン発生装置を提供することを
目的とする。 〔発明の要点〕 本発明は、上記目的を達成するために、主走査方向に
多数の書込みドットを有するプリンターのテストパター
ン発生装置において、所定周期で発生するクロック信号
を計数する計数手段と、該計数手段の出力値と副走査方
向の所定ラインを印字する毎に異なる所定データを出力
する出力手段の出力とを入力し前記出力値と該所定デー
タを比較する比較手段と、該比較手段による前記出力値
と前記所定データの一致検出に基づき前記書込みドット
に所定信号を与える印字信号発生手段と、主走査方向の
所定ラインの印字終了毎に前記出力手段に計数信号を送
出し、前記出力手段から出力される前記所定データを、
直前の前記所定ラインの印字のために出力されたデータ
に所定値を加算した出力信号に変更する印字位置変更手
段とを有し、前記出力手段からの出力信号により主走査
方向に所定ドット間隔でテスト印字を行い、前記出力手
段からの前記所定値を加算した出力信号により主走査方
向に前記出力信号によるテスト印字とは異なる位置にテ
スト印字を行なう動作を順次繰り返し行うことを特徴と
する。 〔発明の実施例〕 以下、本発明の実施例について図面を参照しながら詳
述する。 第８図は、本発明が適要できる液晶プリンターの実施
例である。第８図において、矢印方向に回転する感光体
１の周辺には帯電器２、液晶ヘッド３、現像器４、転写
器５、クリーナ６などの電子写真プロセス装置が配置さ
れている。感光体１の表面は、帯電器２により一様に帯
電され、液晶ヘッド３による光書込みにより静電潜像が
形成される。静電潜像は、現像器４によりトナー像とな
り、トナー像は、転写器５によりカセット７から給送さ
れた用紙Ｐに転写され、定着ロール８により定着され
る。一方、転写器５で転写されなかった残存トナーは、
クリーナ６により清掃され、再度の帯電工程に備える。 転写紙Ｐは、液晶ヘッド３による光書込み動作に先立
って、カセット７から給送される。まず、フィードロー
ラ９が回転し、カセット７から用紙Ｐをスリップローラ
10に向けて給送する。スリップローラ10により更に送ら
れた用紙は、待機スイッチ11をオンし、停止している待
機ロール12に当接して停止する。この時、スリップロー
ル10の搬送力は、極めて弱いので常時回転であっても停
止した用紙に悪影響を与えることは無い。待機ロール12
は、感光体１上のトナー像とタイミングを合せて回転
し、用紙Ｐを再給送させる。 次に、液晶ヘッド３について更に説明すると、液晶ヘ
ッド３は、蛍光灯あるいはキセノングローランプ等より
なる光源3a、液晶光シャッタ3b、結像レンズ3cを主たる
構成とし、光源3aからの光をホストコンピュータから送
出される印字データによって開閉される液晶光シャッタ
3bにより変調し、液晶光シャッタ3b面を結像レンズ3cに
より感光体１の表面上に結像し、光書込みを行う。さら
に液晶光シャッタ3bにはヒーター3dと、液晶光シャッタ
3bの温度を検知する温度検知素子3eが設けられ温度検知
素子3eの出力に基づきヒーター3dを通電制御することに
より液晶光シャッタ3bの温度を常に一定に制御してい
る。 液晶光シャッタ3bは第９図に示すようにコモンガラス
3fとセグメントガラス3gとで構成され両ガラス間に液晶
剤が封入されている。コモンガラス3fの下面には２本の
共通電極が設けられ、セグメントガラス3gの上面に多数
設けられたセグメント電極3hとの交差部にマイクロシャ
ッタ3iが形成される。 次に第10図により液晶光シャッタ3bの駆動回路につい
て説明する。同図（Ａ）は駆動回路ブロック図であり、
ホストコンピュータからの印字データあるいは後述する
テスト印字パターン発生回路からの印字データはデータ
端子13に入力される。14はシリアルインパラレルアウト
のシフトレジスターでありクロック端子15に入力するク
ロック信号▲▼に同期して印字データを取り込
む。シフトレジスター14は160段で構成されオーバーフ
ローした印字データはカスケード端子16から次段の駆動
回路のデータ端子へ入力される。シフトレジスター14に
１ライン分の印字データの入力が完了すると印字データ
はシフトクロック端子17に入力するシフトクロック▲
▼によりデータラッチ18に移され、シフトレジスタ
ー14は次の１ラインのデータ受信の準備状態となる。こ
こでマイクロシャッタ3iは０で示す第１列とＥで示す第
２例の千鳥状に配列され第１列と第２列は2.5ピッチの
間隔を有している。従って感光体上で一列に印字させる
ためにはデータラッチ18から出力される印字データのう
ち偶数データ（Q2,Q4,…Q160）は奇数データ（Q1,Q3,…
Q179）に対してシフトクロック▲▼の２パル４ス
分遅延させる必要がある。19は前記偶数データを遅延さ
せるためのデータ遅延部でありラッチ２段で構成されデ
ータラッチ18のデータと同様のシフトクロック▲
▼によりシフトされる。マイクロシャッタ3iは２時分割
駆動を行なうためデータラッチ18の出力データQ1とQ2,Q
3とQ4…Q159とQ160を一組としてセグメント電極3hに与
える。20はこれらのデータを混合するためのデータ混合
部でありデータラッチ18の奇数データとデータ遅延部19
からの出力を一組としてデータを混合する。すなわち入
力A1とB1を一組として出力W1よりドライバー21へ出力す
る。同図（Ｂ）はデータ混合部の一組を示すものであり
以下のような動作を行なう。データセレクト端子22に入
力するデータセレクト信号DSELは１書込周期の前半がH,
後半がＬであり、前半において奇数データＡを選択し、
後半において偶数データＢを選択する。ここでＡあるい
はＢのデータはＨでマイクロシャッタ3iを開、Ｌでマイ
クロシャッタ3iを閉にする信号と決められている。 また駆動信号端子A23にはマイクロシャッタ3iを開に
するための開波形PT1が入力し、駆動信号端子B24にはマ
イクロシャッタ3iを閉にするための閉波形PT2が入力し
ている。これにより例えば１書込周期の前半にＡがＨで
あればＷに開波形PT1が出力され、後半にＢがＬであれ
ばＷに閉波形PT2が出力される。データ混合部20の出力
は信号レベルの電圧（約5V）であるためドライバー21に
より電圧端子25に入力する駆動電圧Ｖのレベル（約20
V）に電圧変換され、セグメント電極3hに印加される。 次に本発明におけるテスト印字パターンの発生動作に
ついて第１図乃至第３図を用いて説明する。第１図は本
発明のテスト印字パターンの発生回路、第２図は動作タ
イムチャート、第３図はテスト印字パターンのドット構
成図である。まず第１図において装置の電源をオンにす
るとリセット端子26のリセット信号RESが一瞬Ｈとなっ
てORゲート35を通じて４ビットバイナリカウンタ27,28
をリセットする。プリンターが待機状態のときは垂直同
期入力信号▲▼はＨであるめ４ビットバイナ
リカウンタ29はリセット状態にあり、また、ドットカウ
ントイネーブル信号▲▼もＨであるため４
ビットバイナリカウンタ30もリセット状態である。プリ
ンタがテスト印字モードになると垂直同期入力信号▲
▼、次にドットカウントイネーブル信号▲
▼ともＬになりクロック信号▲▼が入力
可能となる。ここで垂直同期入力信号▲▼は
１ページ分のテスト印字が終了するまでＬでありクロッ
ク信号▲▼は第10図のクロック端子A15に入力す
るクロック信号▲▼と同一のものである。４ビッ
トコンパレータ31は４ビットバイナリカウンタ29と30の
出力が、一致（A1＝B1,A2＝B2,A3＝B3,A4＝B4）したと
きのみDATAを出力するものであり、まずドットカウント
イネーブル信号▲▼がＬになったときにDT
A出力を行なう。このDATAは第10図に示すデェータ端子1
3に出力される。４ビットバイナリカウンタ30は▲
▼の16クロック毎に出力がゼロとなり第１ライン目で
は第１ドットに対しDATAが出力され、以後▲▼の
16クロック毎に４ビットコンパレータ31からDATAがなさ
れる。A4サイズの場合主走査１ラインに相当する2340ク
ロックが出力されたタイミングでドットカウントイネー
ブル信号▲▼がＨとなり、この動作を128
ライン繰り返す。なおDATAはインパータ33C,ANDゲート3
3dにより▲▼が、Ｌのときのみ出力され
る。一方１ライン終了毎にドットカウントイネーブル信
号▲▼によりインバータ33eを介して４ビ
ットバイナリカウンタ27が歩進され、128ライン毎に４
ビットバイナリカウンタ28のＤよりNANDゲート33a、33b
で構成されるフリップフロップへ出力が出され、４ビッ
トバイナリカウンタ29の▲▼へクロック信号が入力
し、４ビットバインリカウンタ29の出力は１となる。こ
の後４ビットバイナリカウンタ27,28はORゲート35によ
りリセットされる。これにより第129ラインから第256ラ
インでは４ビットバイナリカウンタ29の出力が１である
ため、４ビットバイナリカウンタ30の出力が１の時にDA
TAが出力される。すなわち第３図に示すように第１ライ
ンから第128ラインまでは４ビットバイナリカウンタ30
の出力はゼロであるため先頭ドットから16ドット毎にテ
スト印字パターンが出力され、第129ラインから第256ラ
インまでは４ビットバイナリカウンタ30の出力が１であ
るため先頭ドットから１ドットずれたところから16ドッ
ト毎に、また第257ラインから第512ラインまでは４ビッ
トバイナリカウンタ30の出力が２であるため先頭ドット
から２ドットずれたところから16ドット毎にテスト印字
パターンが出力され、以後128ライン毎に１ドットづつ
ずれたテスト印字パターンが出力される。 なお、300DPIのプリンターの場合16ドットは約1.3mm,
128ラインは約10.8mmである。第３図の例では36で示す
箇所が本来印字されるべきであるところ非印字となって
おり、液晶光シャッタ3bの第18番目のマイクロシャッタ
3i−18が不良であることが解る。 以上の動作を第２図のタイムチャートを用いて説明す
る。ａのRESは電源投入時のリセットでありＨレベルに
てリセット動作を行なう。ｂの▲▼はＬでテ
スト印字が可能となり１ページの副走査方向の印字期間
はＬ状態を保持する。ｅで示す▲▼がＬに
なった瞬間より４ビットバイナリカウンタ30はＣのクロ
ック信号を計数開始し第１ドット、第17ドット…第2337
ドットにｄのDATAを出力する。この動作はｆの▲
▼が第128ラインまでは同様に繰り返され第129ラ
インから第256ラインではｈに示すように第２ドット、
第18ドット…第2338ドットにDATAを出力する。また第25
7ラインから第512ラインではｉに示すように第３ドッ
ト、第19ドット…第2339ドットにDATAを出力する。なお
ｇはｆの第129ラインをまたｉはｆの第257ラインを拡大
した図である。 また第１図において４ビットバイナリカウンタ27,28
及びフリップフロップを用いずにラインカウント動作を
CPUのファームウェアにより行なうことも可能である。 次に本発明における他の実他例について説明する。第
４図は本発明における他の実施例のテストパターンの発
生回路、第５図乃至第６図はテスト印字パターンのドッ
ト構成図、第７図は動作タイムチャートである。まず第
４図においてプリンターが待機状態のときは垂直同期入
力信号▲▼及びドットカウントイネーブル信
号▲▼がＨであるためOR回路38aを通じて
４ビットバイナリカウンタ37はリセット状態にある。プ
リンタがテスト印字モードになると垂直同期入力信号▲
▼、次にドットカウントイネーブル信▲
▼がともにＬになりクロック信号▲▼が
入力可能となる。AND回路38bにはクロック信号▲
▼とラッチ39のＱ出力が入力されており、ラッチ39のＱ
出力は詳しくは後述するが主走査方向に黒あるいは白の
同一ドット印字するときに用いられる。なお垂直同期入
力信号▲▼は１ページ分のテスト印字が終了
するまでＬでありクロック信号▲▼は第10図のク
ロック端子A15に入力するクロック信号▲▼と同
一のものである。４ビットコンパレータ40,41は４ビッ
トバイナリカウンタ37と８ビットフリップフロップ42の
出力が一致（A1＝B1,A2＝B2,A3＝B3,A4＝B4）したとき
のみOR回路43を通じてAND回路38cにDATAを出力するもの
である。なお最終的なDATAはインバータ38d、AND回路38
cによりドットカウントイネーブル信号▲
▼がＬの時のみ出力される。DATAは第１図と同様に第10
図に示すデータ端子13に出力される。ず書込みデータラ
ッチ信号▲▼がＬになると８ビットフリップフロ
ップ42はCPU44の８ビットデータバス45のデータD7〜D0
をラッチする。次に連続データラッチ信号▲▼に
より８ビットデータバス45のD0のデータをラッチ39にラ
ッチする。このとき主走査１ラインをすべて白または黒
印字する場合はDOを０として（ラッチ39のＱ出力がＬ）
AND回路38bを閉とし、４ビットバイナリカウンタ37が歩
進することを禁止する。次に第５図乃至第６図のような
テスト印字パターンを作成する場合の動作について説明
する。これらの図における矢印は用紙46の進行方向（副
走査方向）を示す。 次に第５図（Ａ）（（Ｂ）は部分拡大図）のような１
ドットの斜線を印字する場合の動作について説明する。
同図は主走査方向及び副走査方向の16ドット毎に斜線を
印字するものである。本例の場合はD7〜D4とD3〜D0は同
一のデータを出力する必要がありまずCPU44はバスライ
ン45に0000 0000を出力する。書込みデータラッチ信号
▲▼によりD7〜D0のデータ0001 0000を８ビット
フリップフロップ42にラッチする。次にDOを１としてAN
D回路38をクロック▲▼に同期して開閉させる。
４ビットバイナリカウンタ37の出力はドットカウントイ
ネーブル信号▲▼が立下った時点で0000で
あり、４ビットコンパレータ40,41何れからもDATAが出
力される黒印字となる。クロック信号CK1の１クロック
から15クロックまではＤ〜Ａが0001,0010…1111でありD
7〜D4,D3〜D0のデェータ0000と不一致であるのでDATAは
出力されず白印字となる。従って第１ドットを黒とし以
後16ドット毎に黒印字となる。次に第２ラインについて
はD7〜D4,D3〜D0のデータを0001とすることにより第１
ドットを白印字、第２ドットを黒印字、第３ドット乃至
第16ドットを白印字として、以後これを16ドット毎に繰
り返す。また第３ラインはD7〜D4,D3〜D0を0010とする
ことにより第１乃第２ドットを白印字、第３ドットを黒
印字、第４ドット及至第16ドットを白印字として以後こ
れを16ドット毎に繰り返す。このようにしてD7〜D4,D3
〜D0のデータを第１ラインを0000とし、以後１ライン進
む毎に0001,0010,…1111としこれを繰り返すことにより
斜線のテストパターンが作成できる。また第８図は第３
図と同一のテストパターンであり、第５図の動作に対し
てD7〜D4及びD3〜D0のデータを0000として128ライン、0
001として128ライン印字し、以後D7〜D4及びD3〜D0のデ
ータを１ビットシフトし、これを繰り返せばよい。 次にこれらの動作を第７図のタイムチャートを用いて
説明する。ｋ及びｌで示すRES,▲▼は第２図
の例と同一である。ｑに示されるD7〜D0はCPUのバスラ
イン45のデータでありRAM47,ROM48等と共通のバスライ
ンである。まず書込データラッチ信号▲▼により
D7〜D0のデータを８ビットフリップフロップ42にラッチ
する。第７図のタイムチャートは第５図の斜線の場合の
例を示しており、このときCPU44はD7〜D0が0000 0000
であるデータをバスライン45に出力する。次にDOを１と
して連続データラッチ信号▲▼によりDOのデータ
をラッチ39にラッチする。この時のD7〜D1のデータは１
あるいは０何れでもよい。これによりドットカウントイ
ネーブル信号▲▼が、Ｌに立下がった時点
より４ビットバイナリカウンタ37はクロック▲▼
を計数開始し、第１ドットと第17ドット及び以後16ドッ
ト毎にｒに示すDATAを出力する。第２ラインに対しては
D7〜D0を0001 0001とすることにより第２ドットと第18
ドット及び以後16ドット毎にDATAを出力する。 上述のように第４図のテストパターン発生回路によれ
ばデータにより種々のテストパターンが作成可能であ
り、不良ドットの検出の他印字ブレ、画像カスレなどを
発見するのに適したテストパターンの発生が可能であ
る。 また第10図におけるPT1に閉波形、PT2に開波形を印加
すればネガ像が印字され、さらにデータ端子13に入力す
るDATAとPT1、PT2の波形の選択により正現像、反転現
像、ポジパターン、ネガパターンの何れにも対応可能で
ある。 なお上述の実施例において液晶光プリンターを例に説
明したが、本発明はこれに限定されることなくLEDプリ
ンター、マルチスタイラスプリンターなど主走査方向に
多数の書込みドットを有するプリンターに適要できるこ
とは勿論である。 〔発明の効果〕 以上詳細に説明したように本発明によれば、プリンタ
ーのテストパターンを発生するに当たり副走査方向に所
定ドット毎に規則的に位置ズレしたテストパターンを、
ROM等の記憶手段を用いることなくカウンター等の簡単
な構成で印字できるので書込みヘッドの不良ドットを容
易に且つ安価な構成で発見することができる。
【図面の簡単な説明】
第１図は本発明におけるテスト印字パターン発生回路
図、 第２図は第１図のタイムチャート、 第３図はテスト印字パターンのドット構成図、 第４図は本発明における他の実施例のテスト印字パター
ン発生回路図、 第５図（Ａ），（Ｂ），第６図（Ａ），（Ｂ）は他の実
施例によるテスト印字パターンのドット構成図、 第７図は第４図のタイムチャート 第８図は液晶のプリンターの断面図、 第９図は液晶シャッタの外観図、 第10図（Ａ），（Ｂ）は液晶光シャッタの駆動回路図、 第11図（Ａ），（Ｂ），（Ｃ）は従来のテストパターン
図である。 ３……液晶ヘッド、3b……液晶光シャッタ、3i……マイ
クロシャッタ、14……シフトレジスタ、18……データラ
ッチ、19……データ遅延部、20……データ混合部、21…
…ドライバー、27,28,29,30,37……４ビットバイナリカ
ウンタ、30,40,41……４ビットコンパレータ、39……ラ
ッチ、42……８ビットフリップフロップ、44……CPU、4
5……バスライン
図、 第２図は第１図のタイムチャート、 第３図はテスト印字パターンのドット構成図、 第４図は本発明における他の実施例のテスト印字パター
ン発生回路図、 第５図（Ａ），（Ｂ），第６図（Ａ），（Ｂ）は他の実
施例によるテスト印字パターンのドット構成図、 第７図は第４図のタイムチャート 第８図は液晶のプリンターの断面図、 第９図は液晶シャッタの外観図、 第10図（Ａ），（Ｂ）は液晶光シャッタの駆動回路図、 第11図（Ａ），（Ｂ），（Ｃ）は従来のテストパターン
図である。 ３……液晶ヘッド、3b……液晶光シャッタ、3i……マイ
クロシャッタ、14……シフトレジスタ、18……データラ
ッチ、19……データ遅延部、20……データ混合部、21…
…ドライバー、27,28,29,30,37……４ビットバイナリカ
ウンタ、30,40,41……４ビットコンパレータ、39……ラ
ッチ、42……８ビットフリップフロップ、44……CPU、4
5……バスライン
フロントページの続き
(51)Int.Cl.6 識別記号 ＦＩ
Ｂ４１Ｊ 29/46 Ｂ４１Ｊ 3/12 Ｃ
Ｇ０６Ｆ 3/12
Ｈ０４Ｎ 1/00 １０６
(56)参考文献 特開 昭57−89985（ＪＰ，Ａ)
特開 昭57−163586（ＪＰ，Ａ)
特開 昭61−261078（ＪＰ，Ａ)
特開 昭61−261079（ＪＰ，Ａ)
特開 昭61−29576（ＪＰ，Ａ)
特開 昭61−206684（ＪＰ，Ａ)
実開 昭61−95551（ＪＰ，Ｕ)
Claims (1)
- (57)【特許請求の範囲】 １．主走査方向に多数の書込みドットを有するプリンタ
ーのテストパターン発生装置において、所定周期で発生
するクロック信号を計数する計数手段と、該計数手段の
出力値と副走査方向の所定ラインを印字する毎に異なる
所定データを出力する出力手段の出力との入力し前記出
力値と該所定データを比較する比較手段と、該比較手段
による前記出力値と前記所定データの一致検出に基づき
前記書込みドットに所定信号を与える印字信号発生手段
と、主走査方向の所定ラインの印字終了毎に前記出力手
段に計数信号を送出し、前記出力手段から出力される前
記所定データを、直前の前記所定ラインの印字のために
出力されたデータに所定値を加算した出力信号に変更す
る印字位置変更手段とを有し、前記出力手段からの出力
信号により主走査方向に所定ドット間隔でテスト印字を
行い、前記出力手段からの前記所定値を加算した出力信
号により主走査方向に前記出力信号によるテスト印字と
は異なる位置にテスト印字を行なう動作を順次繰り返し
行うことを特徴とするテストパターン発生装置。 ２．前記所定信号はドットを印字するめの印字信号であ
ることを特徴とする特許請求の範囲第１項記載のテスト
パターン発生装置。 ３．前記所定信号はドットを印字しないための非印字信
号であることを特徴とする特許請求の範囲第１項記載の
テストパターン発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32766187A JP2938075B2 (ja) | 1987-12-24 | 1987-12-24 | テストパターン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32766187A JP2938075B2 (ja) | 1987-12-24 | 1987-12-24 | テストパターン発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01166977A JPH01166977A (ja) | 1989-06-30 |
| JP2938075B2 true JP2938075B2 (ja) | 1999-08-23 |
Family
ID=18201553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32766187A Expired - Fee Related JP2938075B2 (ja) | 1987-12-24 | 1987-12-24 | テストパターン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2938075B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2921645B2 (ja) * | 1994-07-12 | 1999-07-19 | 矢崎総業株式会社 | コネクタ嵌合検知構造 |
| JP3419715B2 (ja) | 1999-10-14 | 2003-06-23 | 株式会社オートネットワーク技術研究所 | コネクタにおけるロック機構 |
| JP3800312B2 (ja) | 2000-10-31 | 2006-07-26 | 住友電装株式会社 | コネクタ |
| JP4725500B2 (ja) * | 2006-12-07 | 2011-07-13 | 住友電装株式会社 | コネクタ |
| JP7035332B2 (ja) * | 2017-04-05 | 2022-03-15 | 富士フイルムビジネスイノベーション株式会社 | 画像形成装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5789985A (en) * | 1980-11-27 | 1982-06-04 | Teraoka Seiko Co Ltd | Pattern checking method for label printer |
| JPS57163586A (en) * | 1981-04-02 | 1982-10-07 | Tokyo Electric Co Ltd | Printing test of heat sensitive bar code printing |
| JPH0678019B2 (ja) * | 1985-05-15 | 1994-10-05 | キヤノン株式会社 | テストパターン印字方法 |
| JPH0678020B2 (ja) * | 1985-05-15 | 1994-10-05 | キヤノン株式会社 | テストパターン印字方法 |
-
1987
- 1987-12-24 JP JP32766187A patent/JP2938075B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01166977A (ja) | 1989-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755406B2 (ja) | データ・ラッチの選択用トークン・ビットを有するドットプリンタおよびそのプリンタに使用するドライバ回路 | |
| US5648810A (en) | Printer which prints with a resolution exceeding led head resolution | |
| JP2938075B2 (ja) | テストパターン発生装置 | |
| JPS5945981B2 (ja) | 記録装置 | |
| JPH07108714A (ja) | 画像形成装置 | |
| US4649404A (en) | Recording apparatus | |
| JPS6134145B2 (ja) | ||
| US5252996A (en) | Electrophotographic recording apparatus and method capable of recording both characters and solid black picture images | |
| KR960005015B1 (ko) | 프린팅 헤드를 갖는 프린터에서의 계조 표현 방법 및 구동회로 | |
| JP2534364B2 (ja) | ラインヘッドの駆動方法 | |
| JPS6321391B2 (ja) | ||
| JPH075789A (ja) | 定着装置 | |
| JPH0410568Y2 (ja) | ||
| JP3309397B2 (ja) | 固体走査型光記録装置 | |
| JPH0525422B2 (ja) | ||
| JPH0747343B2 (ja) | ドット光発生手段の駆動制御装置 | |
| JPH07156443A (ja) | 画像形成装置 | |
| JP2565028B2 (ja) | 記録装置 | |
| JPS6035874A (ja) | 画像形成装置 | |
| JP2721358B2 (ja) | 画像形成装置 | |
| JP2004160847A (ja) | Ｌｅｄプリンタ | |
| JPS6347731A (ja) | 液晶シヤツタアレイの駆動方式 | |
| JPH04249976A (ja) | 記録装置 | |
| JPH0372383A (ja) | 電子写真プリンタにおける光走査制御装置 | |
| JPH05278267A (ja) | Ｌｅｄプリンタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |