JP2933910B2 - 電子速度制御回路 - Google Patents
電子速度制御回路Info
- Publication number
- JP2933910B2 JP2933910B2 JP10075010A JP7501098A JP2933910B2 JP 2933910 B2 JP2933910 B2 JP 2933910B2 JP 10075010 A JP10075010 A JP 10075010A JP 7501098 A JP7501098 A JP 7501098A JP 2933910 B2 JP2933910 B2 JP 2933910B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- signal
- energy dissipation
- circuit according
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C19/00—Producing optical time signals at prefixed times by electric means
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C10/00—Arrangements of electric power supplies in time pieces
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C11/00—Synchronisation of independently-driven clocks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Electromechanical Clocks (AREA)
- Electric Clocks (AREA)
- Control Of Electric Motors In General (AREA)
- Control Of Eletrric Generators (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路、特にマ
イクロ発電機に接続できる第１の入力及び第２の入力
と、所定の周波数の基準信号を供給する発振器と、前記
マイクロ発電機を制動するエネルギ消散回路と、前記基
準信号及び前記入力間の信号の関数として前記エネルギ
消散回路のエネルギ消散を制御するエネルギ消散制御回
路と、少なくとも１つのスイッチを介して前記マイクロ
発電機によって充電され得る少なくとも１つのコンデン
サを包含し、前記第１及び第２の入力間の信号を整流し
逓倍する整流及び電圧逓倍回路と、前記スイッチのため
の少なくとも１つの制御回路とを有する型式の、マイク
ロ発電機の回転速度を制御または調節する電子回路に関
する。
イクロ発電機に接続できる第１の入力及び第２の入力
と、所定の周波数の基準信号を供給する発振器と、前記
マイクロ発電機を制動するエネルギ消散回路と、前記基
準信号及び前記入力間の信号の関数として前記エネルギ
消散回路のエネルギ消散を制御するエネルギ消散制御回
路と、少なくとも１つのスイッチを介して前記マイクロ
発電機によって充電され得る少なくとも１つのコンデン
サを包含し、前記第１及び第２の入力間の信号を整流し
逓倍する整流及び電圧逓倍回路と、前記スイッチのため
の少なくとも１つの制御回路とを有する型式の、マイク
ロ発電機の回転速度を制御または調節する電子回路に関
する。
【０００２】本発明はまた、上述した型式の回路を包含
する時計ムーブメントに関する。
する時計ムーブメントに関する。
【０００３】
【従来の技術】多数のミニチュア化された電子及び電気
機械装置は独自の動力源を必要としている。この動力源
は、屡々電池や太陽電池からなるものである。電池の使
用は、例えば寿命が限られていること、度重なる電池交
換が煩わしいこと、コストがかかること、環境汚染問題
があること等の様々な種類のトラブルにつながる。太陽
電池は、充分な光がある時だけに作動するものであり、
しかもエネルギを蓄積するために余計な蓄積手段を必要
とする。さらに、太陽電池を廃棄することは、同様な環
境汚染問題につながり、また、これを例えば時計のよう
なミニチュア化された装置に装着することは、なかなか
難しく、その上著しいデザイン上の制約ともなる。
機械装置は独自の動力源を必要としている。この動力源
は、屡々電池や太陽電池からなるものである。電池の使
用は、例えば寿命が限られていること、度重なる電池交
換が煩わしいこと、コストがかかること、環境汚染問題
があること等の様々な種類のトラブルにつながる。太陽
電池は、充分な光がある時だけに作動するものであり、
しかもエネルギを蓄積するために余計な蓄積手段を必要
とする。さらに、太陽電池を廃棄することは、同様な環
境汚染問題につながり、また、これを例えば時計のよう
なミニチュア化された装置に装着することは、なかなか
難しく、その上著しいデザイン上の制約ともなる。
【０００４】このようなトラブルを回避するため、例え
ば特開昭５０ー００６３７３号公報には、時計ムーブメ
ントの電池を、発電機とこれを駆動するばねとに置き換
えることが提案されている。この公報に記載されている
時計ムーブメントは、歯車列を介して時間表示を駆動す
るばねと、交流電圧を供給する発電機とを包含する。発
電機は整流器に給電し、整流器はコンデンサに給電し、
コンデンサは安定クオーツ発振器及び電子制御回路を有
する電子基準回路に給電する。電子制御回路は、コンパ
レータ論理素子と、このコンパレータ論理素子の出力に
接続されコンパレータ論理素子によりパワードローを制
御可能とするエネルギ消散回路とを有する。コンパレー
タ論理素子の一方の入力は電子基準回路に接続され、他
方の入力は発電機に接続されている。コンパレータ論理
素子は、電子基準回路から来るクロック信号を、発電機
から来るクロック信号と比較し、この比較の結果の関数
としてエネルギ消散回路のパワードローの大きさを制御
し、このようにして制御回路パワードローの制御を介し
て発電機の回転、従って時間表示の回転を制御するよう
に設計されている。このような時計では、機械式時計の
利点、即ち電池がないことがクオーツ時計の正確さと結
びついている。
ば特開昭５０ー００６３７３号公報には、時計ムーブメ
ントの電池を、発電機とこれを駆動するばねとに置き換
えることが提案されている。この公報に記載されている
時計ムーブメントは、歯車列を介して時間表示を駆動す
るばねと、交流電圧を供給する発電機とを包含する。発
電機は整流器に給電し、整流器はコンデンサに給電し、
コンデンサは安定クオーツ発振器及び電子制御回路を有
する電子基準回路に給電する。電子制御回路は、コンパ
レータ論理素子と、このコンパレータ論理素子の出力に
接続されコンパレータ論理素子によりパワードローを制
御可能とするエネルギ消散回路とを有する。コンパレー
タ論理素子の一方の入力は電子基準回路に接続され、他
方の入力は発電機に接続されている。コンパレータ論理
素子は、電子基準回路から来るクロック信号を、発電機
から来るクロック信号と比較し、この比較の結果の関数
としてエネルギ消散回路のパワードローの大きさを制御
し、このようにして制御回路パワードローの制御を介し
て発電機の回転、従って時間表示の回転を制御するよう
に設計されている。このような時計では、機械式時計の
利点、即ち電池がないことがクオーツ時計の正確さと結
びついている。
【０００５】特公昭第６２ー２５５８８９号公報及び欧
州特許第６７９９６８号明細書には、モニタ回路が定常
的にロータの角度位置を監視し、この角度位置が進むや
否やロータを制動するようにした、マイクロ発電機の速
度を制御するための異なった電子回路が記載されてい
る。しかし、これらの回路は、構成素子のエラーや位相
変化に敏感であるので、使い勝手が悪い。
州特許第６７９９６８号明細書には、モニタ回路が定常
的にロータの角度位置を監視し、この角度位置が進むや
否やロータを制動するようにした、マイクロ発電機の速
度を制御するための異なった電子回路が記載されてい
る。しかし、これらの回路は、構成素子のエラーや位相
変化に敏感であるので、使い勝手が悪い。
【０００６】本明細書において特に引用したい国際特許
出願第ＰＣＴ／ＥＰ９６／０２７９１号には、このよう
な装置に用いることができる改良された電子制御回路が
記載されている。特にこの国際出願では、電圧逓倍回路
が発電機の端子間の信号を整流し逓倍する制御回路が記
載されている。この電圧逓倍回路は、能動素子即ちダイ
オードでなく電界効果トランジスタを介してマイクロ発
電機により給電される各種コンデンサＣ１、Ｃ２、Ｃ３
を包含している。ダイオードはシステムを初期化するた
めだけに用いられる。このようにして、ダイオードのし
きい電圧損失が回避されるので、この回路のエネルギ効
率は大きく改善され得る。従って、この回路は、より低
い発電機電圧で作動することができ、発電機の寸法、ば
ねの寸法の減少、時計ムーブメントの動力保留分の増加
を許容することができる。さらに、マイクロ発電機の制
動を周期的に中断して、コンデンサの最適充電を果たさ
せる手段について記載している。
出願第ＰＣＴ／ＥＰ９６／０２７９１号には、このよう
な装置に用いることができる改良された電子制御回路が
記載されている。特にこの国際出願では、電圧逓倍回路
が発電機の端子間の信号を整流し逓倍する制御回路が記
載されている。この電圧逓倍回路は、能動素子即ちダイ
オードでなく電界効果トランジスタを介してマイクロ発
電機により給電される各種コンデンサＣ１、Ｃ２、Ｃ３
を包含している。ダイオードはシステムを初期化するた
めだけに用いられる。このようにして、ダイオードのし
きい電圧損失が回避されるので、この回路のエネルギ効
率は大きく改善され得る。従って、この回路は、より低
い発電機電圧で作動することができ、発電機の寸法、ば
ねの寸法の減少、時計ムーブメントの動力保留分の増加
を許容することができる。さらに、マイクロ発電機の制
動を周期的に中断して、コンデンサの最適充電を果たさ
せる手段について記載している。
【０００７】
【発明が解決しようとする課題】本発明の目的は、電力
消費に関して特に有利に作動する改良された電子制御回
路を提供することにある。
消費に関して特に有利に作動する改良された電子制御回
路を提供することにある。
【０００８】
【課題を解決するための手段】このため、冒頭に述べた
型式の、マイクロ発電機の回転速度調節用の本発明によ
る電子回路は、スイッチの制御回路が少なくとも１つの
記憶手段を包含し、スイッチがブロックされている第１
の期間ではスイッチへ印加される少なくとも１つの制御
信号を記憶し、第２の期間では制御信号によりスイッチ
の開放をトリガ、すなわちスイッチを通じて電流を流
す。
型式の、マイクロ発電機の回転速度調節用の本発明によ
る電子回路は、スイッチの制御回路が少なくとも１つの
記憶手段を包含し、スイッチがブロックされている第１
の期間ではスイッチへ印加される少なくとも１つの制御
信号を記憶し、第２の期間では制御信号によりスイッチ
の開放をトリガ、すなわちスイッチを通じて電流を流
す。
【０００９】
【発明の実施の形態】本発明の好適な実施例を、添付図
面を参照して以下に詳述する。
面を参照して以下に詳述する。
【００１０】図１は、マイクロ発電機１の速度を制御ま
たは調節する本発明の電子回路１１のブロック図であ
る。電子回路１１は、マイクロ発電機１により給電さ
れ、このマイクロ発電機１の回転速度は、マイクロ発電
機１により供給されるエネルギを一時的に蓄積するコン
デンサＣ３を介して調節される。交流電圧を発生するマ
イクロ発電機１は、歯車（図示してない）を介してばね
（図示してない）により駆動される。これらの歯車はさ
らに、指針（図示してない）を駆動する。電子回路１１
は、マイクロ発電機１に接続されたエネルギ消散回路９
（図１２）のパワードローを制御し、マイクロ発電機１
のロータの回転の周波数は、周波数分割器５の出力にお
ける基準周波数に同期される。周波数分割器５の入力は
クオーツ発振器３、４により与えられる。
たは調節する本発明の電子回路１１のブロック図であ
る。電子回路１１は、マイクロ発電機１により給電さ
れ、このマイクロ発電機１の回転速度は、マイクロ発電
機１により供給されるエネルギを一時的に蓄積するコン
デンサＣ３を介して調節される。交流電圧を発生するマ
イクロ発電機１は、歯車（図示してない）を介してばね
（図示してない）により駆動される。これらの歯車はさ
らに、指針（図示してない）を駆動する。電子回路１１
は、マイクロ発電機１に接続されたエネルギ消散回路９
（図１２）のパワードローを制御し、マイクロ発電機１
のロータの回転の周波数は、周波数分割器５の出力にお
ける基準周波数に同期される。周波数分割器５の入力は
クオーツ発振器３、４により与えられる。
【００１１】使用されるマイクロ発電機は、例えば欧州
特許出願第９６８１０９０１．７号明細書に記載されて
いるようなものである。この欧州特許出願を本明細書に
おいて特に引用したい。マイクロ発電機１の交流電圧の
公称周波数は、好適には２n（ここで、ｎはゼロ以外の
自然数）である。時計ムーブメントの機械部分は、従来
技術の部分であり、例えば特開昭第５０−００６３７３
号公報に記載されている。
特許出願第９６８１０９０１．７号明細書に記載されて
いるようなものである。この欧州特許出願を本明細書に
おいて特に引用したい。マイクロ発電機１の交流電圧の
公称周波数は、好適には２n（ここで、ｎはゼロ以外の
自然数）である。時計ムーブメントの機械部分は、従来
技術の部分であり、例えば特開昭第５０−００６３７３
号公報に記載されている。
【００１２】マイクロ発電機１は、電子回路１１の２つ
の入力Ｇ−及びＧ＋に接続されている。電子回路１１
は、好適には１個のＩＣの形とする。入力Ｇ−及びＧ＋
は、整流及び電圧逓倍回路２へ接続されている。整流及
び電圧逓倍回路２の機能については、図２ないし図５を
参照して後述する。整流及び電圧逓倍回路２は、コンデ
ンサ１０（Ｃ３）を充電する。コンデンサ１０は、マイ
クロ発電機１により発生した電気エネルギを一時的に蓄
積し、この電気エネルギを、実質的に直流電圧の形でＩ
Ｃ即ち電子回路１１に供給する。整流及び電圧逓倍回路
２はまた、更なる２つのコンデンサ１６（Ｃ１）及び１
５（Ｃ２）を使う。コンデンサＣ１、Ｃ２、Ｃ３は、好
適には外部に配置のものとするが、場合によっては整流
及び電圧逓倍回路２のＩＣ１１内に集積してもよい。
の入力Ｇ−及びＧ＋に接続されている。電子回路１１
は、好適には１個のＩＣの形とする。入力Ｇ−及びＧ＋
は、整流及び電圧逓倍回路２へ接続されている。整流及
び電圧逓倍回路２の機能については、図２ないし図５を
参照して後述する。整流及び電圧逓倍回路２は、コンデ
ンサ１０（Ｃ３）を充電する。コンデンサ１０は、マイ
クロ発電機１により発生した電気エネルギを一時的に蓄
積し、この電気エネルギを、実質的に直流電圧の形でＩ
Ｃ即ち電子回路１１に供給する。整流及び電圧逓倍回路
２はまた、更なる２つのコンデンサ１６（Ｃ１）及び１
５（Ｃ２）を使う。コンデンサＣ１、Ｃ２、Ｃ３は、好
適には外部に配置のものとするが、場合によっては整流
及び電圧逓倍回路２のＩＣ１１内に集積してもよい。
【００１３】図示の実施例では、エネルギ消散回路９
が、マイクロ発電機１に並列に接続されている。しかし
ながら、エネルギ消散回路９は、整流及び電圧逓倍回路
２とは反対側でコンデンサＣ３に並列に配設してもよ
い。エネルギ消散回路９はオーム抵抗からなり、その抵
抗値はエネルギ消散制御手段３０（図１０）により制御
される。エネルギ消散回路９はまた調節可能な電源から
なる。マイクロ発電機１のロータの回転速度はこの抵抗
を変えることにより制御される。
が、マイクロ発電機１に並列に接続されている。しかし
ながら、エネルギ消散回路９は、整流及び電圧逓倍回路
２とは反対側でコンデンサＣ３に並列に配設してもよ
い。エネルギ消散回路９はオーム抵抗からなり、その抵
抗値はエネルギ消散制御手段３０（図１０）により制御
される。エネルギ消散回路９はまた調節可能な電源から
なる。マイクロ発電機１のロータの回転速度はこの抵抗
を変えることにより制御される。
【００１４】図６を参照して詳述する安定化された電源
３２は、整流及び電圧逓倍回路２と素子３、７、３１と
に給電する異なった安定化された電流ｐｐ，ｐｎを生ず
る。安定化された電源３２は、ＩＣ全体に給電するコン
デンサＣ３からエネルギを得ている。発振器３、４は、
所定の周波数を有する基準信号を供給する。発振器３、
４はクオーツ４を有し、このクオーツ４は、好適にはＩ
Ｃの電子回路１１の外部に装架され、その発振は発振器
３の出力において基準周波数を決定する。周波数分割器
５により、この基準周波数は、図７及び図８を参照して
詳述する所定の因数により分割される。
３２は、整流及び電圧逓倍回路２と素子３、７、３１と
に給電する異なった安定化された電流ｐｐ，ｐｎを生ず
る。安定化された電源３２は、ＩＣ全体に給電するコン
デンサＣ３からエネルギを得ている。発振器３、４は、
所定の周波数を有する基準信号を供給する。発振器３、
４はクオーツ４を有し、このクオーツ４は、好適にはＩ
Ｃの電子回路１１の外部に装架され、その発振は発振器
３の出力において基準周波数を決定する。周波数分割器
５により、この基準周波数は、図７及び図８を参照して
詳述する所定の因数により分割される。
【００１５】電子回路１１はさらに、カウンタ６を包含
している。このカウンタ６については、図９を参照して
詳述する。カウンタ６の減少入力（ＤＯＷＮ）は、周波
数分割器５の出力に接続されており、カウンタ６の増加
入力（ＵＰ）は、マイクロ発電機１の出力における信号
のゼロ遷移を確認するヒステリシスコンパレータ７及び
非一致回路８を介してマイクロ発電機１へ接続されてい
る。非一致回路８は、カウンタ６の両方の入力にＵＰ及
びＤＯＷＮパルスが同時に入来するのを妨げる。この回
路がなければ、予期しないような作動をするかもしれな
い。この目的のため、非一致回路８は、ＵＰ及びＤＯＷ
Ｎ信号を、周波数分割器５から来る異なった位相の信号
と同期する。ＩＣの電子回路１１はさらに、内部電圧倍
増器３１を包含し、これは、より高い電圧 ＨＶ＞Ｖｄ
ｄ及びより低い電圧 ＬＶ＜Ｖｓｓをエネルギ消散制御
手段３０及びエネルギ消散回路９へ送り、これらをトリ
ガすることを可能とする。
している。このカウンタ６については、図９を参照して
詳述する。カウンタ６の減少入力（ＤＯＷＮ）は、周波
数分割器５の出力に接続されており、カウンタ６の増加
入力（ＵＰ）は、マイクロ発電機１の出力における信号
のゼロ遷移を確認するヒステリシスコンパレータ７及び
非一致回路８を介してマイクロ発電機１へ接続されてい
る。非一致回路８は、カウンタ６の両方の入力にＵＰ及
びＤＯＷＮパルスが同時に入来するのを妨げる。この回
路がなければ、予期しないような作動をするかもしれな
い。この目的のため、非一致回路８は、ＵＰ及びＤＯＷ
Ｎ信号を、周波数分割器５から来る異なった位相の信号
と同期する。ＩＣの電子回路１１はさらに、内部電圧倍
増器３１を包含し、これは、より高い電圧 ＨＶ＞Ｖｄ
ｄ及びより低い電圧 ＬＶ＜Ｖｓｓをエネルギ消散制御
手段３０及びエネルギ消散回路９へ送り、これらをトリ
ガすることを可能とする。
【００１６】エネルギ消散制御手段３０は、クオーツ発
振器３、４により発生した基準信号及びマイクロ発電機
１から入来する信号の関数としてエネルギ消散回路９の
エネルギ消散を制御する。マイクロ発電機１のロータが
あまりにも早く回転する時には、入力Ｇ＋及びＧ−間の
信号の周波数が、周波数分割器５の出力における基準信
号の周波数よりも高くなる。
振器３、４により発生した基準信号及びマイクロ発電機
１から入来する信号の関数としてエネルギ消散回路９の
エネルギ消散を制御する。マイクロ発電機１のロータが
あまりにも早く回転する時には、入力Ｇ＋及びＧ−間の
信号の周波数が、周波数分割器５の出力における基準信
号の周波数よりも高くなる。
【００１７】従って、所定の時間間隔の間、カウンタ６
は、減少入力ＤＯＷＮにおけるパルスよりも増加入力Ｕ
Ｐにおけるパルスを受け取る。このようにしてカウント
は増加する。このカウントの関数として、エネルギ消散
制御手段３０は、エネルギ消散回路９の抵抗を制御し、
この結果エネルギの消散を、マイクロ発電機１が制動さ
れるように制御する。このようにして、マイクロ発電機
１の回転周波数、従って同様に時間表示の進行は、クオ
ーツ発振器から来る基準周波数と同期する。
は、減少入力ＤＯＷＮにおけるパルスよりも増加入力Ｕ
Ｐにおけるパルスを受け取る。このようにしてカウント
は増加する。このカウントの関数として、エネルギ消散
制御手段３０は、エネルギ消散回路９の抵抗を制御し、
この結果エネルギの消散を、マイクロ発電機１が制動さ
れるように制御する。このようにして、マイクロ発電機
１の回転周波数、従って同様に時間表示の進行は、クオ
ーツ発振器から来る基準周波数と同期する。
【００１８】エネルギ消散制御手段３０によりエネルギ
消散回路９に供給される制御値Ｂ１：Ｂ３１は、この実
施例では、時計が進行を開始してからのカウント６の読
み取り値、即ち、マイクロ発電機１から来る信号ＵＰの
パルス数とクオーツ発振器３、４から来る信号ＤＯＷＮ
のパルス数の間の差に依存する。従って制御または調節
の型式は積分型式である。他の型式の制御、例えば瞬間
的な周波数差、または周波数差の勾配に比例する制御
や、ＰＩＤ制御もまた使用することができよう。例示の
実施例では、ロータの回転速度は、エネルギ消散回路９
内の制動抵抗を調節することにより制御している。しか
しながら、この代わりに、オンオフ制御を用いることも
できよう。
消散回路９に供給される制御値Ｂ１：Ｂ３１は、この実
施例では、時計が進行を開始してからのカウント６の読
み取り値、即ち、マイクロ発電機１から来る信号ＵＰの
パルス数とクオーツ発振器３、４から来る信号ＤＯＷＮ
のパルス数の間の差に依存する。従って制御または調節
の型式は積分型式である。他の型式の制御、例えば瞬間
的な周波数差、または周波数差の勾配に比例する制御
や、ＰＩＤ制御もまた使用することができよう。例示の
実施例では、ロータの回転速度は、エネルギ消散回路９
内の制動抵抗を調節することにより制御している。しか
しながら、この代わりに、オンオフ制御を用いることも
できよう。
【００１９】上述のように、エネルギ消散制御手段３０
は、ヒステリシスコンパレータ７を包含している。ヒス
テリシスコンパレータ７は、マイクロ発電機１に接続さ
れた２つの入力において信号Ｇ＋、Ｇ−を比較する。従
って、ヒステリシスコンパレータ７の出力における信号
Ｇｅｎは、入力Ｇ＋、Ｇ−間の信号の極性が変わる度に
状態を変える矩形の信号となる。ヒステリシスコンパレ
ータの使用は、入力Ｇ＋、Ｇ−間の信号の妨害をフィル
タしてなくすことを可能としている。間違って増加を引
き起こしてマイクロ発電機１の過度の制動を来すような
信号Ｇｅｎの値の望ましくない変化を避けるために、他
のフィルタ手段を設けてもよい。このような他のフィル
タ手段としては、ローパスまたはバンドパスフィルタ、
または所定の時間間隔後だけに状態を変えるフィルタ等
である。ヒステリシスコンパレータ７は電源３２につな
がっている。
は、ヒステリシスコンパレータ７を包含している。ヒス
テリシスコンパレータ７は、マイクロ発電機１に接続さ
れた２つの入力において信号Ｇ＋、Ｇ−を比較する。従
って、ヒステリシスコンパレータ７の出力における信号
Ｇｅｎは、入力Ｇ＋、Ｇ−間の信号の極性が変わる度に
状態を変える矩形の信号となる。ヒステリシスコンパレ
ータの使用は、入力Ｇ＋、Ｇ−間の信号の妨害をフィル
タしてなくすことを可能としている。間違って増加を引
き起こしてマイクロ発電機１の過度の制動を来すような
信号Ｇｅｎの値の望ましくない変化を避けるために、他
のフィルタ手段を設けてもよい。このような他のフィル
タ手段としては、ローパスまたはバンドパスフィルタ、
または所定の時間間隔後だけに状態を変えるフィルタ等
である。ヒステリシスコンパレータ７は電源３２につな
がっている。
【００２０】整流及び電圧逓倍回路２が図２ないし図５
に示されている。
に示されている。
【００２１】可能な最大限の効率を達成するために、通
常使用されるダイオードは、前述の国際特許出願第ＰＣ
Ｔ／ＥＰ９６／０２７９１号に既に提案されているよう
な、スイッチ１７、１８、１９及びこれらのスイッチを
トリガする制御回路２０、２１により置き換えられてい
る。第１のスイッチ１９は、マイクロ発電機１及び前述
のコンデンサＣ３に直列に接続されている。
常使用されるダイオードは、前述の国際特許出願第ＰＣ
Ｔ／ＥＰ９６／０２７９１号に既に提案されているよう
な、スイッチ１７、１８、１９及びこれらのスイッチを
トリガする制御回路２０、２１により置き換えられてい
る。第１のスイッチ１９は、マイクロ発電機１及び前述
のコンデンサＣ３に直列に接続されている。
【００２２】第１のスイッチ１９は、好適には電界効果
トランジスタからなるものとする。電界効果トランジス
タは、時計ムーブメントの始動後直ちに、単なるダイオ
ードとして作用する。この瞬間において、スイッチ１９
の電圧降下は、ダイオードしきい値、約４００ｍＶに等
しい。コンデンサ１０の電位が内部電源、従って制御回
路も機能し出すに十分高くなるや否や、このスイッチと
して作用するトランジスタは制御回路によりトリガされ
る。この電圧３倍増回路により供給される電圧がコンデ
ンサ１０の電圧よりも高くなると、第１の電界効果トラ
ンジスタが機能する。しかしながら、電界効果トランジ
スタのチャンネル間の電圧降下は、わずか約１０ｍＶで
ある。従って、この電界効果トランジスタ及びこれをト
リガする制御回路がダイオードの代わりに用いられた
時、電圧損失はかなり減少し、時計ムーブメントのエネ
ルギ保留分はさらに経済的に用いられ、電力保留分が増
加する。
トランジスタからなるものとする。電界効果トランジス
タは、時計ムーブメントの始動後直ちに、単なるダイオ
ードとして作用する。この瞬間において、スイッチ１９
の電圧降下は、ダイオードしきい値、約４００ｍＶに等
しい。コンデンサ１０の電位が内部電源、従って制御回
路も機能し出すに十分高くなるや否や、このスイッチと
して作用するトランジスタは制御回路によりトリガされ
る。この電圧３倍増回路により供給される電圧がコンデ
ンサ１０の電圧よりも高くなると、第１の電界効果トラ
ンジスタが機能する。しかしながら、電界効果トランジ
スタのチャンネル間の電圧降下は、わずか約１０ｍＶで
ある。従って、この電界効果トランジスタ及びこれをト
リガする制御回路がダイオードの代わりに用いられた
時、電圧損失はかなり減少し、時計ムーブメントのエネ
ルギ保留分はさらに経済的に用いられ、電力保留分が増
加する。
【００２３】電界効果トランジスタ１９は、電圧３倍増
回路により電圧Ｃ２が再び第１のコンデンサ１０の電圧
Ｖｄｄ以下に降下するまでは、機能停止しない。
回路により電圧Ｃ２が再び第１のコンデンサ１０の電圧
Ｖｄｄ以下に降下するまでは、機能停止しない。
【００２４】第１のスイッチ１９は、図４に示された第
１の制御回路２１により伝達される信号／ｓｅｒにより
制御される。
１の制御回路２１により伝達される信号／ｓｅｒにより
制御される。
【００２５】制御回路２１は、コンパレータ２１０を有
し、このコンパレータ２１０はスイッチ１９の両側の電
圧を比較する。スイッチ１９の左側の電圧Ｃ２が、右側
の電圧Ｖｄｄよりも高い時には、コンパレータ２１０の
出力が０から１へ変わる。
し、このコンパレータ２１０はスイッチ１９の両側の電
圧を比較する。スイッチ１９の左側の電圧Ｃ２が、右側
の電圧Ｖｄｄよりも高い時には、コンパレータ２１０の
出力が０から１へ変わる。
【００２６】通常のコンパレータは常に、（正または負
の）オフセット電圧Ｖ0 を有する。それ故、コンパレー
タ２１０の出力を１へ移らせるためには、以下の条件が
満足されなければならない。 Ｃ２＞Ｖｄｄ＋Ｖ0
の）オフセット電圧Ｖ0 を有する。それ故、コンパレー
タ２１０の出力を１へ移らせるためには、以下の条件が
満足されなければならない。 Ｃ２＞Ｖｄｄ＋Ｖ0
【００２７】例えば、もしもオフセット電圧が＋２ｍＶ
であると、スイッチ１９の両端間の電位差は、コンパレ
ータ２１０の出力を１へと移らせるために、２ｍＶまた
はそれ以上の値でなければならない。
であると、スイッチ１９の両端間の電位差は、コンパレ
ータ２１０の出力を１へと移らせるために、２ｍＶまた
はそれ以上の値でなければならない。
【００２８】しかしながら、スイッチ１９がコンパレー
タ２１０により直接に制御されるとしたら、スイッチ１
９は、電位差が２ｍＶまたはそれ以上となるや否や閉じ
る。また、このスイッチの内部抵抗が低いので、閉じた
スイッチの両端間の電圧降下はオフセット電圧よりも低
くなり得る。この場合、スイッチ１９は直ちに再び開
く。従って、スイッチ１９間の電位差が再び存在するこ
ととなり、コンパレータの出力は再び１へと移り、スイ
ッチ１９は再び閉じる。このようにして、このシステム
は発振することとなる。
タ２１０により直接に制御されるとしたら、スイッチ１
９は、電位差が２ｍＶまたはそれ以上となるや否や閉じ
る。また、このスイッチの内部抵抗が低いので、閉じた
スイッチの両端間の電圧降下はオフセット電圧よりも低
くなり得る。この場合、スイッチ１９は直ちに再び開
く。従って、スイッチ１９間の電位差が再び存在するこ
ととなり、コンパレータの出力は再び１へと移り、スイ
ッチ１９は再び閉じる。このようにして、このシステム
は発振することとなる。
【００２９】この発振の問題を回避するために、本発明
は、測定とスイッチングとの間の時間差を提供する。ま
ず、スイッチ１９をミース信号（meas signal）により
ブロックし、これによりコンパレータを活性化してスイ
ッチの両端間の電位差を検出する。その後、不活性化さ
れたトランジスタ１９を有するコンパレータ２１０の出
力の電圧を、ラッチ信号により蓄積素子２１１に蓄積す
る。ある時間間隔ｄｏの後までは、ミース及びラッチ信
号が０へと移らず、スイッチ１９は蓄積素子２１１内に
蓄積された値ｓｅｒによりトリガされる。このようにし
て、システムは発振せず、電流はＣ２からＶｄｄへと流
れる。
は、測定とスイッチングとの間の時間差を提供する。ま
ず、スイッチ１９をミース信号（meas signal）により
ブロックし、これによりコンパレータを活性化してスイ
ッチの両端間の電位差を検出する。その後、不活性化さ
れたトランジスタ１９を有するコンパレータ２１０の出
力の電圧を、ラッチ信号により蓄積素子２１１に蓄積す
る。ある時間間隔ｄｏの後までは、ミース及びラッチ信
号が０へと移らず、スイッチ１９は蓄積素子２１１内に
蓄積された値ｓｅｒによりトリガされる。このようにし
て、システムは発振せず、電流はＣ２からＶｄｄへと流
れる。
【００３０】図５（Ｂ）に示すこれら２つの遅延信号ラ
ッチ及びミースの形成について、図５（Ａ）を参照して
述べる。周波数分割器５により供給される１６ｋＨｚ、
８ｋＨｚ、４ｋＨｚ、２ｋＨｚ、及び１ｋＨｚの信号を
結合するＮＡＮＤゲート３０８１は、信号ｐを伝達す
る。従って、パルス信号ｐは常に、１６ｋＨｚ半サイク
ル中に１ｋＨｚサイクルごとに１回を除いて、１の値を
有する。ＮＡＮＤゲート３０８１の出力における信号
は、ＡＮＤゲート３０８３に接続されたインバータ３０
８２により反転される。図８を参照して以下に形成過程
を詳述するパワーオンリセット信号ｒｕｄは、ＡＮＤゲ
ート３０８３の他方の入力に供給される。この回路が始
動される時、ｒｕｄ信号はゼロであり、その後は常に１
である。このようにして、ＡＮＤゲート３０８３により
供給されるミース信号は、信号ｐの論理状態が１である
時、始動時以外は常にゼロである。
ッチ及びミースの形成について、図５（Ａ）を参照して
述べる。周波数分割器５により供給される１６ｋＨｚ、
８ｋＨｚ、４ｋＨｚ、２ｋＨｚ、及び１ｋＨｚの信号を
結合するＮＡＮＤゲート３０８１は、信号ｐを伝達す
る。従って、パルス信号ｐは常に、１６ｋＨｚ半サイク
ル中に１ｋＨｚサイクルごとに１回を除いて、１の値を
有する。ＮＡＮＤゲート３０８１の出力における信号
は、ＡＮＤゲート３０８３に接続されたインバータ３０
８２により反転される。図８を参照して以下に形成過程
を詳述するパワーオンリセット信号ｒｕｄは、ＡＮＤゲ
ート３０８３の他方の入力に供給される。この回路が始
動される時、ｒｕｄ信号はゼロであり、その後は常に１
である。このようにして、ＡＮＤゲート３０８３により
供給されるミース信号は、信号ｐの論理状態が１である
時、始動時以外は常にゼロである。
【００３１】ＮＡＮＤゲート３０８１の出力における信
号ｐはまた、ＯＲゲート３０８４に伝達される。ＯＲゲ
ート３０８４は、同様に周波数分割器５から来る３２ｋ
Ｈｚの信号を受ける。その結果、ＯＲゲート３０８４に
より供給される信号ｒは、信号ｐ及び３２ｋＨｚ信号が
同時にゼロである時、即ち３２ｋＨｚサイクルの半分の
間の１ｋＨｚサイクルごとに１回、以外には常に、ゼロ
の値を有する。この信号はｒｕｄ信号により有効化さ
れ、ＮＡＮＤゲート３０８５により反転される。従っ
て、ＮＡＮＤゲート３０８５により供給されるラッチ信
号は、ｒが１の値をとると推定された時で、かつｒｕｄ
が同時にゼロでない時のみに、等しくなる。ラッチ信号
はこのように用いられ、制御回路２０、２１内の蓄積素
子２０１、２１１にそれぞれ制御回路２０、２１の出力
における状態を記憶する。
号ｐはまた、ＯＲゲート３０８４に伝達される。ＯＲゲ
ート３０８４は、同様に周波数分割器５から来る３２ｋ
Ｈｚの信号を受ける。その結果、ＯＲゲート３０８４に
より供給される信号ｒは、信号ｐ及び３２ｋＨｚ信号が
同時にゼロである時、即ち３２ｋＨｚサイクルの半分の
間の１ｋＨｚサイクルごとに１回、以外には常に、ゼロ
の値を有する。この信号はｒｕｄ信号により有効化さ
れ、ＮＡＮＤゲート３０８５により反転される。従っ
て、ＮＡＮＤゲート３０８５により供給されるラッチ信
号は、ｒが１の値をとると推定された時で、かつｒｕｄ
が同時にゼロでない時のみに、等しくなる。ラッチ信号
はこのように用いられ、制御回路２０、２１内の蓄積素
子２０１、２１１にそれぞれ制御回路２０、２１の出力
における状態を記憶する。
【００３２】ミース及びラッチ信号は、クオーツ発振器
と分割器チェーンが働いている時のみに形成され得る。
しかしながら、回路が始動する時はそうではない。従っ
て、回路は、システムが起動した時、スイッチが制御回
路により直接にトリガされるように設計されなければな
らない。システムが立ち上がると、ミース及びラッチ信
号は、ｒｕｄ信号によりそれぞれ０及び１に保たれる。
それ故、スイッチ１９は直接に制御回路２０、２１によ
りトリガされる。ｒｕｄ信号が１に移行するや否や、こ
のことはクオーツ発振器及び分割器チェーンが作動中で
あることを意味するので、スイッチ１９は、蓄積手段２
１１に蓄積された値によりトリガされる。
と分割器チェーンが働いている時のみに形成され得る。
しかしながら、回路が始動する時はそうではない。従っ
て、回路は、システムが起動した時、スイッチが制御回
路により直接にトリガされるように設計されなければな
らない。システムが立ち上がると、ミース及びラッチ信
号は、ｒｕｄ信号によりそれぞれ０及び１に保たれる。
それ故、スイッチ１９は直接に制御回路２０、２１によ
りトリガされる。ｒｕｄ信号が１に移行するや否や、こ
のことはクオーツ発振器及び分割器チェーンが作動中で
あることを意味するので、スイッチ１９は、蓄積手段２
１１に蓄積された値によりトリガされる。
【００３３】電圧３倍増回路１５、１６、１７、１８
は、入力Ｇ＋及びＧ−においてマイクロ発電機１に直列
に接続した第２のコンデンサ１５（Ｃ２）と第３のコン
デンサ１６（Ｃ１）を包含している。第２のスイッチ１
７は、入力Ｇ−とマイクロ発電機１と反対側の第３のコ
ンデンサ１６の接地端との間に接続されている。第３の
スイッチ１８は、入力Ｇ＋と、第１のスイッチ１９に接
続された、マイクロ発電機１と反対側の第２のコンデン
サ１５の端部との間に接続されている。スイッチ１７及
び１８は第２の制御回路２０（図３）により制御され
る。この第２の制御回路２０は、第２のコンデンサ１５
に接続された入力Ｇ−を接地電位と比較する。
は、入力Ｇ＋及びＧ−においてマイクロ発電機１に直列
に接続した第２のコンデンサ１５（Ｃ２）と第３のコン
デンサ１６（Ｃ１）を包含している。第２のスイッチ１
７は、入力Ｇ−とマイクロ発電機１と反対側の第３のコ
ンデンサ１６の接地端との間に接続されている。第３の
スイッチ１８は、入力Ｇ＋と、第１のスイッチ１９に接
続された、マイクロ発電機１と反対側の第２のコンデン
サ１５の端部との間に接続されている。スイッチ１７及
び１８は第２の制御回路２０（図３）により制御され
る。この第２の制御回路２０は、第２のコンデンサ１５
に接続された入力Ｇ−を接地電位と比較する。
【００３４】スイッチ１７及び１８は、同様に不活性化
された状態ではダイオードとして機能する電界効果トラ
ンジスタからなる。時計ムーブメントが作用し出すと、
コンデンサ１５及び１６は、電界効果トランジスタ１７
及び１８のダイオード構造により充電される。制御回路
が作用中であり、点Ｇ−におけるマイクロ発電機の電圧
がＶｓｓよりも低いと、第２の制御回路２０は、ミース
信号の次の縁部でフリップし、ラッチ信号の縁部で制御
回路の状態が蓄積素子２０１に記憶され、スイッチがこ
の記憶された値によりトリガされる。次いで、電界効果
トランジスタ１７及び１８は導通する。この結果、コン
デンサ１５及び１６は、電界効果トランジスタ１７及び
１８のチャンネルを通って充電される。このことが、エ
ネルギ的に好都合となることが分かる。マイクロ発電機
１に接続された入力Ｇ−は、電界効果トランジスタ１７
が導通するや否や、この電界効果トランジスタのチャン
ネルを通って接地される。
された状態ではダイオードとして機能する電界効果トラ
ンジスタからなる。時計ムーブメントが作用し出すと、
コンデンサ１５及び１６は、電界効果トランジスタ１７
及び１８のダイオード構造により充電される。制御回路
が作用中であり、点Ｇ−におけるマイクロ発電機の電圧
がＶｓｓよりも低いと、第２の制御回路２０は、ミース
信号の次の縁部でフリップし、ラッチ信号の縁部で制御
回路の状態が蓄積素子２０１に記憶され、スイッチがこ
の記憶された値によりトリガされる。次いで、電界効果
トランジスタ１７及び１８は導通する。この結果、コン
デンサ１５及び１６は、電界効果トランジスタ１７及び
１８のチャンネルを通って充電される。このことが、エ
ネルギ的に好都合となることが分かる。マイクロ発電機
１に接続された入力Ｇ−は、電界効果トランジスタ１７
が導通するや否や、この電界効果トランジスタのチャン
ネルを通って接地される。
【００３５】他の電圧逓倍回路については、例えば前述
の国際特許出願第ＰＣＴ／ＥＰ９６／０２７９１号及び
欧州特許第６９５９７８号明細書に記載されている。
の国際特許出願第ＰＣＴ／ＥＰ９６／０２７９１号及び
欧州特許第６９５９７８号明細書に記載されている。
【００３６】コンパレータ２００及び２１０（図３及び
図４）は、コンデンサＣ３に蓄積された電圧Ｖｄｄによ
り給電される。これらのコンパレータはさらに、電流の
供給ｐｐ及びｐｎをそれぞれ必要とする。これは、図６
について述べる電源３２を介して行われる。これらのコ
ンパレータは、それぞれの電流ｐｐ及びｐｎが十分に大
きくない間は作動しない。この場合、それらの出力はゼ
ロの状態であり、スイッチ１７、１８、１９はブロック
されたままである。
図４）は、コンデンサＣ３に蓄積された電圧Ｖｄｄによ
り給電される。これらのコンパレータはさらに、電流の
供給ｐｐ及びｐｎをそれぞれ必要とする。これは、図６
について述べる電源３２を介して行われる。これらのコ
ンパレータは、それぞれの電流ｐｐ及びｐｎが十分に大
きくない間は作動しない。この場合、それらの出力はゼ
ロの状態であり、スイッチ１７、１８、１９はブロック
されたままである。
【００３７】電源３２は、従来の電流ミラーからなる。
これは、接地とｎ−チャンネル電界効果トランジスタ３
２２のソースとの間に接続された高い値、３００オー
ム、を有する抵抗３２１を包含している。ｎ−チャンネ
ル電界効果トランジスタ３２２は、ｐ−チャンネル電界
効果トランジスタ３２３ａのドレーンに直列、かつ３つ
のｐ−チャンネルトランジスタ３２３ａ、３２３ｂ及び
３２３ｃのゲートに直列に接続されている。これらのｐ
−チャンネルトランジスタ３２３ａ、３２３ｂ及び３２
３ｃのソースは、整流及び電圧逓倍回路２により発生す
る電圧により給電されている。電界効果トランジスタ３
２２のドレーンは、さらにミラー回路として３つのｐ−
チャンネル電界効果トランジスタ３２３ａ、３２３ｂ及
び３２３ｃのゲートに接続されている。電界効果トラン
ジスタ３２２のチャンネル及び抵抗３２１を流れるｐｐ
電流は、図３に示されるコンパレータ２００に給電され
る。
これは、接地とｎ−チャンネル電界効果トランジスタ３
２２のソースとの間に接続された高い値、３００オー
ム、を有する抵抗３２１を包含している。ｎ−チャンネ
ル電界効果トランジスタ３２２は、ｐ−チャンネル電界
効果トランジスタ３２３ａのドレーンに直列、かつ３つ
のｐ−チャンネルトランジスタ３２３ａ、３２３ｂ及び
３２３ｃのゲートに直列に接続されている。これらのｐ
−チャンネルトランジスタ３２３ａ、３２３ｂ及び３２
３ｃのソースは、整流及び電圧逓倍回路２により発生す
る電圧により給電されている。電界効果トランジスタ３
２２のドレーンは、さらにミラー回路として３つのｐ−
チャンネル電界効果トランジスタ３２３ａ、３２３ｂ及
び３２３ｃのゲートに接続されている。電界効果トラン
ジスタ３２２のチャンネル及び抵抗３２１を流れるｐｐ
電流は、図３に示されるコンパレータ２００に給電され
る。
【００３８】電界効果トランジスタ３２３ａのドレーン
は、ｎ−チャンネル電界効果トランジスタ３２２のドレ
ーンに接続され、またｎ−チャンネル電界効果トランジ
スタ３２２ａ’、３２２ｂ’、３２２ｃ’及び３２２
ｄ’のゲートに直列に、電界効果トランジスタ３２２に
関してミラー関係に接続されている。電界効果トランジ
スタ３２２ａ’のソースは接地されている。電界効果ト
ランジスタ３２３ａ’、３２３ｂ’及び３２３ｃ’を流
れるｐｎ電流は、図４に例示されたコンパレータ２１０
に給電される。
は、ｎ−チャンネル電界効果トランジスタ３２２のドレ
ーンに接続され、またｎ−チャンネル電界効果トランジ
スタ３２２ａ’、３２２ｂ’、３２２ｃ’及び３２２
ｄ’のゲートに直列に、電界効果トランジスタ３２２に
関してミラー関係に接続されている。電界効果トランジ
スタ３２２ａ’のソースは接地されている。電界効果ト
ランジスタ３２３ａ’、３２３ｂ’及び３２３ｃ’を流
れるｐｎ電流は、図４に例示されたコンパレータ２１０
に給電される。
【００３９】電流ミラーを備えたこの型式の電源の作動
モードは、それ自体公知であり、従って、ここでは簡単
に述べる。ｐｐ電流が増加すると、トランジスタ３２２
の両端間の電圧降下が増大し、従って、電界効果トラン
ジスタ３２２のドレーンにおける電圧も同様に増大す
る。このことは、この電界効果トランジスタ３２２を不
活性化し、ｐ−チャンネル電界効果トランジスタ３２３
ａのドレーンにおける電圧が増大する。この電圧は、ｐ
−チャンネル電界効果トランジスタ３２２のゲートに印
加され、この電界効果トランジスタは段々と導通が減少
する。これは、そのゲート電圧が減少するからである。
従って、電界効果トランジスタ３２２は不活性化される
傾向を有し、ｐｐ電流を制限する。
モードは、それ自体公知であり、従って、ここでは簡単
に述べる。ｐｐ電流が増加すると、トランジスタ３２２
の両端間の電圧降下が増大し、従って、電界効果トラン
ジスタ３２２のドレーンにおける電圧も同様に増大す
る。このことは、この電界効果トランジスタ３２２を不
活性化し、ｐ−チャンネル電界効果トランジスタ３２３
ａのドレーンにおける電圧が増大する。この電圧は、ｐ
−チャンネル電界効果トランジスタ３２２のゲートに印
加され、この電界効果トランジスタは段々と導通が減少
する。これは、そのゲート電圧が減少するからである。
従って、電界効果トランジスタ３２２は不活性化される
傾向を有し、ｐｐ電流を制限する。
【００４０】逆に、ｐｐが減少することは、トランジス
タ３２３の両端間の電圧降下の減少、従ってｐ−チャン
ネル電界効果トランジスタ３２３ａ’、３２３ｂ’、及
び３２３ｃ’のゲートに印加される電圧の減少となる。
これらは、この結果としてさらに導通性となり、電界効
果トランジスタ３２２のゲートに印加される電界効果ト
ランジスタ３２３ａ’のドレーンにおける電圧の増加に
つながる。従って、電界効果トランジスタ３２２はさら
に導通性となり、ここを流れるｐｐ電流が増加する。ｐ
ｐ電流は安定化され、僅かに負荷にのみ依存する。電界
効果トランジスタ３２３ａ’、３２３ｂ’、及び３２３
ｃ’を通って流れるｐｎ電流は同様に安定化する。
タ３２３の両端間の電圧降下の減少、従ってｐ−チャン
ネル電界効果トランジスタ３２３ａ’、３２３ｂ’、及
び３２３ｃ’のゲートに印加される電圧の減少となる。
これらは、この結果としてさらに導通性となり、電界効
果トランジスタ３２２のゲートに印加される電界効果ト
ランジスタ３２３ａ’のドレーンにおける電圧の増加に
つながる。従って、電界効果トランジスタ３２２はさら
に導通性となり、ここを流れるｐｐ電流が増加する。ｐ
ｐ電流は安定化され、僅かに負荷にのみ依存する。電界
効果トランジスタ３２３ａ’、３２３ｂ’、及び３２３
ｃ’を通って流れるｐｎ電流は同様に安定化する。
【００４１】それ故、この電流の大きさは、電源におけ
る素子の特性、特に電界効果トランジスタ数及びそれら
のチャンネルサイズ、を適応させることにより決定され
る。
る素子の特性、特に電界効果トランジスタ数及びそれら
のチャンネルサイズ、を適応させることにより決定され
る。
【００４２】このような電流ミラーは２つの安定状態を
有する。第１の安定状態は、既に前述した状態であり、
ｐｐ及びｐｎ電流が所望の大きさに達した時に達成され
る。第２の安定状態は、ゼロに等しいｐｐ及びｐｎ電流
に対応する。この第２の安定状態は、すべての電界効果
トランジスタが不活性化された時に達成される。これは
特に、システムに電圧が印加され、ｐｐ及びｐｎ電流が
ゼロとなった後に生ずる。ｎ−チャンネルの初期化用の
電界効果トランジスタ３２０が、始動時間間隔において
電流を電流ミラー３２に通すために設けられている。電
界効果トランジスタ３２０のゲートは接地されている。
他方、ソースはマイクロ発電機１の入力Ｇ−に接続され
ている。始動用の電界効果トランジスタ３２０のドレー
ンは、ｐ−チャンネル電界効果トランジスタのゲートに
接続されている。時計ムーブメントの始動時間間隔中、
マイクロ発電機１は、接地に対して浮いている。マイク
ロ発電機１の入力における信号Ｇ−は、結果として接地
に対して大略正弦波の波形で発振する。入力Ｇ−が負で
ある、即ち、接地電圧以下であると、電界効果トランジ
スタ３２０は導通性となり、Ｇ−の負電圧が、ｐ−チャ
ンネル電界効果トランジスタ３２３ａ’、３２３ｂ’、
３２３ｃ’のゲートに印加される。このため、これらの
電界効果トランジスタは突然に導通性となり、ｐｎ電流
だけが流れ、電界効果トランジスタ３２２のゲートの電
圧が上昇し、この電界効果トランジスタはまたｐｐ電流
を導通する。上述のように、この電流は整流及び電圧逓
倍回路２の制御回路２０（図３）に印加され、この制御
回路が作動し始める。制御回路２０の出力信号は、図２
に示すように点Ｇ−における電圧がＶｓｓより低く、電
界効果トランジスタ１７、１８を活性化して、マイクロ
発電機１の入力Ｇ−を接地し、及びマイクロ発電機１の
入力Ｇ＋をＣ２へ接続するように、その状態を変える。
入力Ｇ−が接地されるや否や、電界効果トランジスタ３
２０は不活性化され、その後電流を消費することを止め
る。電源２は、それから初期化され、ｐｐ及びｐｎ電流
が急速にその所望値に達する。
有する。第１の安定状態は、既に前述した状態であり、
ｐｐ及びｐｎ電流が所望の大きさに達した時に達成され
る。第２の安定状態は、ゼロに等しいｐｐ及びｐｎ電流
に対応する。この第２の安定状態は、すべての電界効果
トランジスタが不活性化された時に達成される。これは
特に、システムに電圧が印加され、ｐｐ及びｐｎ電流が
ゼロとなった後に生ずる。ｎ−チャンネルの初期化用の
電界効果トランジスタ３２０が、始動時間間隔において
電流を電流ミラー３２に通すために設けられている。電
界効果トランジスタ３２０のゲートは接地されている。
他方、ソースはマイクロ発電機１の入力Ｇ−に接続され
ている。始動用の電界効果トランジスタ３２０のドレー
ンは、ｐ−チャンネル電界効果トランジスタのゲートに
接続されている。時計ムーブメントの始動時間間隔中、
マイクロ発電機１は、接地に対して浮いている。マイク
ロ発電機１の入力における信号Ｇ−は、結果として接地
に対して大略正弦波の波形で発振する。入力Ｇ−が負で
ある、即ち、接地電圧以下であると、電界効果トランジ
スタ３２０は導通性となり、Ｇ−の負電圧が、ｐ−チャ
ンネル電界効果トランジスタ３２３ａ’、３２３ｂ’、
３２３ｃ’のゲートに印加される。このため、これらの
電界効果トランジスタは突然に導通性となり、ｐｎ電流
だけが流れ、電界効果トランジスタ３２２のゲートの電
圧が上昇し、この電界効果トランジスタはまたｐｐ電流
を導通する。上述のように、この電流は整流及び電圧逓
倍回路２の制御回路２０（図３）に印加され、この制御
回路が作動し始める。制御回路２０の出力信号は、図２
に示すように点Ｇ−における電圧がＶｓｓより低く、電
界効果トランジスタ１７、１８を活性化して、マイクロ
発電機１の入力Ｇ−を接地し、及びマイクロ発電機１の
入力Ｇ＋をＣ２へ接続するように、その状態を変える。
入力Ｇ−が接地されるや否や、電界効果トランジスタ３
２０は不活性化され、その後電流を消費することを止め
る。電源２は、それから初期化され、ｐｐ及びｐｎ電流
が急速にその所望値に達する。
【００４３】電源は、例えば他のｎ−チャンネル電界効
果トランジスタを用い、そのゲートを電界効果トランジ
スタ３２３ａ’のドレーンに接続し、そのソースは接地
することにより容易に完成することができよう。このよ
うにして、これらの電界効果トランジスタを通る電流
は、他の構成要素、例えばクオーツ発振器３、４の構成
要素に給電するように容易に制御することができる。
果トランジスタを用い、そのゲートを電界効果トランジ
スタ３２３ａ’のドレーンに接続し、そのソースは接地
することにより容易に完成することができよう。このよ
うにして、これらの電界効果トランジスタを通る電流
は、他の構成要素、例えばクオーツ発振器３、４の構成
要素に給電するように容易に制御することができる。
【００４４】図７は、直列接続の１０個のＤ−フリップ
フロップからなる周波数分割器５０を包含する本発明の
好適な実施例を示す。信号の周波数はそれぞれのフリッ
プフロップにおいて２で除せられる。周波数分割器５０
の入力において発振器３、４により供給される基準信号
が３２ｋＨｚで発振している時、周波数分割器５０の出
力での信号の周波数は２-10 ３２ｋＨｚ即ち３２Ｈｚで
ある。この信号は、回路５００で４ｋＨｚ信号と結合さ
れて、ＤＯＷＮ信号を発生する。このＤＯＷＮ信号は、
３２Ｈｚのサイクルごとに丁度一度、及び４ｋＨｚの半
サイクル中に論理状態１となる。
フロップからなる周波数分割器５０を包含する本発明の
好適な実施例を示す。信号の周波数はそれぞれのフリッ
プフロップにおいて２で除せられる。周波数分割器５０
の入力において発振器３、４により供給される基準信号
が３２ｋＨｚで発振している時、周波数分割器５０の出
力での信号の周波数は２-10 ３２ｋＨｚ即ち３２Ｈｚで
ある。この信号は、回路５００で４ｋＨｚ信号と結合さ
れて、ＤＯＷＮ信号を発生する。このＤＯＷＮ信号は、
３２Ｈｚのサイクルごとに丁度一度、及び４ｋＨｚの半
サイクル中に論理状態１となる。
【００４５】図８はパワーオンリセット信号ｒｕｄを発
生する回路５１を例示する図である。この信号は、中で
も、初期化に当たってカウンタ６を所定値にリセット
し、エネルギ消散回路９を切るための信号である。回路
５１は、接地と給電源との間で１つのｐ−チャンネル電
界効果トランジスタ５１３と直列に配置された３つのｐ
−チャンネル電界効果トランジスタ５１０、５１１及び
５１２を包含している。これらの３つのｐ−チャンネル
電界効果トランジスタのゲートは、電源３２から来るｐ
ｐ信号を受ける。初期化の間、３つの電界効果トランジ
スタ５１０、５１１及び５１２は、電源３２に充分な電
流が供給されない限り、不活性状態に止まる。従って、
点５１６での電圧はゼロである。インバータ５５０は、
この電圧を信号ＰＯＲ１に変換する。信号ＰＯＲ１はＯ
Ｒゲート５２８により信号ＰＯＲ２と結合される。ＯＲ
ゲート５２８の出力における信号は、２つのＮＯＲゲー
ト５１７及び５１８からなり２つの入力を有するフリッ
プフロップに伝えられる。フリップフロップ５１７、５
１８の他方の入力は５つのフリップフロップ５２１−５
２６から構成される周波数分割器５２０の出力に接続さ
れている。周波数分割器５０により供給される３２Ｈｚ
の出力は、第１のフリップフロップ５２１の入力へ接続
されている。フリップフロップ５２１−５２６をリセッ
トする／ｒｅｓｅｔ入力は、インバータ５２７を介して
インバータ５１５の出力に接続されている。
生する回路５１を例示する図である。この信号は、中で
も、初期化に当たってカウンタ６を所定値にリセット
し、エネルギ消散回路９を切るための信号である。回路
５１は、接地と給電源との間で１つのｐ−チャンネル電
界効果トランジスタ５１３と直列に配置された３つのｐ
−チャンネル電界効果トランジスタ５１０、５１１及び
５１２を包含している。これらの３つのｐ−チャンネル
電界効果トランジスタのゲートは、電源３２から来るｐ
ｐ信号を受ける。初期化の間、３つの電界効果トランジ
スタ５１０、５１１及び５１２は、電源３２に充分な電
流が供給されない限り、不活性状態に止まる。従って、
点５１６での電圧はゼロである。インバータ５５０は、
この電圧を信号ＰＯＲ１に変換する。信号ＰＯＲ１はＯ
Ｒゲート５２８により信号ＰＯＲ２と結合される。ＯＲ
ゲート５２８の出力における信号は、２つのＮＯＲゲー
ト５１７及び５１８からなり２つの入力を有するフリッ
プフロップに伝えられる。フリップフロップ５１７、５
１８の他方の入力は５つのフリップフロップ５２１−５
２６から構成される周波数分割器５２０の出力に接続さ
れている。周波数分割器５０により供給される３２Ｈｚ
の出力は、第１のフリップフロップ５２１の入力へ接続
されている。フリップフロップ５２１−５２６をリセッ
トする／ｒｅｓｅｔ入力は、インバータ５２７を介して
インバータ５１５の出力に接続されている。
【００４６】初期化に当たって、信号ＰＯＲ１は、電力
が充分な電力を供給しない間は２進信号である。同様
に、信号ＰＯＲ２は、周波数分割器５からの周波数が所
定値に達しない間は２進信号である。この結果、ＯＲゲ
ート５２８の出力における信号は、クオーツ発振器及び
電源が共に作動中となるまで、ゼロではない。
が充分な電力を供給しない間は２進信号である。同様
に、信号ＰＯＲ２は、周波数分割器５からの周波数が所
定値に達しない間は２進信号である。この結果、ＯＲゲ
ート５２８の出力における信号は、クオーツ発振器及び
電源が共に作動中となるまで、ゼロではない。
【００４７】初期化に当たって、この信号は、依然とし
て１であり、フリップフロップ５２１−５２６はすべて
ゼロである。このようにして、フリップフロップ５２６
に接続されたフリップフロップ５１７、５１８の入力
は、論理状態ゼロを受け、インバータ５１５に接続され
た入力は論理状態１を受ける。信号は、インバータ５１
９により、ｒｕｄ（リセットアップダウンカウンタ）と
呼ばれゼロの論理値を有する信号に変換される。
て１であり、フリップフロップ５２１−５２６はすべて
ゼロである。このようにして、フリップフロップ５２６
に接続されたフリップフロップ５１７、５１８の入力
は、論理状態ゼロを受け、インバータ５１５に接続され
た入力は論理状態１を受ける。信号は、インバータ５１
９により、ｒｕｄ（リセットアップダウンカウンタ）と
呼ばれゼロの論理値を有する信号に変換される。
【００４８】電源が十分な電力を供給するや否や、３つ
の電界効果トランジスタ５１０−５１２は導通する。そ
れ故、点５１６における信号はＶｄｄであり、インバー
タ５１５は、ゼロの論理値を有する信号ＰＯＲ１を供給
する。クオーツ発振器が働いていると、ゼロの論理値が
ＯＲゲート５２８を介して、２つの入力を有するフリッ
プフロップ５１７、５１８へ供給され、一方、フリップ
フロップ５２１ー５２６の／ｒｅｓｅｔ入力は論理値１
を受ける。周波数分割器５２０は、供給された３２Ｈｚ
の周波数を分割し始める。１秒後、フリップフロップ５
６０の出力の信号は１に変わる。フリップフロップ５１
７、５１８の２つの入力は論理値１を受けるので、その
出力はゼロに移り、信号ｒｕｄは論理値１に達する。電
流ｐｐが充分で、クオーツ発振器が作動している間は、
この値が維持される。
の電界効果トランジスタ５１０−５１２は導通する。そ
れ故、点５１６における信号はＶｄｄであり、インバー
タ５１５は、ゼロの論理値を有する信号ＰＯＲ１を供給
する。クオーツ発振器が働いていると、ゼロの論理値が
ＯＲゲート５２８を介して、２つの入力を有するフリッ
プフロップ５１７、５１８へ供給され、一方、フリップ
フロップ５２１ー５２６の／ｒｅｓｅｔ入力は論理値１
を受ける。周波数分割器５２０は、供給された３２Ｈｚ
の周波数を分割し始める。１秒後、フリップフロップ５
６０の出力の信号は１に変わる。フリップフロップ５１
７、５１８の２つの入力は論理値１を受けるので、その
出力はゼロに移り、信号ｒｕｄは論理値１に達する。電
流ｐｐが充分で、クオーツ発振器が作動している間は、
この値が維持される。
【００４９】マイクロ発電機の停止時、例えば時計ムー
ブメントをセットしている時、コンデンサ１０（Ｃ３）
は、もはやマイクロ発電機によって給電されない。しか
しながら、電子回路は電力を消費し続けており、Ｃ３に
おける電圧Ｖｄｄは段々と降下する。この電圧が降下し
てクオーツ発振器が働かなくなると、ミース及びラッチ
信号がもはや形成されない。
ブメントをセットしている時、コンデンサ１０（Ｃ３）
は、もはやマイクロ発電機によって給電されない。しか
しながら、電子回路は電力を消費し続けており、Ｃ３に
おける電圧Ｖｄｄは段々と降下する。この電圧が降下し
てクオーツ発振器が働かなくなると、ミース及びラッチ
信号がもはや形成されない。
【００５０】しかしながら、コンデンサ５１４が十分急
速に放電されることが保証されないので、回路がもはや
充分な電圧を有しないにもかかわらず、信号ＰＯＲ１が
２進信号に移らない。しかし、周波数分割器からの周波
数がある値以下に下がるや否や、第２のパワーオンリセ
ット信号ＰＯＲ２が２進信号に移る。このようにして、
短い時間間隔の後、信号ｒｕｄが再び現れ、整流及び電
圧逓倍回路のスイッチ１７、１８、１９がこの場合にも
コンパレータ２００、２１０により直接にトリガされ
る。
速に放電されることが保証されないので、回路がもはや
充分な電圧を有しないにもかかわらず、信号ＰＯＲ１が
２進信号に移らない。しかし、周波数分割器からの周波
数がある値以下に下がるや否や、第２のパワーオンリセ
ット信号ＰＯＲ２が２進信号に移る。このようにして、
短い時間間隔の後、信号ｒｕｄが再び現れ、整流及び電
圧逓倍回路のスイッチ１７、１８、１９がこの場合にも
コンパレータ２００、２１０により直接にトリガされ
る。
【００５１】図面に例示されていない実施例では、電子
回路の始動は、周波数分割器からの信号ＰＯＲ２によっ
てのみ行なわれる。信号ＰＯＲ２はゼロのままである。
図９は、カウンタ回路６の好適な設計を例示するもので
ある。この設計では、回路６は、６ビットカウンタ６０
を包含している。このカウンタ６０は、例えば、直列接
続の６つのリセット可能なＤフリップフロップにより形
成される。出力Ｑ１ないしＱ６により形成される２進数
は、入力６０１に供給される各先行縁部で１ユニットだ
け増加する。カウンタは、信号ｒｕｄがリセット入力６
０３に供給されると、リセットされる。
回路の始動は、周波数分割器からの信号ＰＯＲ２によっ
てのみ行なわれる。信号ＰＯＲ２はゼロのままである。
図９は、カウンタ回路６の好適な設計を例示するもので
ある。この設計では、回路６は、６ビットカウンタ６０
を包含している。このカウンタ６０は、例えば、直列接
続の６つのリセット可能なＤフリップフロップにより形
成される。出力Ｑ１ないしＱ６により形成される２進数
は、入力６０１に供給される各先行縁部で１ユニットだ
け増加する。カウンタは、信号ｒｕｄがリセット入力６
０３に供給されると、リセットされる。
【００５２】ＮＡＮＤゲート６１、６２及びＯＲゲート
からなる最高検出器６３は、最高出力状態Ｑ１＝Ｑ
２．．＝Ｑ６＝１に達した時、ＮＡＮＤゲート６４によ
り、増加入力６０１における新たなＵＰパルスの導入を
ブロックする。同じようにして、最低検出器６５、６
６、６７、６８は、最低出力状態／Ｑ１＝／Ｑ２＝．．
＝／Ｑ６＝１以下でのすべてのカウントを妨げる。カウ
ンタ６０のカウント限界の外の偽のカウントは、このよ
うにして２つの状態の検出器のおかげで妨げられる。
からなる最高検出器６３は、最高出力状態Ｑ１＝Ｑ
２．．＝Ｑ６＝１に達した時、ＮＡＮＤゲート６４によ
り、増加入力６０１における新たなＵＰパルスの導入を
ブロックする。同じようにして、最低検出器６５、６
６、６７、６８は、最低出力状態／Ｑ１＝／Ｑ２＝．．
＝／Ｑ６＝１以下でのすべてのカウントを妨げる。カウ
ンタ６０のカウント限界の外の偽のカウントは、このよ
うにして２つの状態の検出器のおかげで妨げられる。
【００５３】カウンタ６により供給される信号Ｑ１−Ｑ
６は、６４の異なった制動値のコーディングを許容して
いる。Ｑ１＝Ｑ２．．＝Ｑ６＝０（レベル０）の時最小
制動であり、Ｑ１＝Ｑ２．．＝Ｑ６＝１（レベル６３）
の時最大制動である。しかしながら、本発明によれば、
マイクロ発電機の制動は、これらの最低値及び最高値の
間を直線的に増加するものではない。エネルギ消散回路
９の制動抵抗Ｒｆの両端間のエネルギ消散は、好適には
図１１のグラフにプロットしたように進展する。０と３
１との間では、マイクロ発電機１とクオーツ発振器３、
４との間のカウンタ６により積分された周波数差は僅か
である。制動は行われない。これは、時計がセットされ
た時マイクロ発電機の速い加速を許容し、公称速度に非
常に早く到達する。３２と６１との間では、エネルギ消
散が、穏やかな立ち上がりで直線的に増加する。レベル
６２以降は、エネルギ消散が、遥かに鋭い立ち上がりで
増加し、レベル６３でその最高値に到達し、マイクロ発
電機のロータは、回転し始めるとしても、激しく制動さ
れる。
６は、６４の異なった制動値のコーディングを許容して
いる。Ｑ１＝Ｑ２．．＝Ｑ６＝０（レベル０）の時最小
制動であり、Ｑ１＝Ｑ２．．＝Ｑ６＝１（レベル６３）
の時最大制動である。しかしながら、本発明によれば、
マイクロ発電機の制動は、これらの最低値及び最高値の
間を直線的に増加するものではない。エネルギ消散回路
９の制動抵抗Ｒｆの両端間のエネルギ消散は、好適には
図１１のグラフにプロットしたように進展する。０と３
１との間では、マイクロ発電機１とクオーツ発振器３、
４との間のカウンタ６により積分された周波数差は僅か
である。制動は行われない。これは、時計がセットされ
た時マイクロ発電機の速い加速を許容し、公称速度に非
常に早く到達する。３２と６１との間では、エネルギ消
散が、穏やかな立ち上がりで直線的に増加する。レベル
６２以降は、エネルギ消散が、遥かに鋭い立ち上がりで
増加し、レベル６３でその最高値に到達し、マイクロ発
電機のロータは、回転し始めるとしても、激しく制動さ
れる。
【００５４】図１０は、エネルギ消散制御手段３０を例
示している。エネルギ消散制御手段は、カウンタからの
信号Ｑ１：Ｑ６を信号Ｂ１：Ｂ６３に変換する。信号Ｂ
１：Ｂ６３は、図１２に示すエネルギ消散回路９を直接
に活性化する。図１に関連して前述したように、エネル
ギ消散回路９は、マイクロ発電機の入力Ｇ＋、Ｇ−の間
に直接に接続されている。これは、ＩＣである電子回路
内に集積された複数の抵抗９１０から９１６からなる。
エネルギ消散制御手段３０から来る信号Ｂ１ないしＢ５
及びＢ６２、Ｂ６３により制御されるスイッチ９００な
いし９０６は、並列配置の抵抗の数の変更を許容してい
る。図１１によれば、抵抗９１０ないし９１６の抵抗値
は、制御信号Ｂ１−Ｂ６３の大きさに逆比例している。
信号Ｂ６２及びＢ６３は、このようにして、例えば信号
Ｂ１よりもさらに有効な制動を制御する。
示している。エネルギ消散制御手段は、カウンタからの
信号Ｑ１：Ｑ６を信号Ｂ１：Ｂ６３に変換する。信号Ｂ
１：Ｂ６３は、図１２に示すエネルギ消散回路９を直接
に活性化する。図１に関連して前述したように、エネル
ギ消散回路９は、マイクロ発電機の入力Ｇ＋、Ｇ−の間
に直接に接続されている。これは、ＩＣである電子回路
内に集積された複数の抵抗９１０から９１６からなる。
エネルギ消散制御手段３０から来る信号Ｂ１ないしＢ５
及びＢ６２、Ｂ６３により制御されるスイッチ９００な
いし９０６は、並列配置の抵抗の数の変更を許容してい
る。図１１によれば、抵抗９１０ないし９１６の抵抗値
は、制御信号Ｂ１−Ｂ６３の大きさに逆比例している。
信号Ｂ６２及びＢ６３は、このようにして、例えば信号
Ｂ１よりもさらに有効な制動を制御する。
【００５５】スイッチ９００ないし９０６は、ｎ−チャ
ンネル電界効果トランジスタである。この電界効果トラ
ンジスタのゲートにおける電位が０である時、この電界
効果トランジスタは不活性化され、電流が流れない。し
かしながら、各電界効果トランジスタのソースにおける
電位がＶｓｓ以下となるや否や、この電界効果トランジ
スタは導通し始める。これは、抵抗がマイクロ発電機の
端子（Ｇ＋及びＧ−）間に接続されているので電流が流
れる故に、マイクロ発電機が制動されることを意味す
る。
ンネル電界効果トランジスタである。この電界効果トラ
ンジスタのゲートにおける電位が０である時、この電界
効果トランジスタは不活性化され、電流が流れない。し
かしながら、各電界効果トランジスタのソースにおける
電位がＶｓｓ以下となるや否や、この電界効果トランジ
スタは導通し始める。これは、抵抗がマイクロ発電機の
端子（Ｇ＋及びＧ−）間に接続されているので電流が流
れる故に、マイクロ発電機が制動されることを意味す
る。
【００５６】しかしながら、どの回路を用いるかに依存
して、マイクロ発電機が定格の回転速度よりも実質的に
高い回転速度を得て、このようにして可能な限り高い出
力電圧を得て、回路を始動させることが不可欠である。
しかしながら、これに関連して、Ｇ＋及びＧ−での電圧
をＶｓｓよりも低くしてマイクロ発電機を制動すること
が可能である。これは、制動のためのスイッチングトラ
ンジシタが導通し始めるからである。もしも回転速度が
速く、高い出力電圧が得られないならば、回路は、ダイ
オードの両端間の電圧降下故に始動することができな
い。
して、マイクロ発電機が定格の回転速度よりも実質的に
高い回転速度を得て、このようにして可能な限り高い出
力電圧を得て、回路を始動させることが不可欠である。
しかしながら、これに関連して、Ｇ＋及びＧ−での電圧
をＶｓｓよりも低くしてマイクロ発電機を制動すること
が可能である。これは、制動のためのスイッチングトラ
ンジシタが導通し始めるからである。もしも回転速度が
速く、高い出力電圧が得られないならば、回路は、ダイ
オードの両端間の電圧降下故に始動することができな
い。
【００５７】さて、システムの始動に当たってマイクロ
発電機がエネルギ消散回路９により制動されないために
は、少なくとも１つのｐ−チャンネル電界効果トランジ
スタと少なくとも１つのｎ−チャンネル電界効果トラン
ジスタとを直列に接続して、これらが、Ｇ＋とＧ−との
間の制動抵抗を接続するスイッチとなるようにする。本
発明によれば、このことはｐ−チャンネル電界効果トラ
ンジスタ９２０により解決されている。この電界効果ト
ランジスタ９２０は、ゲートの電位がソース電位以下の
しきい値よりも低い時だけに導通する。これは、明らか
にシステムが始動されている時の場合でなく、マイクロ
発電機が制動されておらず、システムを始動することが
可能である。
発電機がエネルギ消散回路９により制動されないために
は、少なくとも１つのｐ−チャンネル電界効果トランジ
スタと少なくとも１つのｎ−チャンネル電界効果トラン
ジスタとを直列に接続して、これらが、Ｇ＋とＧ−との
間の制動抵抗を接続するスイッチとなるようにする。本
発明によれば、このことはｐ−チャンネル電界効果トラ
ンジスタ９２０により解決されている。この電界効果ト
ランジスタ９２０は、ゲートの電位がソース電位以下の
しきい値よりも低い時だけに導通する。これは、明らか
にシステムが始動されている時の場合でなく、マイクロ
発電機が制動されておらず、システムを始動することが
可能である。
【００５８】ｎ−チャンネル電界効果トランジスタ及び
ｐ−チャンネル電界効果トランジスタは、Ｖｓｓ及びＶ
ｄｄの近辺のみで良好なスイッチとして用いることがで
きる。もしもドレーン及び源における電位がＶｄｄ及び
Ｖｓｓとの間のいずれかの値であれば、ＶｄｄまたはＶ
ｓｓでゲートをトリガしてこれらの電界効果トランジス
タを導通させるに充分でない。
ｐ−チャンネル電界効果トランジスタは、Ｖｓｓ及びＶ
ｄｄの近辺のみで良好なスイッチとして用いることがで
きる。もしもドレーン及び源における電位がＶｄｄ及び
Ｖｓｓとの間のいずれかの値であれば、ＶｄｄまたはＶ
ｓｓでゲートをトリガしてこれらの電界効果トランジス
タを導通させるに充分でない。
【００５９】これは正に、エネルギ消散回路９と電圧倍
増器のスイッチ１９との問題である。
増器のスイッチ１９との問題である。
【００６０】このような条件下で電界効果トランジスタ
をスイッチとして用いるためには、ｎ−チャンネル電界
効果トランジスタのゲートは、Ｖｄｄよりも高い電圧で
トリガして、この電界効果トランジスタをよく導通させ
なければならない。同じことがｐ−チャンネル電界効果
トランジスタについても云え、そのゲートはＶｓｓより
も低い少なくとも１つのしきい値である電圧により活性
化されて、この電界効果トランジスタを正しく導通させ
なければならない。
をスイッチとして用いるためには、ｎ−チャンネル電界
効果トランジスタのゲートは、Ｖｄｄよりも高い電圧で
トリガして、この電界効果トランジスタをよく導通させ
なければならない。同じことがｐ−チャンネル電界効果
トランジスタについても云え、そのゲートはＶｓｓより
も低い少なくとも１つのしきい値である電圧により活性
化されて、この電界効果トランジスタを正しく導通させ
なければならない。
【００６１】電界効果トランジスタ９２０は、Ｖｓｓで
は活性化されず、活性状態ではＶｓｓよりも実質的に低
い電圧のＬＶ信号により活性化される。回路３０におけ
るＬＶの形成について、以下で詳述する。
は活性化されず、活性状態ではＶｓｓよりも実質的に低
い電圧のＬＶ信号により活性化される。回路３０におけ
るＬＶの形成について、以下で詳述する。
【００６２】同様にして、ｎ−チャンネル電界効果トラ
ンジスタ９００：９０６は、カウンタからの信号Ｑ１：
Ｑ６によって直接にトリガされ得ない。これは、これら
の信号がＶｄｄよりも高くなり得ないからである。従っ
て、これらの電界効果トランジスタは、信号Ｂ１：Ｂ６
３により活性化される。信号Ｂ１：Ｂ６３の論理状態は
Ｑ１：Ｑ６の論理状態に対応するが、その電圧は２倍で
ある。この目的のため、信号Ｑ１−Ｑ５は、レベルシフ
タ３０１−３０５によりエネルギ消散制御手段３０内の
出力信号Ｂ１−Ｂ５に変換される。
ンジスタ９００：９０６は、カウンタからの信号Ｑ１：
Ｑ６によって直接にトリガされ得ない。これは、これら
の信号がＶｄｄよりも高くなり得ないからである。従っ
て、これらの電界効果トランジスタは、信号Ｂ１：Ｂ６
３により活性化される。信号Ｂ１：Ｂ６３の論理状態は
Ｑ１：Ｑ６の論理状態に対応するが、その電圧は２倍で
ある。この目的のため、信号Ｑ１−Ｑ５は、レベルシフ
タ３０１−３０５によりエネルギ消散制御手段３０内の
出力信号Ｂ１−Ｂ５に変換される。
【００６３】本発明の他の実施例（図示してない）で
は、同様な理由から整流及び電圧逓倍回路２のスイッチ
１８は、信号ｐａｒと同じ論理状態を有するが、これよ
りも高い電圧の信号によりトリガされる。これは、スイ
ッチ１７及び１９をトリガする信号ｐａｒ及びｓｅｒの
電圧を２倍とすることにより、同様に可能となろう。
は、同様な理由から整流及び電圧逓倍回路２のスイッチ
１８は、信号ｐａｒと同じ論理状態を有するが、これよ
りも高い電圧の信号によりトリガされる。これは、スイ
ッチ１７及び１９をトリガする信号ｐａｒ及びｓｅｒの
電圧を２倍とすることにより、同様に可能となろう。
【００６４】図１０のレベルシフタ３０１−３０５は、
コンデンサＣ３の電圧Ｖｄｄを電圧倍増器３１（図示し
てない）により２倍とすることにより得られる電圧ＨＶ
により給電される。この回路を信頼性をもって始動させ
るために、この電圧倍増器は、初期化の時でも少なくと
もＶｄｄに等しい電圧を供給するように作られていなけ
ればならない。このため、電圧倍増器３１は、例えば前
述の信号ｒｕｄによりトリガされて、初期化の時に電圧
Ｖｄｄを供給し、クオーツ発振器及び電源が両方とも作
動している時信号ｒｕｄがその状態を変えた後だけに、
電圧ＨＶを得るのである。
コンデンサＣ３の電圧Ｖｄｄを電圧倍増器３１（図示し
てない）により２倍とすることにより得られる電圧ＨＶ
により給電される。この回路を信頼性をもって始動させ
るために、この電圧倍増器は、初期化の時でも少なくと
もＶｄｄに等しい電圧を供給するように作られていなけ
ればならない。このため、電圧倍増器３１は、例えば前
述の信号ｒｕｄによりトリガされて、初期化の時に電圧
Ｖｄｄを供給し、クオーツ発振器及び電源が両方とも作
動している時信号ｒｕｄがその状態を変えた後だけに、
電圧ＨＶを得るのである。
【００６５】論理状態”６２”は、信号Ｂ２、Ｂ３、Ｂ
４、及びＢ５が、すべて２進値１（１０進数６２は２進
数１１１１１０に対応）である時、ＡＮＤゲート３０６
により示される。ＡＮＤゲート３０６は信号Ｂ２ないし
Ｂ５を乗じ、カウントがレベル３０または３１に達した
時だけに、論理状態１を有する信号Ｂ６２を供給する。
第２のＡＮＤゲートは、Ｂ６２にＢ１を乗じて、論理状
態”６３”信号Ｂ６３により示されるようにする。信号
Ｂ６２及びＢ６３は、それぞれ直接にトランジスタ９０
５及び９０６を制御する。
４、及びＢ５が、すべて２進値１（１０進数６２は２進
数１１１１１０に対応）である時、ＡＮＤゲート３０６
により示される。ＡＮＤゲート３０６は信号Ｂ２ないし
Ｂ５を乗じ、カウントがレベル３０または３１に達した
時だけに、論理状態１を有する信号Ｂ６２を供給する。
第２のＡＮＤゲートは、Ｂ６２にＢ１を乗じて、論理状
態”６３”信号Ｂ６３により示されるようにする。信号
Ｂ６２及びＢ６３は、それぞれ直接にトランジスタ９０
５及び９０６を制御する。
【００６６】前述のように、エネルギ消散制御手段３０
は、エネルギ消散回路９内のｐ−チャンネル電界効果ト
ランジスタ９２０をトリガするためのＬＶ信号を供給す
る。ＬＶ信号はレベルシフタ３００により発生させる。
前述のように、電界効果トランジスタ９２０を正しく導
通させるためには、活性状態のＬＶ信号の電圧は、Ｖｓ
ｓよりも低い少なくとも１つのしきい値でなければなら
ない。この理由から、レベルシフタ３００の出力は、コ
ンデンサ３００５に接続されている。ダイオードとして
機能するトランジスタ３００６が、コンデンサ３００５
の他端と点／ｒｕｄとの間に接続されている。トランジ
スタ３００６は例えば４００ｍＶのしきい値を有する。
レベルシフタ３００が電圧ＨＶを供給する時、コンデン
サ３０５に充電された電圧は、△Ｕ ＨＶ−Ｕｅ であ
る。もしもレベルシフタ３００の出力における電圧が、
突然にＶｓｓに落ちると、ＬＶ信号の電圧はＶｓｓ−
（ＨＶ−Ｕｅ）に落ちる。これは、トランジスタ９２０
を導通させる。
は、エネルギ消散回路９内のｐ−チャンネル電界効果ト
ランジスタ９２０をトリガするためのＬＶ信号を供給す
る。ＬＶ信号はレベルシフタ３００により発生させる。
前述のように、電界効果トランジスタ９２０を正しく導
通させるためには、活性状態のＬＶ信号の電圧は、Ｖｓ
ｓよりも低い少なくとも１つのしきい値でなければなら
ない。この理由から、レベルシフタ３００の出力は、コ
ンデンサ３００５に接続されている。ダイオードとして
機能するトランジスタ３００６が、コンデンサ３００５
の他端と点／ｒｕｄとの間に接続されている。トランジ
スタ３００６は例えば４００ｍＶのしきい値を有する。
レベルシフタ３００が電圧ＨＶを供給する時、コンデン
サ３０５に充電された電圧は、△Ｕ ＨＶ−Ｕｅ であ
る。もしもレベルシフタ３００の出力における電圧が、
突然にＶｓｓに落ちると、ＬＶ信号の電圧はＶｓｓ−
（ＨＶ−Ｕｅ）に落ちる。これは、トランジスタ９２０
を導通させる。
【００６７】システムが初期化されると、信号／ｒｕｄ
は２進信号となり、ＬＶもまた、２進信号のままで、ト
ランジスタ９２０は不活性化される。トランジスタ９２
０は、信号／ｒｕｄが２進数ゼロとなるまで導通しな
い。
は２進信号となり、ＬＶもまた、２進信号のままで、ト
ランジスタ９２０は不活性化される。トランジスタ９２
０は、信号／ｒｕｄが２進数ゼロとなるまで導通しな
い。
【００６８】レベルシフタ３００は、信号／ｂが２進値
ゼロである時エネルギ消散回路９が制動するように信号
／ｂにより制御される。信号／ｂは、信号Ｑ６とｐとを
論理的に結合するＮＡＮＤゲート３０８０により伝達さ
れる。これら２つの信号の少なくとも１つがゼロである
時、信号／ｂは１である。例えば、Ｑ６がゼロ、即ちカ
ウンタ６が少なくともレベル１６に達していない時は、
信号／ｂは１であり、エネルギ消散回路９は、図１１の
グラフに従ってカウンタｏｎのレベル１６からだけ制動
することができる。回路３０８によるパルス信号ｐの形
成については、既に図５の（Ａ）を参照して説明した。
この結果、パルス信号ｐは、１６ｋＨｚ半サイクル中、
１ｋＨｚサイクルごとに１度を除いては、常に１の値を
有する。これは、ＬＶを生じたコンデンサの再充電の目
的のためである。ここでは、制動は、１ミリ秒に１回パ
ルス信号ｐにより中断される（パルス化制動）。しかし
ながら、ＬＶ１及びＬＶ２、従って２つのｐ−チャンネ
ルトランジスタを用いる他の解決手段も考えられる。こ
の場合、制動は中断されない。
ゼロである時エネルギ消散回路９が制動するように信号
／ｂにより制御される。信号／ｂは、信号Ｑ６とｐとを
論理的に結合するＮＡＮＤゲート３０８０により伝達さ
れる。これら２つの信号の少なくとも１つがゼロである
時、信号／ｂは１である。例えば、Ｑ６がゼロ、即ちカ
ウンタ６が少なくともレベル１６に達していない時は、
信号／ｂは１であり、エネルギ消散回路９は、図１１の
グラフに従ってカウンタｏｎのレベル１６からだけ制動
することができる。回路３０８によるパルス信号ｐの形
成については、既に図５の（Ａ）を参照して説明した。
この結果、パルス信号ｐは、１６ｋＨｚ半サイクル中、
１ｋＨｚサイクルごとに１度を除いては、常に１の値を
有する。これは、ＬＶを生じたコンデンサの再充電の目
的のためである。ここでは、制動は、１ミリ秒に１回パ
ルス信号ｐにより中断される（パルス化制動）。しかし
ながら、ＬＶ１及びＬＶ２、従って２つのｐ−チャンネ
ルトランジスタを用いる他の解決手段も考えられる。こ
の場合、制動は中断されない。
【００６９】システムを安定化するために、コンデンサ
Ｃ１、Ｃ２及びＣ３の充電は制動とは別にされなければ
ならない、即ち制動の瞬間は、充電に依存してはならな
い。図１０に示す回路では、制動は全期間中に起きる。
その結果、電圧降下は比較的少ない。さらに云うと、こ
の電圧降下は、きつい制動を掛けた時だけに生ずる。こ
れは、高駆動の瞬間にほとんど等しく、従って、衝撃が
与えられた後マイクロ発電機が再び急激に加速され、シ
ステムに再び電力が供給される時に確かに起こり得る。
しかしながら、制動と充電とを分離することも可能であ
る。例えば、正及び負の半波の一方の間、先ず制動だけ
が生じ、次の正及び負の半波の間は、コンデンサの充電
だけを行うのである。このようにして、制動により生じ
る電圧降下をなくし、コンデンサを最大限に充電するこ
とができる。
Ｃ１、Ｃ２及びＣ３の充電は制動とは別にされなければ
ならない、即ち制動の瞬間は、充電に依存してはならな
い。図１０に示す回路では、制動は全期間中に起きる。
その結果、電圧降下は比較的少ない。さらに云うと、こ
の電圧降下は、きつい制動を掛けた時だけに生ずる。こ
れは、高駆動の瞬間にほとんど等しく、従って、衝撃が
与えられた後マイクロ発電機が再び急激に加速され、シ
ステムに再び電力が供給される時に確かに起こり得る。
しかしながら、制動と充電とを分離することも可能であ
る。例えば、正及び負の半波の一方の間、先ず制動だけ
が生じ、次の正及び負の半波の間は、コンデンサの充電
だけを行うのである。このようにして、制動により生じ
る電圧降下をなくし、コンデンサを最大限に充電するこ
とができる。
【図面の簡単な説明】
【図１】本発明の電子回路のブロック図である。
【図２】整流及び電圧逓倍回路の略図である。
【図３】整流及び電圧逓倍回路に用いられる第１の比較
器の略図である。
器の略図である。
【図４】整流及び電圧逓倍回路に用いられる第２の比較
器の略図である。
器の略図である。
【図５】（Ａ）は、２つの信号、ラッチ及びミースを発
生する論理回路の略図、（Ｂ）は、ラッチ信号及びミー
ス信号の波形図である。
生する論理回路の略図、（Ｂ）は、ラッチ信号及びミー
ス信号の波形図である。
【図６】回路の各部分に電力を供給する電源の略図であ
る。
る。
【図７】クオーツ発振器により発生する周波数を分割す
る周波数分割器の略図である。
る周波数分割器の略図である。
【図８】初期化に当たってシステムを立ち上がらせる回
路の略図である。
路の略図である。
【図９】読み取り値が発電機と基準周波数との周波数差
に依存するカウンタの略図である。
に依存するカウンタの略図である。
【図１０】エネルギ消散回路のエネルギ消散を制御する
制御回路の略図である。
制御回路の略図である。
【図１１】カウンタの読み取り値の関数として選定され
た抵抗Ｒｆに流れる制動電流を示すグラフである。
た抵抗Ｒｆに流れる制動電流を示すグラフである。
【図１２】エネルギ消散回路の略図である。
１ マイクロ発電機 ２ 整流及び電圧逓倍回路 ３ 発振器 ４ 発振器 ５ 周波数分割器 ６ カウンタ ７ ヒステリシスコンパレータ ８ 非一致回路 ９ エネルギ消散回路 １０ コンデンサ １１ 電子回路 １５、１６ コンデンサ １７、１８、１９ スイッチ ２０、２１ 制御回路 ３０ エネルギ消散制御手段 ３１ 内部電圧倍増器（エネルギ消散制御回路） ３２ 電源 ５０ 周波数分割器 ５１ 初期化手段 ２００、２１０ コンパレータ ２０１ 蓄積手段 ２１１ 蓄積手段 ３００、３０１、３０２、３０３、３０４、３０５ レ
ベルシフタ ３２０ トランジスタ ３２１ 抵抗 ３２２ トランジスタ ３２３ａ、３２３ｂ、３２３ｃ トランジスタ ３００５ コンデンサ ３００６ トランジスタ ３０８０、３０８１ ＮＡＮＤゲート ３０８２ インバータ ３０８３ ＡＮＤゲート ３０８４ ＯＲゲート ３０８５ ＮＡＮＤゲート ５１０、５１１、５１２ トランジスタ ５１４ コンデンサ ５１５ インバータ ５１７、５１８ フリップフロップ ５１９ インバータ ５２０ 周波数分割器 ５２１、５２２、５２３、５２４、５２５、５２６ フ
リップフロップ ５２７ インバータ ５２８ ＯＲゲート ５６０ フリップフロップ ５５０ インバータ ６０ カウンタ ６１、６２ ＮＡＮＤゲート ６３ 最高検出器 ６４ ＮＡＮＤゲート ６５、６６、６７、６８ 最低検出器 ６０１ 入力 ６０３ リセット入力 ９００、９０１、９０２、９０３、９０４、９０５、９
０６ スイッチ ９１０、９１１、９１２、９１３、９１４、９１５、９
１６ 抵抗 ９２０ トランジスタ
ベルシフタ ３２０ トランジスタ ３２１ 抵抗 ３２２ トランジスタ ３２３ａ、３２３ｂ、３２３ｃ トランジスタ ３００５ コンデンサ ３００６ トランジスタ ３０８０、３０８１ ＮＡＮＤゲート ３０８２ インバータ ３０８３ ＡＮＤゲート ３０８４ ＯＲゲート ３０８５ ＮＡＮＤゲート ５１０、５１１、５１２ トランジスタ ５１４ コンデンサ ５１５ インバータ ５１７、５１８ フリップフロップ ５１９ インバータ ５２０ 周波数分割器 ５２１、５２２、５２３、５２４、５２５、５２６ フ
リップフロップ ５２７ インバータ ５２８ ＯＲゲート ５６０ フリップフロップ ５５０ インバータ ６０ カウンタ ６１、６２ ＮＡＮＤゲート ６３ 最高検出器 ６４ ＮＡＮＤゲート ６５、６６、６７、６８ 最低検出器 ６０１ 入力 ６０３ リセット入力 ９００、９０１、９０２、９０３、９０４、９０５、９
０６ スイッチ ９１０、９１１、９１２、９１３、９１４、９１５、９
１６ 抵抗 ９２０ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G04C 10/00 G04B 1/10 G04B 17/00
Claims (49)
- 【請求項１】 マイクロ発電機（１）に接続され得る第
１の入力（Ｇ−）及び第２の入力（Ｇ＋）と、 所定の周波数の基準信号を供給する発振器（３、４）
と、 前記マイクロ発電機（１）を制動するエネルギ消散回路
と、 前記基準信号及び前記入力（Ｇ−，Ｇ＋）間の信号の関
数として前記エネルギ消散回路（９）のエネルギ消散を
制御するエネルギ消散制御手段（５、６、８、３０、３
１）と、 少なくとも１つのスイッチ（１７、１８、１９）を介し
て前記マイクロ発電機により充電され得る少なくとも１
つのコンデンサ（Ｃ１；Ｃ２；Ｃ３）を包含し、前記第
１及び第２の入力間の信号を整流し逓倍する整流及び逓
倍回路（２）と、 前記スイッチ（１７、１８、１９）
の少なくとも１つの制御回路（２０、２１）とを包含す
る、マイクロ発電機（１）の回転速度を調節する電子回
路において、前記制御回路（２０、２１）が、前記少な
くとも１つのコンデンサ（Ｃ１、Ｃ２、Ｃ３）の両端の
電圧を比較する少なくとも１つのコンパレータ（２０
０、２１０）と、前記スイッチがブロックされている即
ち前記スイッチに電流が流れていない第１の期間中は前
記少なくとも１つのコンパレータからの少なくとも１つ
の制御信号を蓄積し、第２の期間中は前記少なくとも１
つの制御信号により前記スイッチの開放をトリガする即
ち前記スイッチに電流を流すように制御する少なくとも
１つの蓄積手段（２０１、２１１）とを包含することを
特徴とする電子回路。 - 【請求項２】 請求項１記載の電子回路において、前記
マイクロ発電機からの信号の各第２サイクル中に制動が
ブロックされるようにしたことを特徴とする電子回路。 - 【請求項３】 請求項１記載の電子回路において、前記
エネルギ消散回路（９）が、前記マイクロ発電機への接
続のために前記入力（Ｇ−，Ｇ＋）間に接続されている
ことを特徴とする電子回路。 - 【請求項４】 請求項１記載の電子回路において、前記
エネルギ消散回路（９）が、前記マイクロ発電機により
充電された前記コンデンサ（１０）へ接続するために前
記入力間に接続されていることを特徴とする電子回路。 - 【請求項５】 請求項１記載の電子回路において、前記
エネルギ消散制御手段（５、６、７、３０、３１）が、
カウンタ（６）を有し、該カウンタのカウントが、前記
マイクロ発電機（１）と前記発振器（３、４）との間の
周波数差に依存し、前記エネルギ消散回路のエネルギ消
散が前記カウントの関数となるようにしたことを特徴と
する電子回路。 - 【請求項６】 請求項５記載の電子回路において、前記
カウンタ（６）のカウントが、前記２つの入力（Ｇ−，
Ｇ＋）間の信号からの増加信号（ＵＰ）の各パルスによ
り増加し、前記発振器（３、４）からの減少信号（ＤＯ
ＷＮ）の各パルスにより減少するようにしたことを特徴
とする電子回路。 - 【請求項７】 請求項６記載の電子回路において、電圧
が回路に印加された時に所定値に前記カウンタ（６）を
リセットする手段（５１、ｒｕｄ）を包含することを特
徴とする電子回路。 - 【請求項８】 請求項１記載の電子回路において、初期
化手段（５１）を包含し、該初期化手段が、安定化され
た電源（３２）により供給された電流が所定値に到達し
ない間は特定値の信号（ＰＯＲ１）を伝達し、前記安定
化された電源（３２）により供給される電流が前記所定
値を越えるや否や前記特定値とは反対の値の信号を伝達
するようにしたことを特徴とする電子回路。 - 【請求項９】 請求項１記載の電子回路において、前記
発振器が作動していない限り特定値の信号（ＰＯＲ２）
を伝達し、前記発振器が作動するや否や前記特定値とは
反対の値の信号を伝達するようにしたことを特徴とする
電子回路。 - 【請求項１０】 請求項１記載の電子回路において、 初期化手段（５１）を有し、安定化された電源（３２）
により供給された電流が所定値に達しない内は限り特定
値を有し、前記安定化された電源（３２）により供給さ
れた電流が前記所定値を越えるや否や前記特定値とは反
対の値を有する第１のパワーオンリセット信号（ＰＯＲ
１）、 前記発振器が作動していない間は特定値を有し、前記発
振器が作動するや否や前記特定値とは反対の値を有する
第２のパワーオンリセット信号（ＰＯＲ２）とを伝達す
るものであり、該手段は下記の２つの信号： さらに、該初期化手段が、前記２つのパワーオンリセッ
ト信号（ＰＯＲ１、ＰＯＲ２）を結合する手段（５２
８）を包含することを特徴とする電子回路。 - 【請求項１１】 請求項８ないし１０のいずれかに記載
の電子回路において、前記初期化手段（５１）が遅延手
段（５１０）を包含することを特徴とする電子回路。 - 【請求項１２】 請求項５記載の電子回路において、前
記エネルギ消散回路（９）のエネルギ消散が少なくとも
３つの特定値をとることを特徴とする電子回路。 - 【請求項１３】 請求項１記載の電子回路において、電
圧が電子回路に印加された時、前記エネルギ消散回路
（９）のエネルギ消散を最小限とする手段（５１）を備
えたことを特徴とする電子回路。 - 【請求項１４】 請求項１記載の電子回路において、前
記発振器（３、４）が周波数分割器（５０）に接続され
ていることを特徴とする電子回路。 - 【請求項１５】 請求項１記載の電子回路において、前
記エネルギ消散制御手段（５、６、７、３０、３１）
が、前記第１及び第２の入力（Ｇ−，Ｇ＋）間の信号を
比較するヒステリシスコンパレータ（７）と、該ヒステ
リシスコンパレータ（７）の出力に接続され前記増加信
号（ＵＰ）を伝達する非一致回路（８）とを包含するこ
とを特徴とする電子回路。 - 【請求項１６】 請求項１記載の電子回路において、前
記整流及び電圧逓倍回路（２）が、電子回路へ電圧を印
加する時１つまたはそれ以上の数の受動素子を介して充
電される少なくとも１つのコンデンサ（１０、１５、１
６）を包含し、前記受動素子が、コンデンサ（１０、１
５、１６）に充電された電圧が能動素子（１７、１８、
１９）を活性化するに充分となるや否や該能動素子によ
り置き換えられるようにしたことを特徴とする電子回
路。 - 【請求項１７】 マイクロ発電機（１）に接続され得る
第１の入力（Ｇ−）及び第２の入力（Ｇ＋）と、所定の
周波数の基準信号を供給する発振器（３、４）と、前記
マイクロ発電機（１）を制動するエネルギ消散回路と、
前記基準信号及び前記入力（Ｇ−，Ｇ＋）間の信号の関
数として前記エネルギ消散回路（９）のエネルギ消散を
制御するエネルギ消散制御手段（５、６、８、３０、３
１）と、前記第１及び第２の入力間の信号を整流し逓倍
する整流及び電圧逓倍回路（２）とを包含し、前記エネ
ルギ消散回路（９）が並列接続素子網を有し、各素子は
スイッチ（９００、９０６）と直列の抵抗（９１０−９
１６）を包含し、該エネルギ消散回路の全抵抗が所定結
合のスイッチ（９００、９０６）に接続することにより
制御可能とされた、マイクロ発電機（１）の回転速度を
調節する電子回路において、 前記抵抗（９１０：９１６）に直列のスイッチ（９００
−９０６）がｎ−チャンネル電界効果トランジスタであ
ること、 前記エネルギ消散回路がさらに、並列接続の前記素子網
（９００：９１６）に接続された少なくとも１つのｐ−
チャンネル電界効果トランジスタを包含すること、電子
回路が作動状態になった時前記ｐ−チャンネル電界効果
トランジスタ（９２０）を不活性化するため、前記ｐ−
チャンネル電界効果トランジスタ（９２０）を制御する
手段（３０８０、３００）とを包含することを特徴とす
る電子回路。 - 【請求項１８】 請求項１７記載の電子回路において、
前記ｎ−チャンネル電界効果トランジスタがＶｄｄより
も高い電圧によりトリガされるようにしたこと、及び前
記ｐ−チャンネル電界効果トランジスタがＶｓｓよりも
低い少なくとも１つのしきい値である電圧によりトリガ
されるようにしたことを特徴とする電子回路。 - 【請求項１９】 請求項１７記載の電子回路において、
前記マイクロ発電機からの信号の各第２のサイクル中に
制動がブロックされるようにしたことを特徴とする電子
回路。 - 【請求項２０】 請求項１７記載の電子回路において、
前記エネルギ消散回路（９）が、前記マイクロ発電機へ
の接続のために前記入力（Ｇ−、Ｇ＋）間に接続されて
いることを特徴とする電子回路。 - 【請求項２１】 請求項１７記載の電子回路において、
前記エネルギ消散制御回路（５、６、７、３０、３１）
が、カウンタ（６）を包含し、このカウンタのカウント
が、前記マイクロ発電機（１）と前記発振器（３、４）
との間の周波数差の関数であり、前記エネルギ消散回路
のエネルギ消散が前記カウントの関数であることを特徴
とする電子回路。 - 【請求項２２】 請求項２１記載の電子回路において、
前記カウンタ（６）のカウントが、前記２つの入力（Ｇ
−、Ｇ＋）間の信号からの増加信号（ＵＰ）の各パルス
により増加し、前記発振器（３、４）からの減少信号
（ＤＯＷＮ）の各パルスにより減少するようにしたこと
を特徴とする電子回路。 - 【請求項２３】 請求項２２記載の電子回路において、
電圧が回路に印加された時に所定値に前記カウンタ
（６）をリセットする手段（５１、ｒｕｄ）を包含する
ことを特徴とする電子回路。 - 【請求項２４】 請求項１７記載の電子回路において、
初期化手段（５１）を包含し、該初期化手段が、安定化
された電源（３２）により供給された電流が所定値に到
達しない間は特定値の信号（ＰＯＲ１）を伝達し、前記
安定化された電源（３２）により供給される電流が前記
所定値を越えるや否や前記特定値とは反対の値の信号を
伝達するようにしたことを特徴とする電子回路。 - 【請求項２５】 請求項１７記載の電子回路において、
前記発振器が作動していない限り特定値の信号（ＰＯＲ
２）を伝達し、前記発振器が作動するや否や前記特定値
とは反対の値の信号を伝達する初期化手段を包含するこ
とを特徴とする電子回路。 - 【請求項２６】 請求項１７記載の電子回路において、
安定化された電源（３２）により供給された電流が所定
値に達しない内は特定値を有し、前記安定化された電源
（３２）により供給された電流が前記所定値を越えるや
否や前記特定値とは反対の値を有する第１のパワーオン
リセット信号（ＰＯＲ１）と、前記発振器が作動してい
ない間は特定値を有し、前記発振器が作動するや否や前
記特定値とは反対の値を有する第２のパワーオンリセッ
ト信号（ＰＯＲ２）とを伝達する初期化手段（５１）を
包含し、さらに、該初期化手段が、前記２つのパワーオ
ンリセット信号（ＰＯＲ１、ＰＯＲ２）を結合する手段
（５２８）を包含することを特徴とする電子回路。 - 【請求項２７】 請求項２４ないし２６のいずれかに記
載の電子回路において、前記初期化手段（５１）が遅延
手段（５１０）を包含することを特徴とする電子回路。 - 【請求項２８】 請求項２１記載の電子回路において、
前記エネルギ消散回路（９）のエネルギ消散が少なくと
も３つの特定値をとることを特徴とする電子回路。 - 【請求項２９】 請求項１７記載の電子回路において、
電圧が電子回路に印加された時、前記エネルギ消散回路
（９）のエネルギ消散を最小限とする手段（５１）を備
えたことを特徴とする電子回路。 - 【請求項３０】 請求項１７記載の電子回路において、
前記発振器（３、４）が周波数分割器（５０）に接続さ
れていることを特徴とする電子回路。 - 【請求項３１】 請求項１７記載の電子回路において、
前記エネルギ消散制御手段（５、６、７、３０、３１）
が、前記第１及び第２の入力（Ｇ−，Ｇ＋）間の信号を
比較するヒステリシスコンパレータ（７）と、該ヒステ
リシスコンパレータ（７）の出力に接続され前記増加信
号（ＵＰ）を伝達する非一致回路（８）とを包含するこ
とを特徴とする電子回路。 - 【請求項３２】 請求項１７記載の電子回路において、
前記整流及び電圧逓倍回路（２）が、電子回路へ電圧を
印加する時１つまたはそれ以上の数の受動素子を介して
充電される少なくとも１つのコンデンサ（１０、１５、
１６）を包含し、前記受動素子が、コンデンサ（１０、
１５、１６）に充電された電圧が能動素子（１７、１
８、１９）を活性化するに充分となるや否や該能動素子
により置き換えられるようにしたことを特徴とする電子
回路。 - 【請求項３３】 マイクロ発電機（１）に接続され得る
第１の入力（Ｇ−）及び第２の入力（Ｇ＋）と、前記第
１の入力（Ｇ−）と電子回路の基準点との間に接続され
た少なくとも１つのスイッチ（１７）と第１のスイッチ
を制御する制御回路（２０）とを包含し、前記第１及び
第２の入力間の信号を整流し逓倍する整流及び逓倍回路
（２）と、所定の周波数の基準信号を供給する発振器
（３、４）と、前記マイクロ発電機（１）を制動するエ
ネルギ消散回路と、前記基準信号及び前記入力（Ｇ−、
Ｇ＋）間の信号の関数として、前記エネルギ消散回路
（９）のエネルギ消散を制御するエネルギ消散制御手段
（５、６、８、３０、３１）と、特に前記整流及び電圧
逓倍回路（２）内の前記制御回路（２０）に給電する安
定化された電源（３２）とを包含する、マイクロ発電機
（１）の回転速度を調節する電子回路において、 前記安定化された電源（３２）が、電流を該電源へ供給
したり、または該電源から供給されることを許容する初
期化トランジスタ（３２０）を包含することを特徴とす
る電子回路。 - 【請求項３４】 請求項３３記載の電子回路において、
前記初期化トランジスタ（３２０）が前記第１の入力
（Ｇ−）と前記電圧基準点とに、前記第１の入力（Ｇ
−）が前記基準点に対して電位差を呈する限り電流を前
記電源により供給するように接続されていることを特徴
とする電子回路。 - 【請求項３５】 請求項３３記載の電子回路において、
前記基準点が接地であり、前記初期化トランジスタ（３
２０）がｎ−チャンネル電界効果トランジスタであり、
そのゲートが接地されており、そのソースが前記第１の
入力（Ｇ−）に接続されていることを特徴とする電子回
路。 - 【請求項３６】 請求項３３記載の電子回路において、
前記マイクロ発電機からの信号の１つおきのサイクル中
に制動がブロックされるようにしたことを特徴とする電
子回路。 - 【請求項３７】 請求項３３記載の電子回路において、
前記エネルギ消散回路（９）が、前記マイクロ発電機へ
の接続のために前記入力（Ｇ−、Ｇ＋）間に接続されて
いることを特徴とする電子回路。 - 【請求項３８】 請求項３３記載の電子回路において、
前記エネルギ消散制段（５、６、７、３０、３１）が、
カウンタ（６）を有し、該カウンタのカウントが、前記
マイクロ発電機（１）と前記発振器（３、４）との間の
周波数差に依存し、前記エネルギ消散回路のエネルギ消
散が前記カウントの関数となるようにしたことを特徴と
する電子回路。 - 【請求項３９】 請求項３８記載の電子回路において、
前記カウンタ（６）のカウントが、前記２つの入力（Ｇ
−、Ｇ＋）間の信号からの増加信号（ＵＰ）の各パルス
により増加し、前記発振器（３、４）からの減少信号
（ＤＯＷＮ）の各パルスにより減少するようにしたこと
を特徴とする電子回路。 - 【請求項４０】 請求項３９記載の電子回路において、
電圧が回路に印加された時に所定値に前記カウンタ
（６）をリセットする手段（５１、ｒｕｄ）を包含する
ことを特徴とする電子回路。 - 【請求項４１】 請求項３３記載の電子回路において、
初期化手段（５１）を包含し、該初期化手段が、安定化
された電源（３２）により供給される電流が所定値に到
達しない間は特定値の信号（ＰＯＲ１）を伝達し、前記
安定化された電源（３２）により供給される電流が前記
所定値を越えるや否や前記特定値とは反対の値の信号を
伝達するようにしたことを特徴とする電子回路。 - 【請求項４２】 請求項３３記載の電子回路において、
前記発振器が作動していない限り特定値の信号（ＰＯＲ
２）を伝達し、前記発振器が作動するや否や前記特定値
とは反対の値の信号を伝達する初期化手段を包含するこ
とを特徴とする電子回路。 - 【請求項４３】 請求項３３記載の電子回路において、
前記安定化された電源（３２）により供給された電流が
所定値に達しない内は特定値を有し、前記安定化された
電源（３２）により供給された電流が前記所定値を越え
るや否や前記特定値とは反対の値を有する第１のパワー
オンリセット信号（ＰＯＲ１）と、前記発振器が作動し
ていない間は特定値を有し、前記発振器が作動するや否
や前記特定値とは反対の値を有する第２のパワーオンリ
セット信号（ＰＯＲ２）とを伝達する初期化手段（５
１）を包含し、さらに、該初期化手段が、前記２つのパ
ワーオンリセット信号（ＰＯＲ１、ＰＯＲ２）を結合す
る手段（５２８）を包含することを特徴とする電子回
路。 - 【請求項４４】 請求項４１ないし４３記載の電子回路
において、前記初期化手段（５１）が遅延手段（５１
０）を包含することを特徴とする電子回路。 - 【請求項４５】 請求項３８記載の電子回路において、
前記エネルギ消散回路（９）のエネルギ消散が少なくと
も３つの特定値をとることを特徴とする電子回路。 - 【請求項４６】 請求項３３記載の電子回路において、
電圧が電子回路に印加された時、前記エネルギ消散回路
（９）のエネルギ消散を最小限とする手段（５１）を備
えたことを特徴とする電子回路。 - 【請求項４７】 請求項３３記載の電子回路において、
前記発振器（３、４）が周波数分割器（５０）に接続さ
れていることを特徴とする電子回路。 - 【請求項４８】 請求項３３記載の電子回路において、
前記エネルギ消散制御手段（５、６、７、３０、３１）
が、前記第１及び第２の入力（Ｇ−、Ｇ＋）間の信号を
比較するヒステリシスコンパレータ（７）と、該ヒステ
リシスコンパレータ（７）の出力に接続され前記増加信
号（ＵＰ）を伝達する非一致回路（８）とを包含するこ
とを特徴とする電子回路。 - 【請求項４９】 請求項３３記載の電子回路において、
前記整流及び電圧逓倍回路（２）が、電圧を電子回路へ
印加する時１つまたはそれ以上の数の受動素子を介して
充電される少なくとも１つのコンデンサ（１０、１５、
１６）を包含し、前記受動素子が、コンデンサ（１０、
１５、１６）に充電された電圧が能動素子（１７、１
８、１９）を活性化するに充分となるや否や該能動素子
により置き換えられるようにしたことを特徴とする電子
回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP97810403.2 | 1997-06-25 | ||
| EP97810403A EP0816955B1 (de) | 1996-06-26 | 1997-06-25 | Elektronischer Schaltkreis und Uhrwerk enthaltend einen solchen Schaltkreis |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1123743A JPH1123743A (ja) | 1999-01-29 |
| JP2933910B2 true JP2933910B2 (ja) | 1999-08-16 |
Family
ID=8230273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10075010A Expired - Fee Related JP2933910B2 (ja) | 1997-06-25 | 1998-03-10 | 電子速度制御回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6194878B1 (ja) |
| EP (2) | EP0816955B1 (ja) |
| JP (1) | JP2933910B2 (ja) |
| KR (1) | KR100547249B1 (ja) |
| DE (1) | DE59709745D1 (ja) |
| DK (1) | DK0848842T3 (ja) |
| ES (1) | ES2196288T3 (ja) |
| SG (1) | SG72793A1 (ja) |
| TW (1) | TW366444B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0891038B1 (en) | 1996-11-13 | 2006-01-11 | Seiko Epson Corporation | Power supply device and portable electronic equipment |
| JP3006593B2 (ja) * | 1997-09-30 | 2000-02-07 | セイコーエプソン株式会社 | 電子制御式機械時計およびその制御方法 |
| US6795378B2 (en) | 1997-09-30 | 2004-09-21 | Seiko Epson Corporation | Electronic device, electronically controlled mechanical timepiece, and control method therefor |
| CN1237419C (zh) | 1998-11-17 | 2006-01-18 | 精工爱普生株式会社 | 电子控制式机械钟表 |
| WO2000031595A1 (fr) * | 1998-11-19 | 2000-06-02 | Seiko Epson Corporation | Compteur de temps mecanique commande electriquement et procede de blocage |
| EP1215545A1 (fr) * | 2000-12-18 | 2002-06-19 | Asulab S.A. | Montre électronique analogique ayant un dispositif de remise à l'heure suite à une insuffisance d'alimentation |
| JP3627660B2 (ja) * | 2001-02-28 | 2005-03-09 | セイコーエプソン株式会社 | 電子機器、電子制御式機械時計、電子機器の制御プログラム、記録媒体、電子機器の制御方法および電子機器の設計方法 |
| CH694621A5 (fr) * | 2001-07-02 | 2005-04-29 | Richemont Int Sa | Procédé de régulation et module électronique de régulation pour mouvement d'horlogerie à remontage mécanique. |
| US6826124B2 (en) * | 2002-12-04 | 2004-11-30 | Asulab S.A. | Timepiece with power reserve indication |
| DE60312536T2 (de) * | 2003-12-16 | 2007-11-22 | Asulab S.A. | Elektromechanische Uhr, die mit einer Gangreserveanzeige ausgerüstet ist |
| JP5707761B2 (ja) * | 2010-07-20 | 2015-04-30 | 日産自動車株式会社 | 欠相診断装置及び欠相診断方法 |
| CH705679B1 (fr) | 2011-10-28 | 2017-01-31 | Swatch Group Res & Dev Ltd | Circuit d'autorégulation de la fréquence d'oscillation d'un système mécanique oscillant, et dispositif le comprenant. |
| EP2590035B1 (fr) * | 2011-11-01 | 2020-12-30 | The Swatch Group Research and Development Ltd. | Circuit d'autorégulation de la fréquence d'oscillation d'un système mécanique oscillant, et dispositif le comprenant |
| CH707005B1 (fr) | 2012-09-25 | 2023-02-15 | Richemont Int Sa | Mouvement de montre-chronographe avec barillet et régulateur à quartz. |
| CH707340A2 (fr) | 2012-12-11 | 2014-06-13 | Richemont Internat Ltd | Organe régulateur pour montre-bracelet. |
| CH707787B1 (fr) | 2013-03-25 | 2021-09-15 | Richemont Int Sa | Organe régulateur pour montre bracelet et procédé d'assemblage d'un organe régulateur pour montre bracelet. |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH597636B5 (ja) | 1972-11-21 | 1978-04-14 | Ebauches Sa | |
| JPS5367826A (en) * | 1976-11-29 | 1978-06-16 | Seiko Epson Corp | Boosting circuit |
| US4519024A (en) * | 1983-09-02 | 1985-05-21 | At&T Bell Laboratories | Two-terminal transistor rectifier circuit arrangement |
| CH665082GA3 (ja) * | 1986-03-26 | 1988-04-29 | ||
| JPS63190562A (ja) * | 1987-01-29 | 1988-08-08 | Nec Corp | 倍電圧整流回路 |
| US4799003A (en) * | 1987-05-28 | 1989-01-17 | Tu Xuan M | Mechanical-to-electrical energy converter |
| KR940006915B1 (ko) * | 1988-01-25 | 1994-07-29 | 세이꼬 엡슨 가부시끼가이샤 | 발전 장치 부착 전자 팔목시계 |
| JP3000633B2 (ja) * | 1990-07-18 | 2000-01-17 | セイコーエプソン株式会社 | 電子機器 |
| US5668414A (en) | 1994-07-04 | 1997-09-16 | Seiko Epson Corporation | Spring driven electricity generator with a control circuit to regulate the release of energy in the spring |
| JP3058813B2 (ja) | 1994-07-04 | 2000-07-04 | セイコーエプソン株式会社 | 発電装置およびその制御方法 |
| JP3174245B2 (ja) * | 1994-08-03 | 2001-06-11 | セイコーインスツルメンツ株式会社 | 電子制御時計 |
| DE59601785D1 (de) * | 1995-09-07 | 1999-06-02 | Konrad Schafroth | Uhrwerk |
| JPH0996686A (ja) * | 1995-09-29 | 1997-04-08 | Citizen Watch Co Ltd | 電子時計とその充電方法 |
| FR2752070B1 (fr) * | 1996-08-01 | 1998-09-18 | Asulab Sa | Piece d'horlogerie electronique comportant une generatrice entrainee par un barillet a ressort |
| WO1999017172A1 (fr) * | 1997-09-30 | 1999-04-08 | Seiko Epson Corporation | Horloge mecanique a commande electronique et son procede de commande |
-
1996
- 1996-06-26 DK DK96923940T patent/DK0848842T3/da active
-
1997
- 1997-06-25 DE DE59709745T patent/DE59709745D1/de not_active Expired - Lifetime
- 1997-06-25 EP EP97810403A patent/EP0816955B1/de not_active Expired - Lifetime
- 1997-06-25 ES ES97810403T patent/ES2196288T3/es not_active Expired - Lifetime
- 1997-06-25 EP EP02022189A patent/EP1276024B1/de not_active Expired - Lifetime
-
1998
- 1998-02-27 TW TW087102932A patent/TW366444B/zh active
- 1998-03-05 US US09/035,340 patent/US6194878B1/en not_active Expired - Lifetime
- 1998-03-09 SG SG1998000515A patent/SG72793A1/en unknown
- 1998-03-10 JP JP10075010A patent/JP2933910B2/ja not_active Expired - Fee Related
- 1998-03-10 KR KR1019980007891A patent/KR100547249B1/ko not_active IP Right Cessation
-
2000
- 2000-08-08 US US09/634,675 patent/US6208119B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| SG72793A1 (en) | 2000-05-23 |
| US6194878B1 (en) | 2001-02-27 |
| EP0816955B1 (de) | 2003-04-09 |
| EP0816955A1 (de) | 1998-01-07 |
| TW366444B (en) | 1999-08-11 |
| EP1276024A3 (de) | 2007-05-02 |
| DK0848842T3 (da) | 1999-11-08 |
| EP1276024B1 (de) | 2011-12-21 |
| JPH1123743A (ja) | 1999-01-29 |
| DE59709745D1 (de) | 2003-05-15 |
| US6208119B1 (en) | 2001-03-27 |
| KR100547249B1 (ko) | 2006-03-23 |
| KR19990006361A (ko) | 1999-01-25 |
| EP1276024A2 (de) | 2003-01-15 |
| ES2196288T3 (es) | 2003-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2933910B2 (ja) | 電子速度制御回路 | |
| JP2973273B2 (ja) | 電子時計及びその充電方法 | |
| JP3678075B2 (ja) | 電源装置およびその制御方法、携帯型電子機器、計時装置およびその制御方法 | |
| US6373789B2 (en) | Electronically controlled mechanical timepiece and method controlling the same | |
| JPH10177079A (ja) | 発電機を備えた時計 | |
| KR100295768B1 (ko) | 전자시계 | |
| JPH11502024A (ja) | 時計作動機構 | |
| EP1014228B1 (en) | Portable electronic device and control method for the same | |
| WO2000035062A1 (fr) | Dispositif electronique, appareil d'horlogerie electronique et procede de reglage de puissance | |
| KR100880347B1 (ko) | 전력 부족시 시간 재설정 장치를 갖춘 아날로그 전자식 시계 | |
| WO1999048184A1 (fr) | Procede de prevention des surcharges, circuit chargeur, dispositif electronique et compteur de temps | |
| JP2940546B2 (ja) | 発電装置付電子時計 | |
| JP3575262B2 (ja) | チョッパ回路の給電停止方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
| JP3120204B2 (ja) | 電子制御時計 | |
| JP3528563B2 (ja) | チョッパ回路の給電方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
| JP3598761B2 (ja) | 電子制御型機械式時計 | |
| JP2004032980A (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| JP3582338B2 (ja) | スイッチングユニット、電源装置および電子機器 | |
| JP3017541B2 (ja) | 電子時計 | |
| JP2004135497A (ja) | 電子機器、電子制御式時計および電源制御方法 | |
| JP3294194B2 (ja) | 発電装置付電子時計 | |
| JP2002156474A (ja) | 電子機器及び電子機器の制御方法 | |
| JP2000046968A (ja) | 電子制御式機械時計およびその制御方法 | |
| JP2000214271A (ja) | 電子制御式電子機器、電子制御式機械時計および電子制御式電子機器の制御方法 | |
| JPH07117588B2 (ja) | 電子時計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |