JP2924583B2 - 素子分離型複合マイクロ波回路モジュール - Google Patents
素子分離型複合マイクロ波回路モジュールInfo
- Publication number
- JP2924583B2 JP2924583B2 JP5196659A JP19665993A JP2924583B2 JP 2924583 B2 JP2924583 B2 JP 2924583B2 JP 5196659 A JP5196659 A JP 5196659A JP 19665993 A JP19665993 A JP 19665993A JP 2924583 B2 JP2924583 B2 JP 2924583B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- substrate
- layer
- multilayer dielectric
- dielectric substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Description
【０００１】
【産業上の利用分野】本発明は素子分離型複合マイクロ
波回路モジュールに係り、特にマイクロ波帯の回路を構
成する能動素子と受動素子を同一基板上で一体化した素
子分離型複合マイクロ波回路モジュールに関する。
波回路モジュールに係り、特にマイクロ波帯の回路を構
成する能動素子と受動素子を同一基板上で一体化した素
子分離型複合マイクロ波回路モジュールに関する。
【０００２】
【従来の技術】従来の複合マイクロ波回路モジュール
は、多層に重ね合せた誘電体基板にグランド面を上層と
下層に形成し、中間層に信号伝送のための信号回路を形
成し、上層と下層のグランド面を互いに短絡するスルー
ホールによりシ−ルドを行っている（例えば、特開平４
−２９１０３号公報）。この複合マイクロ波回路モジュ
ールによれば、トランジスタ、ダイオード、集積回路
（ＩＣ）などの能動素子と、ストリップ線路などにより
形成された受動素子を互いに１つの基板上で一体化して
いる。
は、多層に重ね合せた誘電体基板にグランド面を上層と
下層に形成し、中間層に信号伝送のための信号回路を形
成し、上層と下層のグランド面を互いに短絡するスルー
ホールによりシ−ルドを行っている（例えば、特開平４
−２９１０３号公報）。この複合マイクロ波回路モジュ
ールによれば、トランジスタ、ダイオード、集積回路
（ＩＣ）などの能動素子と、ストリップ線路などにより
形成された受動素子を互いに１つの基板上で一体化して
いる。
【０００３】
【発明が解決しようとする課題】しかるに、この複合マ
イクロ波回路モジュールは、ストリップ線路、マイクロ
ストリップ線路、又はコプレーナ線路で構成されるフィ
ルタや方向性結合器等の受動素子が、基板製作と同時に
作り込まれるために、製作精度等の原因により希望した
特性が得られなかった場合、他の回路部が正常であって
も、その基板全体が不良品となってしまう。従って、従
来の複合マイクロ波回路モジュールは、多数の受動素子
が作り込まれた基板においては、その歩留りが著しく低
下することがあり、コスト的に不利な構造である。
イクロ波回路モジュールは、ストリップ線路、マイクロ
ストリップ線路、又はコプレーナ線路で構成されるフィ
ルタや方向性結合器等の受動素子が、基板製作と同時に
作り込まれるために、製作精度等の原因により希望した
特性が得られなかった場合、他の回路部が正常であって
も、その基板全体が不良品となってしまう。従って、従
来の複合マイクロ波回路モジュールは、多数の受動素子
が作り込まれた基板においては、その歩留りが著しく低
下することがあり、コスト的に不利な構造である。
【０００４】本発明は上記の点に鑑みなされたもので、
機能・受動部品毎にブロック状の回路基板に分け、ブロ
ック状の回路基板を１つのベース基板上に搭載すること
により、上記の課題を解決した素子分離型複合マイクロ
波回路モジュールを提供することを目的とする。
機能・受動部品毎にブロック状の回路基板に分け、ブロ
ック状の回路基板を１つのベース基板上に搭載すること
により、上記の課題を解決した素子分離型複合マイクロ
波回路モジュールを提供することを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１記載の発明では、第１の上層と第１の下層
がグランド面を形成し、第１のスルーホールにより第１
の上層と第１の下層が互いに短絡され、かつ、受動素子
又は能動素子が第１の中層に搭載された、必要最小限の
大きさでブロック状に形成された多層誘電体基板と、第
２の中層より上の基板材が除去されて該多層誘電体基板
が嵌合される凹部が形成され、かつ、第２の上層と第２
の下層がグランド面を形成し、第２のスルーホールによ
り該第２の上層と第２の下層が互いに短絡されると共
に、第２の中層に電源・信号線路が形成された多層構造
のベース基板とを有する。ここで、前記多層誘電体基板
のうち前記能動素子が搭載される多層誘電体基板は、中
層の前記電源・信号線路より上の基板材が除去されたキ
ャビティ内に能動素子が搭載されている。
め、請求項１記載の発明では、第１の上層と第１の下層
がグランド面を形成し、第１のスルーホールにより第１
の上層と第１の下層が互いに短絡され、かつ、受動素子
又は能動素子が第１の中層に搭載された、必要最小限の
大きさでブロック状に形成された多層誘電体基板と、第
２の中層より上の基板材が除去されて該多層誘電体基板
が嵌合される凹部が形成され、かつ、第２の上層と第２
の下層がグランド面を形成し、第２のスルーホールによ
り該第２の上層と第２の下層が互いに短絡されると共
に、第２の中層に電源・信号線路が形成された多層構造
のベース基板とを有する。ここで、前記多層誘電体基板
のうち前記能動素子が搭載される多層誘電体基板は、中
層の前記電源・信号線路より上の基板材が除去されたキ
ャビティ内に能動素子が搭載されている。
【０００６】 そして、本発明は前記ベース基板の凹部
に組み込まれた前記多層誘電体基板の電源・信号線路同
士又はベース基板と多層誘電体基板の前記電源・信号線
路同士を相互にボンディングワイヤ又はリボンで電気的
に接続して構成したものである。
に組み込まれた前記多層誘電体基板の電源・信号線路同
士又はベース基板と多層誘電体基板の前記電源・信号線
路同士を相互にボンディングワイヤ又はリボンで電気的
に接続して構成したものである。
【０００７】また、請求項２記載の発明では、上層と下
層がグランド面を形成し、第１のスルーホールにより上
層と下層が互いに短絡され、かつ、電源・信号線路と受
動素子又は能動素子とが中層に形成されたブロック状の
多層誘電体基板と、多層誘電体基板が複数個規則的に並
べて配置される凹部と、この凹部の両側の表層に形成さ
れた電源供給線路とを備え、凹部の底面と基板底面とが
それぞれグランド面を形成し、第２のスルーホールによ
り凹部の底面と基板底面とが互いに短絡されたベース基
板とを有する。
層がグランド面を形成し、第１のスルーホールにより上
層と下層が互いに短絡され、かつ、電源・信号線路と受
動素子又は能動素子とが中層に形成されたブロック状の
多層誘電体基板と、多層誘電体基板が複数個規則的に並
べて配置される凹部と、この凹部の両側の表層に形成さ
れた電源供給線路とを備え、凹部の底面と基板底面とが
それぞれグランド面を形成し、第２のスルーホールによ
り凹部の底面と基板底面とが互いに短絡されたベース基
板とを有する。
【０００８】ここで、前記多層誘電体基板のうち前記能
動素子が形成される位置に配置される多層誘電体基板
は、表層に電源端子が設けられ、かつ、中層の前記電源
・信号線路より上の基板材が除去されたキャビティ内に
能動素子が搭載されると共に、能動素子が電源線路と第
３のスルーホールを介して電源端子に電気的に接続され
る。そして、本発明は上記電源端子と前記ベース基板の
電源供給線路とが電気的に接続され、前記ベース基板の
凹部に組み込まれた前記多層誘電体基板の電源・信号線
路同士を相互に電気的に接続して構成したものである。
動素子が形成される位置に配置される多層誘電体基板
は、表層に電源端子が設けられ、かつ、中層の前記電源
・信号線路より上の基板材が除去されたキャビティ内に
能動素子が搭載されると共に、能動素子が電源線路と第
３のスルーホールを介して電源端子に電気的に接続され
る。そして、本発明は上記電源端子と前記ベース基板の
電源供給線路とが電気的に接続され、前記ベース基板の
凹部に組み込まれた前記多層誘電体基板の電源・信号線
路同士を相互に電気的に接続して構成したものである。
【０００９】
【作用】請求項１記載の発明では、能動素子や受動素子
毎にブロック状の多層誘電体基板に組み込むようにして
いるため、希望の素子特性が得られる多層誘電体基板の
みの選択、交換が容易にできる。
毎にブロック状の多層誘電体基板に組み込むようにして
いるため、希望の素子特性が得られる多層誘電体基板の
みの選択、交換が容易にできる。
【００１０】 また、請求項２記載の発明では、前記能
動素子が形成される位置に配置される多層誘電体基板の
表層に設けられた電源端子と前記ベース基板の電源供給
線路とが電気的に接続され、前記ベース基板の凹部に複
数個規則的に組み込まれたブロック状の多層誘電体基板
の電源・信号線路同士を相互に電気的に接続して構成し
たものであるため、ベース基板自体には信号線路を不要
とすることができる。
動素子が形成される位置に配置される多層誘電体基板の
表層に設けられた電源端子と前記ベース基板の電源供給
線路とが電気的に接続され、前記ベース基板の凹部に複
数個規則的に組み込まれたブロック状の多層誘電体基板
の電源・信号線路同士を相互に電気的に接続して構成し
たものであるため、ベース基板自体には信号線路を不要
とすることができる。
【００１１】また、前記ベース基板の前記凹部形成面と
は反対側の基板底面を、金属製のベースプレートに取り
付けるようにしているため、ベース基板の強度を補強す
ることができ、また放熱効率を上げ、発熱量の大きい素
子を組み込むことができる。
は反対側の基板底面を、金属製のベースプレートに取り
付けるようにしているため、ベース基板の強度を補強す
ることができ、また放熱効率を上げ、発熱量の大きい素
子を組み込むことができる。
【００１２】
【実施例】図１（Ａ）及び（Ｂ）は本発明の第１実施例
の斜視図及び部分平面図、図２は図１（Ａ）中ＩＩ−Ｉ
Ｉ線に沿う断面図を示す。同図において、本実施例の複
合マイクロ波回路モジュール１は、ベース基板２、素子
基板３〜７及びベースプレート８よりなる。ベース基板
２は多層誘電体基板で、例えば低温度焼成多層セラミッ
ク基板より構成されており、図２に示すように上層には
全面に導電層による上層部グランド２１が形成され、中
層には電源・信号線路２２が形成され、下層には全面に
導電層による底面グランド２３が形成されている。上層
部グランド２１と底面グランド２３とは、導電性ペース
トで埋められている多数のスルーホール２４によって短
絡され、シールドが持たせられている。
の斜視図及び部分平面図、図２は図１（Ａ）中ＩＩ−Ｉ
Ｉ線に沿う断面図を示す。同図において、本実施例の複
合マイクロ波回路モジュール１は、ベース基板２、素子
基板３〜７及びベースプレート８よりなる。ベース基板
２は多層誘電体基板で、例えば低温度焼成多層セラミッ
ク基板より構成されており、図２に示すように上層には
全面に導電層による上層部グランド２１が形成され、中
層には電源・信号線路２２が形成され、下層には全面に
導電層による底面グランド２３が形成されている。上層
部グランド２１と底面グランド２３とは、導電性ペース
トで埋められている多数のスルーホール２４によって短
絡され、シールドが持たせられている。
【００１３】更に、ベース基板２は中層より上の基板材
が、素子基板３〜７をはめ込むことができるように、図
１（Ａ）に示す如く、素子基板３〜７の外形に合わせて
くりぬかれた凹部２ａ〜２ｅが形成されている。凹部２
ａ、２ｂ、２ｃ、２ｄ及び２ｅは、それぞれ素子基板
３、４、５、６及び７が嵌合される。
が、素子基板３〜７をはめ込むことができるように、図
１（Ａ）に示す如く、素子基板３〜７の外形に合わせて
くりぬかれた凹部２ａ〜２ｅが形成されている。凹部２
ａ、２ｂ、２ｃ、２ｄ及び２ｅは、それぞれ素子基板
３、４、５、６及び７が嵌合される。
【００１４】素子基板３〜６もベース基板２と同じよう
に、例えば低温度焼成多層セラミック基板より構成され
た多層誘電体基板であるが、ベース基板２と異なり、必
要最小限の大きさを持つブロック形状とされている。こ
の素子基板３〜６は、図２に示すように上層には全面に
導電層による上層部グランド１１が形成され、中層には
電源・信号線路１２が形成され、下層には全面に導電層
による底面グランド１３が形成され、上層部グランド１
１と底面グランド１３とは、導電性ペーストで埋められ
ているスルーホールによって短絡され、シールドが持た
せられている。また、上記の素子基板は、中層にストリ
ップ線路、マイクロストリップ線路あるいはコプレーナ
線路で構成されたフィルタ、方向性結合器等の受動素子
が搭載された素子基板４〜６と、ＩＣ、トランジスタあ
るいはダイオード等の能動素子が搭載された素子基板３
及び７とがある。これらの素子基板３〜７の側縁の少な
くとも２カ所には、中層の電源・信号線路１２より上の
基板材が取り除かれて接続用キャビティ３ａ、３ｂ、４
ａ、４ｂ、５ａ〜５ｄ、６ａ、６ｂ、７ａ〜７ｄが形成
されている。
に、例えば低温度焼成多層セラミック基板より構成され
た多層誘電体基板であるが、ベース基板２と異なり、必
要最小限の大きさを持つブロック形状とされている。こ
の素子基板３〜６は、図２に示すように上層には全面に
導電層による上層部グランド１１が形成され、中層には
電源・信号線路１２が形成され、下層には全面に導電層
による底面グランド１３が形成され、上層部グランド１
１と底面グランド１３とは、導電性ペーストで埋められ
ているスルーホールによって短絡され、シールドが持た
せられている。また、上記の素子基板は、中層にストリ
ップ線路、マイクロストリップ線路あるいはコプレーナ
線路で構成されたフィルタ、方向性結合器等の受動素子
が搭載された素子基板４〜６と、ＩＣ、トランジスタあ
るいはダイオード等の能動素子が搭載された素子基板３
及び７とがある。これらの素子基板３〜７の側縁の少な
くとも２カ所には、中層の電源・信号線路１２より上の
基板材が取り除かれて接続用キャビティ３ａ、３ｂ、４
ａ、４ｂ、５ａ〜５ｄ、６ａ、６ｂ、７ａ〜７ｄが形成
されている。
【００１５】更に、能動素子が搭載される素子基板３及
び７は、中央部の中層の電源・信号線路１２より上の基
板材が取り除かれてキャビティ３ｃ、７ｅが形成され、
このキャビティ３ｃ、７ｅの中に必要な能動素子が実装
される。図１（Ｂ）及び図２ではキャビティ７ｅの中
に、能動素子３０が実装されていることが示されてい
る。また、図１（Ｂ）、図２に示すように接続用キャビ
ティ７ｂ、７ｄから見える素子基板７の電源・信号線路
１２と隣接するベース基板２の電源・信号線路２２と
が、ボンディングワイヤ３１、３２によりインピーダン
スの不連続をできるだけ小さくするように、最短距離で
接続されている。
び７は、中央部の中層の電源・信号線路１２より上の基
板材が取り除かれてキャビティ３ｃ、７ｅが形成され、
このキャビティ３ｃ、７ｅの中に必要な能動素子が実装
される。図１（Ｂ）及び図２ではキャビティ７ｅの中
に、能動素子３０が実装されていることが示されてい
る。また、図１（Ｂ）、図２に示すように接続用キャビ
ティ７ｂ、７ｄから見える素子基板７の電源・信号線路
１２と隣接するベース基板２の電源・信号線路２２と
が、ボンディングワイヤ３１、３２によりインピーダン
スの不連続をできるだけ小さくするように、最短距離で
接続されている。
【００１６】更に、ベース基板２はその強度を補強する
ために、その下面が真鍮、アルミニウムなどの金属製の
ベースプレート８の上面に半田により接着されている。
このベースプレート８は素子基板３及び７に実装されて
いる能動素子から発生する熱を効率よく逃がす効果も兼
ね備えている。なお、図２に示すように、素子基板７の
キャビティ７ｅは中の能動素子３０を湿気、塵などから
守るために、金属製のシール３５により封がされる。
ために、その下面が真鍮、アルミニウムなどの金属製の
ベースプレート８の上面に半田により接着されている。
このベースプレート８は素子基板３及び７に実装されて
いる能動素子から発生する熱を効率よく逃がす効果も兼
ね備えている。なお、図２に示すように、素子基板７の
キャビティ７ｅは中の能動素子３０を湿気、塵などから
守るために、金属製のシール３５により封がされる。
【００１７】次に、能動素子が搭載された素子基板のベ
ース基板への組み込み方法について図３のフローチャー
トとともに説明する。前記素子基板７を例にとって説明
するに、まず、能動素子３０を素子基板７に組み込む
（ステップ１０１）。次に能動素子３０と素子基板７の
電源・信号線路１２とをワイヤボンディング（図２に３
６で示す）で配線する（ステップ１０２）。
ース基板への組み込み方法について図３のフローチャー
トとともに説明する。前記素子基板７を例にとって説明
するに、まず、能動素子３０を素子基板７に組み込む
（ステップ１０１）。次に能動素子３０と素子基板７の
電源・信号線路１２とをワイヤボンディング（図２に３
６で示す）で配線する（ステップ１０２）。
【００１８】次にこの能動素子３０が配線された素子基
板７をベース基板２の凹部２ｅにロウ付け又はハンダ付
けで固定する（ステップ１０３）。そして、最後にこの
素子基板７を一つのモジュールとして機能させるため
に、ベース基板２の電源・信号線路２２と素子基板７の
電源・信号線路１２とを金などのワイヤ又はリボンで接
続する（ステップ１０４）。
板７をベース基板２の凹部２ｅにロウ付け又はハンダ付
けで固定する（ステップ１０３）。そして、最後にこの
素子基板７を一つのモジュールとして機能させるため
に、ベース基板２の電源・信号線路２２と素子基板７の
電源・信号線路１２とを金などのワイヤ又はリボンで接
続する（ステップ１０４）。
【００１９】図４は本発明の一実施例の要部の拡大平面
図を示す。同図中、素子基板９は前記ベース基板２の凹
部２ｆに嵌合されており、素子基板９の接続用キャビテ
ィ９ａ〜９ｄがそれぞれベース基板２の接続用キャビテ
ィ１０ａ〜１０ｄに対向している。素子基板９の中央部
の平面方形のキャビティ９ｅの中には、能動素子の一例
としての電界効果トランジスタ４０が配置され、その周
囲には図中左右方向に延在するストリップ線路４１、４
２と、図中上下方向に延在するストリップ線路４３、４
４とがそれぞれ配線されている。
図を示す。同図中、素子基板９は前記ベース基板２の凹
部２ｆに嵌合されており、素子基板９の接続用キャビテ
ィ９ａ〜９ｄがそれぞれベース基板２の接続用キャビテ
ィ１０ａ〜１０ｄに対向している。素子基板９の中央部
の平面方形のキャビティ９ｅの中には、能動素子の一例
としての電界効果トランジスタ４０が配置され、その周
囲には図中左右方向に延在するストリップ線路４１、４
２と、図中上下方向に延在するストリップ線路４３、４
４とがそれぞれ配線されている。
【００２０】ストリップ線路４１、４２はそれぞれ信号
線路で、一端がリボン４５、４６を介してベース基板２
の中層の信号線路に接続されている。このベース基板２
の中層の信号線路はストリップ線路で、その先端の段部
の部分５０、５１で結合容量を形成している。一方、幅
の狭い方のストリップ線路４３、４４は電源用線路で、
ワイヤ４７、４８によりベース基板２の中層の電源線路
に接続されている。ストリップ線路４３には、電源電圧
−Ｖggが接続され、ストリップ線路４４には、電源電圧
＋Ｖddが接続される。
線路で、一端がリボン４５、４６を介してベース基板２
の中層の信号線路に接続されている。このベース基板２
の中層の信号線路はストリップ線路で、その先端の段部
の部分５０、５１で結合容量を形成している。一方、幅
の狭い方のストリップ線路４３、４４は電源用線路で、
ワイヤ４７、４８によりベース基板２の中層の電源線路
に接続されている。ストリップ線路４３には、電源電圧
−Ｖggが接続され、ストリップ線路４４には、電源電圧
＋Ｖddが接続される。
【００２１】図５は図４に示したマイクロ波回路の等化
回路図を示す。同図中、Ｑは図４の４０に相当する電界
効果トランジスタで、そのゲートは前記５０に示した部
分で実現される結合容量Ｃ1 に接続される一方、抵抗Ｒ
1 を介して電源電圧−Ｖggに接続されている。また電界
効果トランジスタＱのドレインは前記５１に示した部分
で実現される結合容量Ｃ2 に接続される一方、抵抗Ｒ2
を介して電源電圧＋Ｖddに接続されている。
回路図を示す。同図中、Ｑは図４の４０に相当する電界
効果トランジスタで、そのゲートは前記５０に示した部
分で実現される結合容量Ｃ1 に接続される一方、抵抗Ｒ
1 を介して電源電圧−Ｖggに接続されている。また電界
効果トランジスタＱのドレインは前記５１に示した部分
で実現される結合容量Ｃ2 に接続される一方、抵抗Ｒ2
を介して電源電圧＋Ｖddに接続されている。
【００２２】抵抗Ｒ1 とＲ2 はストリップ線路４３と４
４により実現されている。また、電界効果トランジスタ
Ｑのソースが接地されているが、図４では電界効果トラ
ンジスタ４０のソースがスルーホールを通して図示しな
い下の基板のグランド面に接続することにより実現され
ている。
４により実現されている。また、電界効果トランジスタ
Ｑのソースが接地されているが、図４では電界効果トラ
ンジスタ４０のソースがスルーホールを通して図示しな
い下の基板のグランド面に接続することにより実現され
ている。
【００２３】ここで、電界効果トランジスタＱ（４０）
の特性が設計時のものと異なるときには、この素子基板
９に代えて同様の構成の素子基板をベース基板２の凹部
２ｆに嵌合することにより、他の構成部品を変更するこ
となくそのまま用いて所望の複合マイクロ波回路モジュ
ールを実現することができる。
の特性が設計時のものと異なるときには、この素子基板
９に代えて同様の構成の素子基板をベース基板２の凹部
２ｆに嵌合することにより、他の構成部品を変更するこ
となくそのまま用いて所望の複合マイクロ波回路モジュ
ールを実現することができる。
【００２４】このように、本実施例によれば、能動素子
や受動素子を個々の素子基板に組み込むため、希望の特
性が得られる素子基板のみを選択し、ベース基板２に組
み込むことにより、複合マイクロ波回路モジュールの歩
留りを向上することができ、従ってコスト的に有利な構
造とすることができる。
や受動素子を個々の素子基板に組み込むため、希望の特
性が得られる素子基板のみを選択し、ベース基板２に組
み込むことにより、複合マイクロ波回路モジュールの歩
留りを向上することができ、従ってコスト的に有利な構
造とすることができる。
【００２５】また、ベース基板２に組み込まれている素
子基板３〜７のうち、任意の素子基板を特性の異なるも
のと入れ替えることにより、複合マイクロ波回路モジュ
ールの自由度が向上し、また素子基板を様々な複合マイ
クロ波回路モジュールで共通化することによってコスト
ダウンを図ることができる。
子基板３〜７のうち、任意の素子基板を特性の異なるも
のと入れ替えることにより、複合マイクロ波回路モジュ
ールの自由度が向上し、また素子基板を様々な複合マイ
クロ波回路モジュールで共通化することによってコスト
ダウンを図ることができる。
【００２６】図６は本発明の第２実施例の斜視図、図７
は図６の要部の断面図を示す。同図中、複合マイクロ波
回路モジュール６１は、ベース基板６２、素子基板６３
〜７２及びベースプレート７３よりなる。ベースプレー
ト７３は、前記ベースプレート８と同一構成である。本
実施例は、第１実施例と異なり、能動素子や受動素子毎
に素子基板にするのではなく、各素子をまとめてある機
能を持った素子基板６３〜７２を構成している点に特徴
がある。
は図６の要部の断面図を示す。同図中、複合マイクロ波
回路モジュール６１は、ベース基板６２、素子基板６３
〜７２及びベースプレート７３よりなる。ベースプレー
ト７３は、前記ベースプレート８と同一構成である。本
実施例は、第１実施例と異なり、能動素子や受動素子毎
に素子基板にするのではなく、各素子をまとめてある機
能を持った素子基板６３〜７２を構成している点に特徴
がある。
【００２７】 ベース基板６２は例えば低温度焼成多層
セラミック基板より構成された多層誘電体基板で、素子
基板６３〜７２を並べて組み込むことができるように、
凹部６２ａが形成されている。また、べース基板６２は
図７に示すように素子基板６３〜７２が搭載される凹部
６２ａの底面とベース基板６２の底面とには、それぞれ
全面に導電層によるグランド７４、７５が形成されてい
る。これらの凹部底面のグランド７４と基板底面のグラ
ンド７５とは、導電性ペーストで埋められている多数の
スルーホール７６１〜７６５によって短絡されている。
また、凹部６２ａの両側端の表層、すなわち、凹部６２
ａの形成の際に残った土手部分の表層には、電源供給線
路７７１〜７７４が設けられている。
セラミック基板より構成された多層誘電体基板で、素子
基板６３〜７２を並べて組み込むことができるように、
凹部６２ａが形成されている。また、べース基板６２は
図７に示すように素子基板６３〜７２が搭載される凹部
６２ａの底面とベース基板６２の底面とには、それぞれ
全面に導電層によるグランド７４、７５が形成されてい
る。これらの凹部底面のグランド７４と基板底面のグラ
ンド７５とは、導電性ペーストで埋められている多数の
スルーホール７６１〜７６５によって短絡されている。
また、凹部６２ａの両側端の表層、すなわち、凹部６２
ａの形成の際に残った土手部分の表層には、電源供給線
路７７１〜７７４が設けられている。
【００２８】素子基板６３〜７２は第１実施例の素子基
板３〜７と同じように、例えば低温度焼成多層セラミッ
ク基板より構成された多層誘電体基板で、必要最小限の
大きさを持つブロック形状とされており、また、図７に
示すように上層には全面に導電層による上層部グランド
７８が形成され、下層には全面に導電層による底面グラ
ンド７９が形成されている。上層部グランド７８と底面
グランド７９とは、導電性ペーストで埋められているス
ルーホール８０によって短絡され、シールドが持たせら
れている。
板３〜７と同じように、例えば低温度焼成多層セラミッ
ク基板より構成された多層誘電体基板で、必要最小限の
大きさを持つブロック形状とされており、また、図７に
示すように上層には全面に導電層による上層部グランド
７８が形成され、下層には全面に導電層による底面グラ
ンド７９が形成されている。上層部グランド７８と底面
グランド７９とは、導電性ペーストで埋められているス
ルーホール８０によって短絡され、シールドが持たせら
れている。
【００２９】また、素子基板６３〜７２はそれぞれ互い
を接続するための接続用キャビティが設けられると共
に、それらのうち能動素子を実装する場所にある素子基
板６３、６７、７２には図６に示すように、キャビティ
６３ａ、６７ａ、７２ａが形成されている。
を接続するための接続用キャビティが設けられると共
に、それらのうち能動素子を実装する場所にある素子基
板６３、６７、７２には図６に示すように、キャビティ
６３ａ、６７ａ、７２ａが形成されている。
【００３０】また、能動素子を実装する場所にある素子
基板６３、６７、７２は、表面に電源端子が設けられて
いる。図７に示すように、素子基板７２の表面に電源端
子８１が設けられており、スルーホール８２及び電源・
信号線路８６を通してキャビティ７２ａ内の能動素子８
３に接続されている。電源端子８３は、ワイヤ８４を介
して電源供給線路７７2 に接続されている。なお、能動
素子８３が実装されたキャビティ７２ａには、図７に示
すようにシール８５により封をされている。また、隣り
合う素子基板７２と７１は接続用キャビティ内のワイヤ
８７によりそれぞれの電源・信号線路が結線されてい
る。他の隣り合う２つの素子基板も同様である。
基板６３、６７、７２は、表面に電源端子が設けられて
いる。図７に示すように、素子基板７２の表面に電源端
子８１が設けられており、スルーホール８２及び電源・
信号線路８６を通してキャビティ７２ａ内の能動素子８
３に接続されている。電源端子８３は、ワイヤ８４を介
して電源供給線路７７2 に接続されている。なお、能動
素子８３が実装されたキャビティ７２ａには、図７に示
すようにシール８５により封をされている。また、隣り
合う素子基板７２と７１は接続用キャビティ内のワイヤ
８７によりそれぞれの電源・信号線路が結線されてい
る。他の隣り合う２つの素子基板も同様である。
【００３１】本実施例も第１実施例と同様の特長を有す
ると共に、更に、電源・信号線路は素子基板６３〜７２
にあるため、ベース基板６２には信号線路が不要であ
り、表層上の電源供給線路７７1 〜７７4 から電源を素
子基板６３〜７２に供給するだけで良いため、ボンディ
ングワイヤによる接続が少なくて済み、電気的特性や製
造性を向上することができる。
ると共に、更に、電源・信号線路は素子基板６３〜７２
にあるため、ベース基板６２には信号線路が不要であ
り、表層上の電源供給線路７７1 〜７７4 から電源を素
子基板６３〜７２に供給するだけで良いため、ボンディ
ングワイヤによる接続が少なくて済み、電気的特性や製
造性を向上することができる。
【００３２】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、希望の素子特性が得られる多層誘電体基板
のみの選択、交換が容易にできるため、製作精度等の原
因により希望した特性が得られなかった場合には、必要
な特性が得られるブロック状の多層誘電体基板の選択・
交換だけで、複合マイクロ波回路モジュール全体を不良
品とすることを避けることができ、従って複合マイクロ
波回路モジュールの歩留りを従来に比し大幅に向上する
ことができ、コスト低減に寄与するところ大である。
明によれば、希望の素子特性が得られる多層誘電体基板
のみの選択、交換が容易にできるため、製作精度等の原
因により希望した特性が得られなかった場合には、必要
な特性が得られるブロック状の多層誘電体基板の選択・
交換だけで、複合マイクロ波回路モジュール全体を不良
品とすることを避けることができ、従って複合マイクロ
波回路モジュールの歩留りを従来に比し大幅に向上する
ことができ、コスト低減に寄与するところ大である。
【００３３】また、ブロック状の多層誘電体基板を特性
の異なるものと入れ替えることにより、別の特性の複合
マイクロ波回路モジュールを得ることができるため、複
合マイクロ波回路モジュールの機能の自由度を向上する
ことができる。
の異なるものと入れ替えることにより、別の特性の複合
マイクロ波回路モジュールを得ることができるため、複
合マイクロ波回路モジュールの機能の自由度を向上する
ことができる。
【００３４】 また、請求項２記載の発明によれば、ベ
ース基板自体には信号線路を不要とすることができるた
め、電気的接続を少なくすることができ、従って電気的
特性を向上することができると共に、製造性を向上する
ことができる。
ース基板自体には信号線路を不要とすることができるた
め、電気的接続を少なくすることができ、従って電気的
特性を向上することができると共に、製造性を向上する
ことができる。
【００３５】また、ベースプレートによりベース基板の
強度を補強することができ、また放熱効率を上げ、発熱
量の大きい素子を組み込むことができるため、複合マイ
クロ波回路モジュールの製作の自由度を向上することが
できる。
強度を補強することができ、また放熱効率を上げ、発熱
量の大きい素子を組み込むことができるため、複合マイ
クロ波回路モジュールの製作の自由度を向上することが
できる。
【００３６】更に、ブロック状の多層誘電体基板を様々
な複合マイクロ波回路モジュールで共通化することによ
り、コストダウンを図ることができる。
な複合マイクロ波回路モジュールで共通化することによ
り、コストダウンを図ることができる。
【図１】本発明の第１実施例の斜視図及び部分拡大平面
図である。
図である。
【図２】図１のＩＩ−ＩＩ線に沿う断面図である。
【図３】能動素子が搭載された素子基板のベース基板へ
の組み込み方法の一例を説明するフローチャートであ
る。
の組み込み方法の一例を説明するフローチャートであ
る。
【図４】本発明の一実施例の要部の部分拡大平面図であ
る。
る。
【図５】図４の構成の等化回路図である。
【図６】本発明の第２実施例の斜視図である。
【図７】図６の要部の断面図である。
１、６１ 素子分離型複合マイクロ波回路モジュール ２、６２ ベース基板 ２ａ〜２ｆ、６２ａ 凹部 ３、７、９、６３、６７、７２ 能動素子搭載素子基板 ３ｃ、７ｅ、９ｅ、６３ａ、６７ａ、７２ａ 能動素子
搭載用キャビティ ３ａ、３ｂ、４ａ、４ｂ、５ａ〜５ｄ、６ａ、６ｂ、７
ａ〜７ｄ、９ａ〜９ｄ接続用キャビティ ４、５、６ 受動素子搭載素子基板 ８、７３ ベースプレート １２、２２ 電源・信号線路 ２４、７６1 〜７６5 、８０、８２ スルーホール ３０、８３ 能動素子 ３５、８５ シール ４０ 電界効果トランジスタ ４１、４２ 信号線路用ストリップ線路 ４３、４４ 電源線路用ストリップ線路 ４５、４６ リボン ４７、４８ ボンディングワイヤ ６４、６５、６６、６８〜７１ 素子基板 ７７1 〜７７4 電源供給線路 ８１ 電源端子
搭載用キャビティ ３ａ、３ｂ、４ａ、４ｂ、５ａ〜５ｄ、６ａ、６ｂ、７
ａ〜７ｄ、９ａ〜９ｄ接続用キャビティ ４、５、６ 受動素子搭載素子基板 ８、７３ ベースプレート １２、２２ 電源・信号線路 ２４、７６1 〜７６5 、８０、８２ スルーホール ３０、８３ 能動素子 ３５、８５ シール ４０ 電界効果トランジスタ ４１、４２ 信号線路用ストリップ線路 ４３、４４ 電源線路用ストリップ線路 ４５、４６ リボン ４７、４８ ボンディングワイヤ ６４、６５、６６、６８〜７１ 素子基板 ７７1 〜７７4 電源供給線路 ８１ 電源端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 25/18 Ｈ０５Ｋ 3/46 Ｑ Ｈ０１Ｒ 9/09 Ｈ０１Ｌ 25/04 Ｚ Ｈ０５Ｋ 3/46
Claims (4)
- 【請求項１】 第１の上層と第１の下層がグランド面を
形成し、第１のスルーホールにより該第１の上層と第１
の下層が互いに短絡され、かつ、受動素子又は能動素子
が第１の中層に搭載された、必要最小限の大きさでブロ
ック状に形成された多層誘電体基板と、第２の 中層より上の基板材が除去されて該多層誘電体基
板が嵌合される凹部が形成され、かつ、第２の上層と第
２の下層がグランド面を形成し、第２のスルーホールに
より該第２の上層と第２の下層が互いに短絡されると共
に、第２の中層に電源・信号線路が形成された多層構造
のベース基板とを有し、前記多層誘電体基板のうち前記
能動素子が搭載される多層誘電体基板は、前記第１の中
層の前記電源・信号線路より上の基板材が除去されたキ
ャビティ内に該能動素子が搭載され、 前記ベース基板の凹部に組み込まれた前記多層誘電体基
板の電源・信号線路同士又は該ベース基板と該多層誘電
体基板の前記電源・信号線路同士を相互にボンディング
ワイヤ又はリボンで電気的に接続して構成したことを特
徴とする素子分離型複合マイクロ波回路モジュール。 - 【請求項２】 上層と下層がグランド面を形成し、第１
のスルーホールにより該上層と下層が互いに短絡され、
かつ、電源・信号線路と受動素子又は能動素子とが中層
に形成されたブロック状の多層誘電体基板と、 該多層誘電体基板が複数個規則的に並べて配置される凹
部と、該凹部の形成の際に残った土手部分の表層に形成
された電源供給線路とを備え、該凹部の底面と基板底面
とがそれぞれグランド面を形成し、第２のスルーホール
により該凹部の底面と基板底面とが互いに短絡されたベ
ース基板とを有し、前記多層誘電体基板のうち前記能動
素子が形成される位置に配置される多層誘電体基板は、
表層に電源端子が設けられ、かつ、中層の前記電源・信
号線路より上の基板材が除去されたキャビティ内に該能
動素子が搭載されると共に、該能動素子が電源線路と第
３のスルーホールを介して該電源端子に電気的に接続さ
れ、 該電源端子と前記ベース基板の電源供給線路とが電気的
に接続され、前記ベース基板の凹部に組み込まれた前記
多層誘電体基板の電源・信号線路同士を相互に電気的に
接続して構成したことを特徴とする素子分離型複合マイ
クロ波回路モジュール。 - 【請求項３】 前記ブロック状の多層誘電体基板は、中
層の電源・信号線路より上の基板材が除去された接続用
キャビティがそれぞれ形成されており、該接続用キャビ
ティにより露出した該電源・信号線路がワイヤボンディ
ングにより互いに接続されることを特徴とする請求項２
記載の素子分離型複合マイクロ波回路モジュール。 - 【請求項４】 前記ベース基板は前記凹部形成面とは反
対側の基板底面が金属製のベースプレートに取り付けら
れていることを特徴とする請求項１又は２記載の素子分
離型複合マイクロ波回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5196659A JP2924583B2 (ja) | 1993-06-30 | 1993-06-30 | 素子分離型複合マイクロ波回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5196659A JP2924583B2 (ja) | 1993-06-30 | 1993-06-30 | 素子分離型複合マイクロ波回路モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794901A JPH0794901A (ja) | 1995-04-07 |
| JP2924583B2 true JP2924583B2 (ja) | 1999-07-26 |
Family
ID=16361463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5196659A Expired - Lifetime JP2924583B2 (ja) | 1993-06-30 | 1993-06-30 | 素子分離型複合マイクロ波回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2924583B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000165007A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | プリント配線板、電子部品及び電子部品の実装方法 |
| JPWO2008099872A1 (ja) * | 2007-02-14 | 2010-05-27 | 日本電気株式会社 | Ｉｃモジュールシステム |
| JP6633381B2 (ja) * | 2015-12-17 | 2020-01-22 | 京セラ株式会社 | 電子部品搭載用基板、電子装置および電子モジュール |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5925802U (ja) * | 1982-08-09 | 1984-02-17 | 三菱電機株式会社 | トリプレ−ト線路 |
| JPS6017006U (ja) * | 1983-07-12 | 1985-02-05 | 株式会社村田製作所 | ストリツプライン装置 |
| JPS6450469U (ja) * | 1987-09-24 | 1989-03-29 | ||
| JPH04256203A (ja) * | 1991-02-07 | 1992-09-10 | Mitsubishi Electric Corp | マイクロ波帯ｉｃ用パッケージ |
-
1993
- 1993-06-30 JP JP5196659A patent/JP2924583B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0794901A (ja) | 1995-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101062260B1 (ko) | 집적 회로 조립체 | |
| KR100281813B1 (ko) | 열및전기적으로개선된볼그리드패키지 | |
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| KR100669930B1 (ko) | 다층 배선 기판 및 반도체 장치 | |
| US6440770B1 (en) | Integrated circuit package | |
| EP0713252A2 (en) | Circuit elements mounting | |
| EP1160859A2 (en) | Surface-mounting type electronic circuit unit suitable for miniaturization and easy to manufacture | |
| KR20010108329A (ko) | 높은 양호도의 반응성 소자를 구비하는 집적 회로를 위한장치 및 방법 | |
| US6504244B2 (en) | Semiconductor device and semiconductor module using the same | |
| JP2509027B2 (ja) | 半導体装置 | |
| JP4365166B2 (ja) | キャパシタ、多層配線基板及び半導体装置 | |
| US5787575A (en) | Method for plating a bond finger of an intergrated circuit package | |
| KR20030060882A (ko) | 반도체 장치 및 반도체 모듈 | |
| JP3578366B2 (ja) | 混成集積回路装置 | |
| US4120020A (en) | Electronic component with heat cooled substrates | |
| KR100326834B1 (ko) | 와이어본딩반도체장치및반도체패키지 | |
| US6307259B1 (en) | Plastic package for semiconductor device | |
| JP2924583B2 (ja) | 素子分離型複合マイクロ波回路モジュール | |
| JPH0481332B2 (ja) | ||
| US6570271B2 (en) | Apparatus for routing signals | |
| JPH01196198A (ja) | 多層配線基板 | |
| JP2804821B2 (ja) | 電子部品搭載用基板 | |
| JP7005111B2 (ja) | 電子部品実装品 | |
| US20050088806A1 (en) | Circuit device | |
| JPS6022348A (ja) | 半導体装置 |