JP2804821B2 - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JP2804821B2 JP2804821B2 JP2139289A JP13928990A JP2804821B2 JP 2804821 B2 JP2804821 B2 JP 2804821B2 JP 2139289 A JP2139289 A JP 2139289A JP 13928990 A JP13928990 A JP 13928990A JP 2804821 B2 JP2804821 B2 JP 2804821B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- signal
- insulating base
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，電子部品搭載用基板，特にその信号用端
子，電源用端子，接地用端子の配設構造に関する。
子，電源用端子，接地用端子の配設構造に関する。
第８図に示すごとく，電子部品搭載用基板９は，絶縁
基材90に半導体素子などの電子部品８を搭載するための
凹所98を有すると共に，その表面或いは内部に多数の信
号パターン91を設けている。なお，同図において92はス
ルーホール,96は導体ピンである。
基材90に半導体素子などの電子部品８を搭載するための
凹所98を有すると共に，その表面或いは内部に多数の信
号パターン91を設けている。なお，同図において92はス
ルーホール,96は導体ピンである。
また，第８図，第10図に示すごとく，上記電子部品８
と上記信号パターン91の信号用端子910との間には，ボ
ンディングワイヤー81が接続してある。また，電子部品
と電源用端子850又は接地用端子860との間にも，ボンデ
ィングワイヤー81が接続してある。
と上記信号パターン91の信号用端子910との間には，ボ
ンディングワイヤー81が接続してある。また，電子部品
と電源用端子850又は接地用端子860との間にも，ボンデ
ィングワイヤー81が接続してある。
そして，上記ボンディングワイヤー81の接続は，第10
図に示すごとく，電子部品８に設けられた多数の各接続
端子88と，上記多数の各信号用端子910,電源用端子850,
接地用端子860との間で行われている。そのため，電子
部品搭載用の凹所98の開口周縁には多数の信号用端子，
電源用端子，接地用端子が配列されている。
図に示すごとく，電子部品８に設けられた多数の各接続
端子88と，上記多数の各信号用端子910,電源用端子850,
接地用端子860との間で行われている。そのため，電子
部品搭載用の凹所98の開口周縁には多数の信号用端子，
電源用端子，接地用端子が配列されている。
そして，上記開口周縁のこれら各端子は，第９図に示
すごとく，数十〜数百μｍの間隔を置いて密集してい
る。また，各端子において，信号用端子910は外方へ延
在する信号パターン91に配設されている。また，電源用
端子850は電源回路85に，接地用端子860は接地回路86に
それぞれ配設されている。
すごとく，数十〜数百μｍの間隔を置いて密集してい
る。また，各端子において，信号用端子910は外方へ延
在する信号パターン91に配設されている。また，電源用
端子850は電源回路85に，接地用端子860は接地回路86に
それぞれ配設されている。
また，上記電源回路85は，第９図〜第11図に示すごと
く，バイアホール855を経て，絶縁基材90内に設けた内
部電源回路856に連通している。この電源回路856は，前
記導体ピン96を通じて電源に接続されている。一方，上
記接地回路86も，電源回路85と同様に，第９図に示すご
とくバイアホール855を経て，絶縁基材90内に設けた内
部接地回路（図示略）に連通し，アースに接続されてい
る。
く，バイアホール855を経て，絶縁基材90内に設けた内
部電源回路856に連通している。この電源回路856は，前
記導体ピン96を通じて電源に接続されている。一方，上
記接地回路86も，電源回路85と同様に，第９図に示すご
とくバイアホール855を経て，絶縁基材90内に設けた内
部接地回路（図示略）に連通し，アースに接続されてい
る。
ところで，近年，接地用端子の高機能化に伴って，演
算処理速度の高速化が必要となり，特に電子部品への信
号の入出力に使用されるディジタル信号（ON−OFF）の
クロック周波数も，数十MHzから数百MHzへと高周波域に
拡大している。
算処理速度の高速化が必要となり，特に電子部品への信
号の入出力に使用されるディジタル信号（ON−OFF）の
クロック周波数も，数十MHzから数百MHzへと高周波域に
拡大している。
しかし，高周波域においてディジタル信号のパルス波
を効率良く入出力させるためには，回路の電気特性とし
ては，キャパシタンス（誘電率）とインダクタンス（磁
気誘導係数）とを小さくする必要がある。この中，キャ
パシタンスは，絶縁基材の材料特性で定められるが，イ
ンダクタンスは配線設計に起因することが多い。
を効率良く入出力させるためには，回路の電気特性とし
ては，キャパシタンス（誘電率）とインダクタンス（磁
気誘導係数）とを小さくする必要がある。この中，キャ
パシタンスは，絶縁基材の材料特性で定められるが，イ
ンダクタンスは配線設計に起因することが多い。
特に，電源回路，接地回路は，低インダクタンス回路
が必要であり，その回路パターンは出来るだけ太くする
ことが望まれる。
が必要であり，その回路パターンは出来るだけ太くする
ことが望まれる。
そのため，従来の電子部品搭載用基板９においては，
絶縁基材90内における前記内部電源回路856,内部接地回
路を幅広く形成しておき，絶縁基材90の表面の電源用端
子850,接地用端子860は信号用端子910の間に幅狭く設け
ていた。そして，内部電源回路856と電源用端子850間は
上記バイアホールの855で，また内部接地回路と接地用
端子860間は上記バイアホール865で連通させている。
絶縁基材90内における前記内部電源回路856,内部接地回
路を幅広く形成しておき，絶縁基材90の表面の電源用端
子850,接地用端子860は信号用端子910の間に幅狭く設け
ていた。そして，内部電源回路856と電源用端子850間は
上記バイアホールの855で，また内部接地回路と接地用
端子860間は上記バイアホール865で連通させている。
しかしながら，近年は，上記のごとく，電子部品の高
機能により，信号用端子910,電源用端子850,接地用端子
860の数が著しく増大している。そのため，これらを電
子部品搭載用の凹所98の周囲に配線するに当たり，その
設計自由度が著しく制限されてきている。
機能により，信号用端子910,電源用端子850,接地用端子
860の数が著しく増大している。そのため，これらを電
子部品搭載用の凹所98の周囲に配線するに当たり，その
設計自由度が著しく制限されてきている。
また，そのため，上記バイアホール855,865を穿設す
る場所が，極めて少なくなり，その解決対策が強く望ま
れている。即ち，上記開口周縁に高密度配線をすること
ができる方策が切望されている。
る場所が，極めて少なくなり，その解決対策が強く望ま
れている。即ち，上記開口周縁に高密度配線をすること
ができる方策が切望されている。
本発明はかかる従来の問題点に鑑み，電子部品の高機
能化に対応でき，電子部品搭載用の凹所の開口周縁に高
密度配線ができる電子部品搭載用基板を提供しようとす
るものである。
能化に対応でき，電子部品搭載用の凹所の開口周縁に高
密度配線ができる電子部品搭載用基板を提供しようとす
るものである。
本発明は，多数の信号パターンを設けた絶縁基材に電
子部品搭載用の凹所を形成してなる電子部品搭載用基板
において，上記凹所の側壁には絶縁基材の外部へ導通さ
せた導体層を設け，また該導体層にはで電源用端子又は
接地用端子を配設してなり，一方，上記凹所の開口周縁
には上記信号パターンに配設した多数の信号用端子を並
列して配置し，かつ該信号用端子の間にはこれと並列し
て上記電源用端子又は接地用端子を配置してなることを
特徴とする電子部品搭載用基板にある。これを第１発明
という。
子部品搭載用の凹所を形成してなる電子部品搭載用基板
において，上記凹所の側壁には絶縁基材の外部へ導通さ
せた導体層を設け，また該導体層にはで電源用端子又は
接地用端子を配設してなり，一方，上記凹所の開口周縁
には上記信号パターンに配設した多数の信号用端子を並
列して配置し，かつ該信号用端子の間にはこれと並列し
て上記電源用端子又は接地用端子を配置してなることを
特徴とする電子部品搭載用基板にある。これを第１発明
という。
該第１発明において最も注目すべきことは，上記凹所
の側壁に外部へ導通させた導体層を設け，該導体層に電
源用端子又は接地用端子を配設したこと，及び凹所の開
口周縁には多数の信号用端子の間にこれと並列して上記
電源用端子，接地用端子を配置したことにある。
の側壁に外部へ導通させた導体層を設け，該導体層に電
源用端子又は接地用端子を配設したこと，及び凹所の開
口周縁には多数の信号用端子の間にこれと並列して上記
電源用端子，接地用端子を配置したことにある。
そして，上記導体層には電源用端子又は接地用端子の
いずれか一方を設ける。そして，例えば，導体層に電源
用端子を設けた場合には，接地用端子は例えば従来と同
様に設ける。
いずれか一方を設ける。そして，例えば，導体層に電源
用端子を設けた場合には，接地用端子は例えば従来と同
様に設ける。
また，これら導体層，電源用端子，接地用端子は，例
えば凹所及びその開口周縁に金属メッキを施すことによ
り一体的に設ける。また，導体層は少なくとも上記凹所
の側壁に設けるが，電子部品を接着搭載する底面に設け
ることもできる。
えば凹所及びその開口周縁に金属メッキを施すことによ
り一体的に設ける。また，導体層は少なくとも上記凹所
の側壁に設けるが，電子部品を接着搭載する底面に設け
ることもできる。
また，導体層を絶縁基材の外部へ導通させる手段とし
ては，絶縁基材内に，スルーホール等の外部へ通する，
幅広の金属層を設ける方法がある。また，凹所下部に設
けた金属放熱板に導体層を直接形成し，両者の間で直接
に電気的導通を図る方法もある。
ては，絶縁基材内に，スルーホール等の外部へ通する，
幅広の金属層を設ける方法がある。また，凹所下部に設
けた金属放熱板に導体層を直接形成し，両者の間で直接
に電気的導通を図る方法もある。
また，上記信号用端子は絶縁基材に設けた信号パター
ンが凹所の開口周縁に向かっている先端部分である。一
方，電源用端子又は接地用端子は，凹所側壁に設けた導
体層の一部分が，凹所の開口周縁へ少し伸びた形状を有
する。そして，信号用端子と電源用端子又は接地用端子
は，凹所開口周縁において，いわば相互乗り入れた状態
に配置されている（第１図参照）。
ンが凹所の開口周縁に向かっている先端部分である。一
方，電源用端子又は接地用端子は，凹所側壁に設けた導
体層の一部分が，凹所の開口周縁へ少し伸びた形状を有
する。そして，信号用端子と電源用端子又は接地用端子
は，凹所開口周縁において，いわば相互乗り入れた状態
に配置されている（第１図参照）。
また，本発明においては，第１絶縁基材と第２絶縁基
材を積層して，一方に電源用端子を他方に接地用端子を
形成した積層型の電子部品搭載用基板を構成することも
できる（第４図〜第６図参照）。
材を積層して，一方に電源用端子を他方に接地用端子を
形成した積層型の電子部品搭載用基板を構成することも
できる（第４図〜第６図参照）。
即ち，このものは，それぞれに多数の信号パターンを
設けた第１絶縁基材と第２絶縁基材とを積層すると共に
該第１絶縁基材に電子部品搭載用の凹所を設けてなる積
層型電子部品搭載用基板であって，上記凹所の側壁には
第１絶縁基材の外部へ導通させた導体層を設け，また該
導体層には電源用端子又は接地用端子を配設してなり，
一方上記凹所の開口周縁には上記信号パターンに配設し
た多数の信号用端子を並列して配置し，また該信号用端
子の間にはこれと並列して上記電源用端子又は接地用端
子を配置してなる。更に，上記第２絶縁基材には，上記
第１絶縁基材上の上記電源用端子，接地用端子，信号用
端子よりも外周に開口する開口部を設けてなり，また該
開口部の第２側壁には第２絶縁基材の外部へ導通させた
第２導体層を設け，また該第２導体層には接地用端子又
は電源用端子を配設してなり，一方，上記開口部の開口
周縁には信号パターンに配設した多数の信号用端子を並
列して配置し，また該信号用端子の間にはこれと並列し
て上記第２導体層に配設した接地用端子又は電源用端子
を配置したことを特徴とする。
設けた第１絶縁基材と第２絶縁基材とを積層すると共に
該第１絶縁基材に電子部品搭載用の凹所を設けてなる積
層型電子部品搭載用基板であって，上記凹所の側壁には
第１絶縁基材の外部へ導通させた導体層を設け，また該
導体層には電源用端子又は接地用端子を配設してなり，
一方上記凹所の開口周縁には上記信号パターンに配設し
た多数の信号用端子を並列して配置し，また該信号用端
子の間にはこれと並列して上記電源用端子又は接地用端
子を配置してなる。更に，上記第２絶縁基材には，上記
第１絶縁基材上の上記電源用端子，接地用端子，信号用
端子よりも外周に開口する開口部を設けてなり，また該
開口部の第２側壁には第２絶縁基材の外部へ導通させた
第２導体層を設け，また該第２導体層には接地用端子又
は電源用端子を配設してなり，一方，上記開口部の開口
周縁には信号パターンに配設した多数の信号用端子を並
列して配置し，また該信号用端子の間にはこれと並列し
て上記第２導体層に配設した接地用端子又は電源用端子
を配置したことを特徴とする。
この積層型基板において最も注目すべきことは，第１
絶縁基材と第２絶縁基材を積層し，第１絶縁基材に設け
た電子部品搭載用の凹所及びその開口周縁には，前記第
１発明と同様に第１導体層及び相互乗り入れした信号用
端子と電源用端子（又は接地用端子）を設けること，ま
た第２絶縁基材の開口部及びその開口周縁には第２導体
層及び相互乗り入れした信号用端子と接地用端子（又は
電源用端子）を設けることである。
絶縁基材と第２絶縁基材を積層し，第１絶縁基材に設け
た電子部品搭載用の凹所及びその開口周縁には，前記第
１発明と同様に第１導体層及び相互乗り入れした信号用
端子と電源用端子（又は接地用端子）を設けること，ま
た第２絶縁基材の開口部及びその開口周縁には第２導体
層及び相互乗り入れした信号用端子と接地用端子（又は
電源用端子）を設けることである。
そして，上記電源用端子は，第１絶縁基材側又は第２
絶縁基材側のいずれか一方に設け，該電源用端子を設け
なかった側に接地用端子を設ける。
絶縁基材側のいずれか一方に設け，該電源用端子を設け
なかった側に接地用端子を設ける。
また，上記第１導体層，第２導体層，電源用端子，接
地用端子の形状などは，上記第１発明と同様である。
地用端子の形状などは，上記第１発明と同様である。
上記第１発明において，電源用端子又は接地用端子
は，電子部品の接続端子にボンディングワイヤーにより
接続する。そして，該電源用端子又は接地用端子は，凹
所側壁の導体層を通じて，絶縁基材外部の電源又はアー
スと接続される。また，信号用端子についても電子部品
の接続端子とボンディングワイヤーにより接続する。該
信号用端子は，信号パターンに導通している。
は，電子部品の接続端子にボンディングワイヤーにより
接続する。そして，該電源用端子又は接地用端子は，凹
所側壁の導体層を通じて，絶縁基材外部の電源又はアー
スと接続される。また，信号用端子についても電子部品
の接続端子とボンディングワイヤーにより接続する。該
信号用端子は，信号パターンに導通している。
そして，上記導体層は凹所の側壁に設けられ，その導
通面積が大きいので，電源回路又は接地回路を大きくす
ることができ，電源回路又は接地回路を低インダクタン
ス回路とすることができる。
通面積が大きいので，電源回路又は接地回路を大きくす
ることができ，電源回路又は接地回路を低インダクタン
ス回路とすることができる。
また，電源用端子，接地用端子の配設に当たっては，
従来のごとく，バイアホールを穿設しない。そのため，
上記凹所の開口周縁にバイアホールを設ける必要がな
い。それ故，該開口周縁のスペースに余裕が生じ，従来
に比してより多くの信号用端子，電源用端子，接地用端
子を配置することができる。それ故，高密度配線が可能
となる。即ち，バイアホールは直径約0.3mm必要である
のに対し，各回路の線幅，端子幅は0.1mm以下である。
それ故，バイアホールの省略は大きなスペースを生むこ
とになる。
従来のごとく，バイアホールを穿設しない。そのため，
上記凹所の開口周縁にバイアホールを設ける必要がな
い。それ故，該開口周縁のスペースに余裕が生じ，従来
に比してより多くの信号用端子，電源用端子，接地用端
子を配置することができる。それ故，高密度配線が可能
となる。即ち，バイアホールは直径約0.3mm必要である
のに対し，各回路の線幅，端子幅は0.1mm以下である。
それ故，バイアホールの省略は大きなスペースを生むこ
とになる。
更に，信号用端子，電源用端子又は接地用端子は，並
列配置してあるので，電子部品の接続端子と上記各端子
間はほぼ同じとすることができ，ボンディングワイヤー
の接続が容易である。
列配置してあるので，電子部品の接続端子と上記各端子
間はほぼ同じとすることができ，ボンディングワイヤー
の接続が容易である。
したがって，第１発明によれば，電子部品の高機能化
に対応でき，電子部品搭載用の凹所の開口周縁に高密度
配線ができる電子部品搭載用基板を提供することができ
る。
に対応でき，電子部品搭載用の凹所の開口周縁に高密度
配線ができる電子部品搭載用基板を提供することができ
る。
また，上記第２発明においては，第１絶縁基材と第２
絶縁基材のそれぞれの凹所，開口部に導体層を設け，上
記第１発明と同様に各開口周縁に信号用端子と電源用端
子，信号用端子と接地用端子を並列配置している。
絶縁基材のそれぞれの凹所，開口部に導体層を設け，上
記第１発明と同様に各開口周縁に信号用端子と電源用端
子，信号用端子と接地用端子を並列配置している。
それ故，上記第１発明と同様と効果を得ることができ
る。また，該第２発明においては，一方の開口周縁に信
号用端子と電源用端子，他方の開口周縁に信号用端子と
接地用端子を二層に設けているので，凹所内の電子部品
に対して各端子を数多く配置することができる。それ
故，第１発明に比して配線数を約２倍とすることがで
き，より一層電子部品の高機能化に対応することができ
る。
る。また，該第２発明においては，一方の開口周縁に信
号用端子と電源用端子，他方の開口周縁に信号用端子と
接地用端子を二層に設けているので，凹所内の電子部品
に対して各端子を数多く配置することができる。それ
故，第１発明に比して配線数を約２倍とすることがで
き，より一層電子部品の高機能化に対応することができ
る。
第１実施例 第１発明の実施例にかかる電子部品搭載用基板につ
き，第１図〜第３図を用いて説明する。
き，第１図〜第３図を用いて説明する。
本例の電子部品搭載用基板は，多数の信号パターン４
を設けた絶縁基材60に電子部品搭載用の凹所68を形成
し，該凹所68の側壁には絶縁基材60の外部へ導通させた
導体層１を設け，該導体層１には電源用端子30を配設し
てなる。そして，上記凹所68の開口周縁には，上記信号
パターン４に配設した信号用端子40を並列して配置し，
かつ該信号用端子40の間にはこれと並列して上記電源用
端子30を配置している。
を設けた絶縁基材60に電子部品搭載用の凹所68を形成
し，該凹所68の側壁には絶縁基材60の外部へ導通させた
導体層１を設け，該導体層１には電源用端子30を配設し
てなる。そして，上記凹所68の開口周縁には，上記信号
パターン４に配設した信号用端子40を並列して配置し，
かつ該信号用端子40の間にはこれと並列して上記電源用
端子30を配置している。
上記導体層１は，第２図，第３図に示すごとく，凹所
68の側壁に形成し側壁導体層10と，その底面に形成した
底面導体層11とよりなる。そして，側壁導体層10は，絶
縁基材60の内部に設けた内部電源回路12に接続されてい
る。該電源回路12は，外部電源に接続されている。上記
導体層１及び電源用端子30は，銅メッキにより同時形成
してある。
68の側壁に形成し側壁導体層10と，その底面に形成した
底面導体層11とよりなる。そして，側壁導体層10は，絶
縁基材60の内部に設けた内部電源回路12に接続されてい
る。該電源回路12は，外部電源に接続されている。上記
導体層１及び電源用端子30は，銅メッキにより同時形成
してある。
そして，凹所の68の開口周縁には，第１図，第３図に
示すごとく，該凹所68に向けて，信号パターン４の信号
用端子40が多数，並列配置されている。一方，多数の該
信号用端子40の間には，導体層１側から伸びた電源用端
子30が，信号用端子40と並列して配置されている。
示すごとく，該凹所68に向けて，信号パターン４の信号
用端子40が多数，並列配置されている。一方，多数の該
信号用端子40の間には，導体層１側から伸びた電源用端
子30が，信号用端子40と並列して配置されている。
また，第１図，第３図に示すごとく，上記信号用端子
40の間には，接地用端子35が配置してあり，該接地用端
子35は絶縁基材上に設けた接地回路350に導通してい
る。なお，この場合，できるだけ配線路長さを短くする
ため，接地回路は最内周のピンへ接続することが好まし
い。
40の間には，接地用端子35が配置してあり，該接地用端
子35は絶縁基材上に設けた接地回路350に導通してい
る。なお，この場合，できるだけ配線路長さを短くする
ため，接地回路は最内周のピンへ接続することが好まし
い。
次に，上記のごとく構成した電子部品搭載用基板に
は，第２図に示すごとく，その凹所68内に電子部品８を
搭載する。そして，第１図に示すごとく，該電子部品８
の接続端子88と，上記電源用端子30,信号用端子4,接地
用端子35との間に，ボンディングワイヤー５を接続す
る。
は，第２図に示すごとく，その凹所68内に電子部品８を
搭載する。そして，第１図に示すごとく，該電子部品８
の接続端子88と，上記電源用端子30,信号用端子4,接地
用端子35との間に，ボンディングワイヤー５を接続す
る。
次に，作用効果につき説明する。
本例の電子部品搭載用基板においては，電源用端子30
を接続した導体層１が，凹所68の側壁及び底面に設けて
あるので，電源回路を大きく取ることができる。それ
故，該電源回路を低インダクタンス回路とすることがで
き，電子部品の高機能化に対応できる。
を接続した導体層１が，凹所68の側壁及び底面に設けて
あるので，電源回路を大きく取ることができる。それ
故，該電源回路を低インダクタンス回路とすることがで
き，電子部品の高機能化に対応できる。
また，電源用端子30,接地用端子35の配設に当たって
は，従来のごとくバイアホールを設けていない。それ
故，開口周縁のスペースに余裕が生じ，より多くの信号
用端子4,電源用端子30,接地用端子35を配置でき，高密
度配線が可能となる。
は，従来のごとくバイアホールを設けていない。それ
故，開口周縁のスペースに余裕が生じ，より多くの信号
用端子4,電源用端子30,接地用端子35を配置でき，高密
度配線が可能となる。
また，信号用端子４と電源用端子30,接地用端子35
は，並列配置してあるので，これら各端子と電子部品８
の接続端子88との間におけるボンディングワイヤー５の
接続が容易である。
は，並列配置してあるので，これら各端子と電子部品８
の接続端子88との間におけるボンディングワイヤー５の
接続が容易である。
なお，上記電源用端子30と接地用端子35とはその位置
を逆にすることもできる。即ち，電源用端子30を接地用
端子，接地用端子35を電源用端子として使用することも
できる。
を逆にすることもできる。即ち，電源用端子30を接地用
端子，接地用端子35を電源用端子として使用することも
できる。
第２実施例 第２発明の実施例にかかる電子部品搭載用基板につ
き，第４図〜第６図を用いて説明する。
き，第４図〜第６図を用いて説明する。
本例の電子部品搭載用基板は，それぞれ多数の信号パ
ターン４を設けた第１絶縁基材60と第２絶縁基材62とを
積層すると共に，該第１絶縁基材60に第１実施例と同様
に電子部品搭載用の凹所68を設けてなう積層型の電子部
品搭載用基板である。
ターン４を設けた第１絶縁基材60と第２絶縁基材62とを
積層すると共に，該第１絶縁基材60に第１実施例と同様
に電子部品搭載用の凹所68を設けてなう積層型の電子部
品搭載用基板である。
上記凹所86の側壁には，第１実施例と同様に外部へ導
通させた導体層１を設け，該導体層１には電源用端子３
を配設してなる。一方，上記凹所68の開口周縁には，上
記信号パターン４に配設した多数の信号用端子40を並列
して配置し，また該信号用端子40の間にはこれと並列し
て上記電源用端子30を配置している。
通させた導体層１を設け，該導体層１には電源用端子３
を配設してなる。一方，上記凹所68の開口周縁には，上
記信号パターン４に配設した多数の信号用端子40を並列
して配置し，また該信号用端子40の間にはこれと並列し
て上記電源用端子30を配置している。
更に，上記第２絶縁基材62には，第１絶縁基材60上の
上記電源用端子30,信号用端子40よりも外周に開口する
開口部69（第５図，第６図）を設ける。また，該開口部
69の第２側壁には第２絶縁基材62の外部へ導通させた第
２導体層２を設ける。また，該第２導体層２には，接地
用端子35を配設する。
上記電源用端子30,信号用端子40よりも外周に開口する
開口部69（第５図，第６図）を設ける。また，該開口部
69の第２側壁には第２絶縁基材62の外部へ導通させた第
２導体層２を設ける。また，該第２導体層２には，接地
用端子35を配設する。
一方，開口部69の開口周縁には信号パターン４に配設
した多数の信号用端子40を並配置する。また，該信号用
端子40の間にはこれと並列して，上記第２導体層２に配
設した接地用端子35を配置する。
した多数の信号用端子40を並配置する。また，該信号用
端子40の間にはこれと並列して，上記第２導体層２に配
設した接地用端子35を配置する。
また，上記第２導体層２の側壁導体層20は，内部接地
回路22と接続する。また，該内部接地回路22と，該縁基
材60上面の信号パターン４との間には，プリプレグ絶縁
基材66が介設されている。
回路22と接続する。また，該内部接地回路22と，該縁基
材60上面の信号パターン４との間には，プリプレグ絶縁
基材66が介設されている。
次に，上記積層型の電子部品搭載用基板においては，
第４図，第５図に示すごとく，その凹所68内に，電子部
品８を搭載する。そして，該電子部品８の接続端子88
と，凹所68の開口周縁上の電源用端子30,信号用端子49
との間にボンディングワイヤー51を接続する。また，接
続端子88と開口部69の開口周縁上の接地用端子35,信号
用端子40との間にもボンディングワイヤー52を接続す
る。その他は，第１実施例と同様である。
第４図，第５図に示すごとく，その凹所68内に，電子部
品８を搭載する。そして，該電子部品８の接続端子88
と，凹所68の開口周縁上の電源用端子30,信号用端子49
との間にボンディングワイヤー51を接続する。また，接
続端子88と開口部69の開口周縁上の接地用端子35,信号
用端子40との間にもボンディングワイヤー52を接続す
る。その他は，第１実施例と同様である。
本例によれば，第１実施例と同様の効果を得ることが
できる。
できる。
また，本例の積層型の電子部品搭載用基板において
は，凹所68の開口周縁，開口部69の開口周縁に，それぞ
れ電源用端子30と信号用端子40,接地用端子35と信号用
端子40を並列配置しているので，第１実施例に比して，
より高密度の配線を行うことができる。
は，凹所68の開口周縁，開口部69の開口周縁に，それぞ
れ電源用端子30と信号用端子40,接地用端子35と信号用
端子40を並列配置しているので，第１実施例に比して，
より高密度の配線を行うことができる。
また，電源用端子30と接地用端子35を，導体層1,第２
導体層２にそれぞれ配設しているので，電源回路，接地
回路を共に低インダクタンスとすることができる。な
お，電源用端子30と接地用端子35とは，その用途（電源
用，接地用）を逆にして用いることもできる。
導体層２にそれぞれ配設しているので，電源回路，接地
回路を共に低インダクタンスとすることができる。な
お，電源用端子30と接地用端子35とは，その用途（電源
用，接地用）を逆にして用いることもできる。
第３実施例 本例は，第２実施例において，凹所68の下部に金属製
の放熱板18を設けたものである。
の放熱板18を設けたものである。
そして，該放熱板18の上面には，導体層１の底面導体
層11を設ける。また，放熱板18の下面及び絶縁基材60の
下面には，金属メッキ層181を設ける。該金属メッキ層1
81は，電源回路として用いる。そのため，電源用端子30
は導体層1,放熱板18,金属メッキ層181を通じて外部電源
に接続されている。その他は，第２実施例と同様であ
る。
層11を設ける。また，放熱板18の下面及び絶縁基材60の
下面には，金属メッキ層181を設ける。該金属メッキ層1
81は，電源回路として用いる。そのため，電源用端子30
は導体層1,放熱板18,金属メッキ層181を通じて外部電源
に接続されている。その他は，第２実施例と同様であ
る。
本例によれば，第２実施例と同様の効果を得ることが
できる。
できる。
また，放熱板18を設けたので，電子部品８の放熱を促
進させることができる。
進させることができる。
第１図〜第３図は第１実施例の電子部品搭載用基板の要
部を示し，第１図はその平面図，第２図は側面断面図，
第３図は斜視図，第４図〜第６図は第２実施例の積層型
電子部品搭載用基板の要部を示し，第４図はその平面
図，第５図は側面断面図，第６図は斜視図，第７図は第
３実施例の積層型電子部品搭載用基板の要部断面図，第
８図〜第11図は従来の電子部品搭載用基板を示し，第８
図はその側面図，第９図及び第10図は要部平面図，第11
図は第10図のＹ−Ｙ線矢視断面図である。 １……導体層， ２……第２導体層， 30……電源用端子， 35……接地用端子， ４……信号パターン， 40……信号用端子， 5,51,52……ボンディングワイヤー， 60……絶縁基材， 62……第２絶縁基材， ８……電子部品， 88……接続端子，
部を示し，第１図はその平面図，第２図は側面断面図，
第３図は斜視図，第４図〜第６図は第２実施例の積層型
電子部品搭載用基板の要部を示し，第４図はその平面
図，第５図は側面断面図，第６図は斜視図，第７図は第
３実施例の積層型電子部品搭載用基板の要部断面図，第
８図〜第11図は従来の電子部品搭載用基板を示し，第８
図はその側面図，第９図及び第10図は要部平面図，第11
図は第10図のＹ−Ｙ線矢視断面図である。 １……導体層， ２……第２導体層， 30……電源用端子， 35……接地用端子， ４……信号パターン， 40……信号用端子， 5,51,52……ボンディングワイヤー， 60……絶縁基材， 62……第２絶縁基材， ８……電子部品， 88……接続端子，
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12
Claims (2)
- 【請求項１】多数の信号パターンを設けた絶縁基材に電
子部品搭載用の凹所を形成してなる電子部品搭載用基板
において， 上記凹所の側壁には絶縁基材の外部へ導通させた導体層
を設け，また該導体層には電源用端子又は接地用端子を
配設してなり， 一方，上記凹所の開口周縁には上記信号パターンに配設
した多数の信号用端子を並列して配置し，かつ該信号用
端子の間にはこれと並列して上気電源用端子又は接地用
端子を配置してなることを特徴とする電子部品搭載用基
板。 - 【請求項２】それぞれに多数の信号パターンを設けた第
１絶縁基材と第２絶縁基材とを積層すると共に該第１絶
縁基材に電子部品搭載用の凹所を設けてなる積層型電子
部品搭載用基板であって， 上記凹所の側壁には第１絶縁基材の外部へ導通させた導
体層を設け，また該導体層には電源用端子又は接地用端
子を配設してなり，一方上記凹所の開口周縁には上記信
号パターンに配設した多数の信号用端子を並列して配置
し，また該信号用端子の間にはこれと並列して上記電源
用端子又は接地用端子を配置してなり， 更に，上記第２絶縁基材には，上記第１絶縁基材上の上
記電源用端子，接地用端子，信号用端子よりも外周に開
口する開口部を設けてなり，また該開口部の第２側壁に
は第２絶縁基材の外部へ導通させた第２導体層を設け，
また該第２導体層には接地用端子又は電源用端子を配設
してなり， 一方，上記開口部の開口周縁には信号パターンを配設し
た多数の信号用端子を並列して配置し，また該信号用端
子の間にはこれと並列して上記第２導体層に配設した接
地用端子又は電源用端子を配置したことを特徴とする電
子部品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2139289A JP2804821B2 (ja) | 1990-05-29 | 1990-05-29 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2139289A JP2804821B2 (ja) | 1990-05-29 | 1990-05-29 | 電子部品搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0432252A JPH0432252A (ja) | 1992-02-04 |
| JP2804821B2 true JP2804821B2 (ja) | 1998-09-30 |
Family
ID=15241818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2139289A Expired - Lifetime JP2804821B2 (ja) | 1990-05-29 | 1990-05-29 | 電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2804821B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5672909A (en) * | 1995-02-07 | 1997-09-30 | Amkor Electronics, Inc. | Interdigitated wirebond programmable fixed voltage planes |
| JP3382482B2 (ja) * | 1996-12-17 | 2003-03-04 | 新光電気工業株式会社 | 半導体パッケージ用回路基板の製造方法 |
-
1990
- 1990-05-29 JP JP2139289A patent/JP2804821B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0432252A (ja) | 1992-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7152319B2 (en) | Method of making high speed circuit board | |
| US6440770B1 (en) | Integrated circuit package | |
| US5787575A (en) | Method for plating a bond finger of an intergrated circuit package | |
| JPH11289029A (ja) | 半導体装置のプラスチックパッケージ | |
| JP2000031651A (ja) | 積層回路基板 | |
| JP2804821B2 (ja) | 電子部品搭載用基板 | |
| JP2001339170A (ja) | 多層配線基板 | |
| JP3055483B2 (ja) | 混成集積回路 | |
| JP2804827B2 (ja) | 電子部品搭載用基板 | |
| JP2784523B2 (ja) | 電子部品搭載用基板 | |
| JPH02271656A (ja) | 多層化マイクロ波集積回路 | |
| JP2784525B2 (ja) | 電子部品搭載用基板 | |
| JP3082789B2 (ja) | 回路装置 | |
| JP2753766B2 (ja) | 電子部品搭載用基板 | |
| JP2753767B2 (ja) | 電子部品搭載用基板 | |
| JP2593509B2 (ja) | 半導体集積回路用パッケージ | |
| JPH0632385B2 (ja) | 多層配線基板 | |
| JP4099072B2 (ja) | 部品内蔵モジュール | |
| JP2753764B2 (ja) | 電子部品搭載用基板 | |
| JPH0425144A (ja) | ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法 | |
| JPH05218228A (ja) | 電子部品搭載用基板 | |
| JPH0741161Y2 (ja) | 混成集積回路 | |
| JP3796773B2 (ja) | 電子部品搭載用の多層基板 | |
| JPS62259500A (ja) | 回路基板 | |
| JP3234045B2 (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |