JP2920413B2 - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JP2920413B2 JP2920413B2 JP2266314A JP26631490A JP2920413B2 JP 2920413 B2 JP2920413 B2 JP 2920413B2 JP 2266314 A JP2266314 A JP 2266314A JP 26631490 A JP26631490 A JP 26631490A JP 2920413 B2 JP2920413 B2 JP 2920413B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- circuit
- voltage
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像形成装置に関するものである。
従来、複写機／プリンターの電気ユニット構成に於い
ては、例えば電子写真のプロセス制御と電子写真プロセ
スを実現する為のシーケンスコントローラと呼ばれるDC
コントローラと、その周辺に電源ユニット／高圧電源ユ
ニット／原稿露光用ランプ制御ユニット等各種の機能ユ
ニットで構成されているのが一般的であった。
ては、例えば電子写真のプロセス制御と電子写真プロセ
スを実現する為のシーケンスコントローラと呼ばれるDC
コントローラと、その周辺に電源ユニット／高圧電源ユ
ニット／原稿露光用ランプ制御ユニット等各種の機能ユ
ニットで構成されているのが一般的であった。
以上のように従来例においては、電源ユニットや高圧
電源など単体構成であるために、あるユニットに出力の
異常があってもDCコントローラでは、検知できずにシー
ケンスが実行される場合があり、ミスコピーとなる問題
点があった。また、検知可能な構成にすると、それぞれ
の単体ユニットの状態を検知するためのコントローラが
必要となり、特に小型の複写機では、スペースやコスト
がかかるために実現が困難になるという問題点があっ
た。
電源など単体構成であるために、あるユニットに出力の
異常があってもDCコントローラでは、検知できずにシー
ケンスが実行される場合があり、ミスコピーとなる問題
点があった。また、検知可能な構成にすると、それぞれ
の単体ユニットの状態を検知するためのコントローラが
必要となり、特に小型の複写機では、スペースやコスト
がかかるために実現が困難になるという問題点があっ
た。
又、電源回路は通常出力／停止はスイッチでのオン／
オフのみで行われ、出力異常が起きた場合ミスコピーだ
けでなく、他の回路に影響を与えやすいという問題点が
あった。
オフのみで行われ、出力異常が起きた場合ミスコピーだ
けでなく、他の回路に影響を与えやすいという問題点が
あった。
この発明は上記のような従来例の問題点を解消するた
めになされたもので、シーケンス，プロセスおよび電源
のそれぞれの制御を行うコントローラで異常を検知し、
ミスコピーを予め防止し、システムの安全性の向上につ
なげる画像形成装置を得ることを目的とする。
めになされたもので、シーケンス，プロセスおよび電源
のそれぞれの制御を行うコントローラで異常を検知し、
ミスコピーを予め防止し、システムの安全性の向上につ
なげる画像形成装置を得ることを目的とする。
このため、この発明においては、トランスと、交流を
入力する入力手段と、上記トランスの一次側に接続さ
れ、上記入力手段により入力される交流を整流する整流
回路と、上記トランスの二次側に接続され、二次側に発
生される交流を整流して負荷に電源供給する供給回路
と、上記供給回路の出力を検出する検出回路と、上記ト
ランスの一次側を駆動する駆動回路と、上記検出回路の
出力を入力し、上記駆動回路を制御する制御信号を出力
するとともに、画像形成動作のシーケンス制御を行うマ
イクロプロセッサと、を有し、上記マイクロプロセッサ
は、像形成の開始指令が入力されたことに応じて上記供
給回路が所定の電圧を供給すべく上記制御信号を出力
し、所定時間経過しても上記供給回路からの出力が上記
所定の電圧に立ち上がっていないことを上記検出回路に
より検出している場合、或いは像形成終了後上記供給手
段の出力が立ち下がらないことを上記検出回路により検
出した場合、上記制御信号の出力を停止することを特徴
とする画像形成装置により、前記目的を達成しようとす
るものである。
入力する入力手段と、上記トランスの一次側に接続さ
れ、上記入力手段により入力される交流を整流する整流
回路と、上記トランスの二次側に接続され、二次側に発
生される交流を整流して負荷に電源供給する供給回路
と、上記供給回路の出力を検出する検出回路と、上記ト
ランスの一次側を駆動する駆動回路と、上記検出回路の
出力を入力し、上記駆動回路を制御する制御信号を出力
するとともに、画像形成動作のシーケンス制御を行うマ
イクロプロセッサと、を有し、上記マイクロプロセッサ
は、像形成の開始指令が入力されたことに応じて上記供
給回路が所定の電圧を供給すべく上記制御信号を出力
し、所定時間経過しても上記供給回路からの出力が上記
所定の電圧に立ち上がっていないことを上記検出回路に
より検出している場合、或いは像形成終了後上記供給手
段の出力が立ち下がらないことを上記検出回路により検
出した場合、上記制御信号の出力を停止することを特徴
とする画像形成装置により、前記目的を達成しようとす
るものである。
以下、この発明の４実施例を図面に基づいて説明す
る。以下の各実施例は複写機やプリンタ等の画像形成装
置の電源制御を例示している。
る。以下の各実施例は複写機やプリンタ等の画像形成装
置の電源制御を例示している。
先ず、この発明の第１実施例について第１図を用いて
説明する。第１図は、この発明の第１実施例である画像
形成装置の電源制御回路図である。第１図において、１
はシーケンス制御，プロセス制御および各種の電源制御
を行うマイクロプロセッサ、２は電源制御ドライバーブ
ロックであり、マイクロプロセッサ１のパルス出力端子
MOUTの出力を受けるものであり、抵抗R1〜R9、及びコン
デンサC1,C2,C4,C13、ダイオードD1〜D3,D10、トランジ
スタQ2,Q4,Q5、パワーモスFET Q3、パルストランスT2の
それぞれから構成されている。３は商用波AC入力部であ
り、その内部は入力フィルタ部と整流部D4とで構成され
ている。４は各種電源を発生させているメイントランス
T1であり、メイントランスT1の一次側には、一端はAC入
力部３を介して一次側電源が接続され、さらに他端は電
源制御ドライバ２を介してパワーMOSFETで接続され、二
次側には一次側の入力に応じた出力が現われる。二次側
出力は、ダイオードD7とコンデンサC10,ダイオードD8と
コンデンサC11,ダイオードD6とコンデンサC9,コンデン
サC5〜C8とダイオードD5と三端子レギュレータQ6,コン
デンサC12とダイオードD9などの整流回路でそれぞれ整
流される。この整流後の各種電源は、プロセス制御に必
要な帯電，現像，転写の各種高圧として各部に給電さ
れ、また各種の電気回路に給電する低圧電源に対応して
各部に給電されている。
説明する。第１図は、この発明の第１実施例である画像
形成装置の電源制御回路図である。第１図において、１
はシーケンス制御，プロセス制御および各種の電源制御
を行うマイクロプロセッサ、２は電源制御ドライバーブ
ロックであり、マイクロプロセッサ１のパルス出力端子
MOUTの出力を受けるものであり、抵抗R1〜R9、及びコン
デンサC1,C2,C4,C13、ダイオードD1〜D3,D10、トランジ
スタQ2,Q4,Q5、パワーモスFET Q3、パルストランスT2の
それぞれから構成されている。３は商用波AC入力部であ
り、その内部は入力フィルタ部と整流部D4とで構成され
ている。４は各種電源を発生させているメイントランス
T1であり、メイントランスT1の一次側には、一端はAC入
力部３を介して一次側電源が接続され、さらに他端は電
源制御ドライバ２を介してパワーMOSFETで接続され、二
次側には一次側の入力に応じた出力が現われる。二次側
出力は、ダイオードD7とコンデンサC10,ダイオードD8と
コンデンサC11,ダイオードD6とコンデンサC9,コンデン
サC5〜C8とダイオードD5と三端子レギュレータQ6,コン
デンサC12とダイオードD9などの整流回路でそれぞれ整
流される。この整流後の各種電源は、プロセス制御に必
要な帯電，現像，転写の各種高圧として各部に給電さ
れ、また各種の電気回路に給電する低圧電源に対応して
各部に給電されている。
本電源の主制御としてはダイオードC11とダイオードD
8とで構成される整流後電圧Vsを電源検出部５を介して
マイクロプロセッサ１のアナログ入力端子ADCOに入力す
る。電圧検出部５は、抵抗R10〜R15とコンデンサC12,C1
3、ダイオードD8とで構成されており検出電圧をマイク
ロプロセッサ１に入力可能なレベルに変換して更にフィ
ルター処理する。６は本回路を起動させるための補助電
源ブロックである。ここでは、マイクロプロセッサ1,電
源制御ドライバー2,電圧検出部５などの回路に起動用及
び基準電源としてVcc1を供給する。
8とで構成される整流後電圧Vsを電源検出部５を介して
マイクロプロセッサ１のアナログ入力端子ADCOに入力す
る。電圧検出部５は、抵抗R10〜R15とコンデンサC12,C1
3、ダイオードD8とで構成されており検出電圧をマイク
ロプロセッサ１に入力可能なレベルに変換して更にフィ
ルター処理する。６は本回路を起動させるための補助電
源ブロックである。ここでは、マイクロプロセッサ1,電
源制御ドライバー2,電圧検出部５などの回路に起動用及
び基準電源としてVcc1を供給する。
次に第１実施例の動作を第１図を用いて説明する。
この実施例の電源は、マイクロプロセッサ（以下CPU
という）１で制御が行われる。まず、この実施例の動作
は前記構成における検知手段（CPU1）でハード構成の基
準電圧発生と負荷に供給される電源出力量を検知して、
前記検知値と所定値を比較し、電源制御手段（CPU1）で
前記比較値による電源の制御と、電源手段量保持手段
（CPU1）で前記電源制御と同時に負荷に供給される電源
出力量を保持することを例示して説明する。CPU1では、
前述のように第１図に示されるトランスT1の整流後電源
Vsを電圧検出部５を介してマイクロプロセッサ１のアナ
ログ入力端子ADCOに接続されループ制御されている。
という）１で制御が行われる。まず、この実施例の動作
は前記構成における検知手段（CPU1）でハード構成の基
準電圧発生と負荷に供給される電源出力量を検知して、
前記検知値と所定値を比較し、電源制御手段（CPU1）で
前記比較値による電源の制御と、電源手段量保持手段
（CPU1）で前記電源制御と同時に負荷に供給される電源
出力量を保持することを例示して説明する。CPU1では、
前述のように第１図に示されるトランスT1の整流後電源
Vsを電圧検出部５を介してマイクロプロセッサ１のアナ
ログ入力端子ADCOに接続されループ制御されている。
第１図において、電源が投入されると、CPU1はまず補
助電源ブロック６より電源供給を受け、CPUとしての動
作が開始される。CPU1は動作を開始すると初期条件設定
後、電源立上げシーケンスを実行して電源制御を行う。
電源立上げはCPU1で行われ、パルス出力端子MOUTよりの
パルスを抵抗R1,コンデンサC1,トランジスタQ2で構成さ
れる絶縁トランスT2のドライバーを介して電源一次側に
伝達され、ここで抵抗R3〜R9,コンデンサC4とC13,トラ
ンジスタQ4とQ5,ダイオードD3とD10,パワーMOSFET Q3の
それぞれでトランスT1を駆動している。
助電源ブロック６より電源供給を受け、CPUとしての動
作が開始される。CPU1は動作を開始すると初期条件設定
後、電源立上げシーケンスを実行して電源制御を行う。
電源立上げはCPU1で行われ、パルス出力端子MOUTよりの
パルスを抵抗R1,コンデンサC1,トランジスタQ2で構成さ
れる絶縁トランスT2のドライバーを介して電源一次側に
伝達され、ここで抵抗R3〜R9,コンデンサC4とC13,トラ
ンジスタQ4とQ5,ダイオードD3とD10,パワーMOSFET Q3の
それぞれでトランスT1を駆動している。
又、起動時の電源供給にはトランスT2の二次側ではVc
c1で示される電源を補助電源ブロック６より受け電源立
上がり後に、一次側でAC入力部３で整流された電圧を電
源制御ドライバー２内の抵抗R3〜R5で分圧して供給し、
電源立上がり後はトランスT1 4の巻線電圧をダイオード
D10とコンデンサC13とで整流して使用する。
c1で示される電源を補助電源ブロック６より受け電源立
上がり後に、一次側でAC入力部３で整流された電圧を電
源制御ドライバー２内の抵抗R3〜R5で分圧して供給し、
電源立上がり後はトランスT1 4の巻線電圧をダイオード
D10とコンデンサC13とで整流して使用する。
このように駆動されているトランスT1の整流後の各種
電源は、前述のようにプロセス制御に必要な帯電，現
像，転写の各種高圧として各部に給電され、また各種の
電気回路に給電する低圧電源に対応して各部に給電され
る。
電源は、前述のようにプロセス制御に必要な帯電，現
像，転写の各種高圧として各部に給電され、また各種の
電気回路に給電する低圧電源に対応して各部に給電され
る。
この実施例では、ソレノイドや各種制御回路の電源Vc
c3である24V電源を制御しているが、これはダイオードD
6とコンデンサC9の整流後の電圧Vcc3に対応しており、
通常電源スイッチが入りコピー動作がされていない場合
は、本電源Vsの制御は24Vではなく、所定の電圧に下げ
られている。これは、トランスT1 4で複数の電源が作ら
れており主制御が動作していると他の巻線にも制御に応
じて巻数に対応した電圧が発生するためであり、高圧巻
線に発生する不用な高圧電源を押えたり、他の電気回路
の消費電流を押えたりしている。
c3である24V電源を制御しているが、これはダイオードD
6とコンデンサC9の整流後の電圧Vcc3に対応しており、
通常電源スイッチが入りコピー動作がされていない場合
は、本電源Vsの制御は24Vではなく、所定の電圧に下げ
られている。これは、トランスT1 4で複数の電源が作ら
れており主制御が動作していると他の巻線にも制御に応
じて巻数に対応した電圧が発生するためであり、高圧巻
線に発生する不用な高圧電源を押えたり、他の電気回路
の消費電流を押えたりしている。
次にコピーシーケンスへ移行した時について説明す
る。
る。
ユーザーがコピー開始キーを押すとコピーシーケンス
が作動して、まず電圧Vsに対応するVcc3電源電圧を所定
値（24V）に設定するよう動作する。そして各種高圧電
源をプロセスごとに制御し、本回路で作られた主制御に
対応した電圧を補助回路（図示せず）で微調整してい
る。さらにコピーシーケンスを行うための光量制御やモ
ーターやソレノイドやクラッチを駆動するためにCPU1の
出力ポートの制御を行い、コピー動作を終了してユーザ
ーの操作待ちのモードとなる。
が作動して、まず電圧Vsに対応するVcc3電源電圧を所定
値（24V）に設定するよう動作する。そして各種高圧電
源をプロセスごとに制御し、本回路で作られた主制御に
対応した電圧を補助回路（図示せず）で微調整してい
る。さらにコピーシーケンスを行うための光量制御やモ
ーターやソレノイドやクラッチを駆動するためにCPU1の
出力ポートの制御を行い、コピー動作を終了してユーザ
ーの操作待ちのモードとなる。
次に、この実施例の所定時間間隔に電源出力量と電源
出力量保持手段（CPU1）に保持されている電源出力量と
所定範囲の値とを比較して、範囲値を超過した場合は、
出力停止手段（CPU1）で電源出力を停止することを例示
して説明する。
出力量保持手段（CPU1）に保持されている電源出力量と
所定範囲の値とを比較して、範囲値を超過した場合は、
出力停止手段（CPU1）で電源出力を停止することを例示
して説明する。
この実施例では、前記のように通常のシーケンス，プ
ロセス，電源のそれぞれの制御の他に以下の制御がなさ
れている。
ロセス，電源のそれぞれの制御の他に以下の制御がなさ
れている。
（ａ）システムの電源が所定の時間が経過しても立上が
らない。
らない。
（ｂ）システムの電源定常時に於いて規定の電圧範囲を
越えたとき、また越えて且つ所定の時間が経過しても電
源電圧が復帰しない。
越えたとき、また越えて且つ所定の時間が経過しても電
源電圧が復帰しない。
（ｃ）システムの電圧が所定の時間が経過しても立下が
らない。
らない。
以上の各状態の時、それぞれに於いて随時モニターが
行われ、上記の状態が発生した場合にただちに電源出力
を停止させてシステムの安全を確保している。
行われ、上記の状態が発生した場合にただちに電源出力
を停止させてシステムの安全を確保している。
次に上記（ａ）〜（ｃ）の状態をそれぞれ説明する。
（ａ）システムの電源が所定の時間が経過しても立上が
らないとき。
らないとき。
この条件は、複写機，プリンターのようにシーケンス
に従って電源を制御している場合、例えば、コピーボタ
ンが押されてコピーシーケンスへ移行して主制御の電源
をたちあげた場合に、電源電圧制御と同時に電圧を時間
管理する。通常は、コピーシーケンスとなり所定の電圧
に立ち上がるはずであるものが、回路の異常あるいは、
負荷の異常等の原因により立上がらなかった場合に所定
時間経過後に電源制御を出力停止状態へと移行させるも
のである。
に従って電源を制御している場合、例えば、コピーボタ
ンが押されてコピーシーケンスへ移行して主制御の電源
をたちあげた場合に、電源電圧制御と同時に電圧を時間
管理する。通常は、コピーシーケンスとなり所定の電圧
に立ち上がるはずであるものが、回路の異常あるいは、
負荷の異常等の原因により立上がらなかった場合に所定
時間経過後に電源制御を出力停止状態へと移行させるも
のである。
この場合もCPU1により所定の時間ごとに定期的に出力
状態を監視して、異常と判定された場合にあらかじめ決
められた時間の経過後に出力を停止するルーチンへ入
り、電源出力を停止すべくCPU1のパルス出力MOUT端子の
出力を停止させる。
状態を監視して、異常と判定された場合にあらかじめ決
められた時間の経過後に出力を停止するルーチンへ入
り、電源出力を停止すべくCPU1のパルス出力MOUT端子の
出力を停止させる。
（ｂ）システムの電源定常時に於いて規定の電圧範囲を
越えた時、また越えて且つ所定の時間が経過しても電源
電圧が復帰しないとき。
越えた時、また越えて且つ所定の時間が経過しても電源
電圧が復帰しないとき。
この状態が、コピー動作待ちあるいはコピー動作中に
は、通常は所定の電圧に制御されるものが、制御ループ
が切れたような回路異常時や、入力電源電圧が規定値よ
り低く電源が所定値に達しない場合等に、定時間経過後
に電源制御を出力停止状態へと移行されるものである。
は、通常は所定の電圧に制御されるものが、制御ループ
が切れたような回路異常時や、入力電源電圧が規定値よ
り低く電源が所定値に達しない場合等に、定時間経過後
に電源制御を出力停止状態へと移行されるものである。
この場合もCPU1により所定の時間ごとに定期的に出力
状態を監視して、異常と判定された場合にあらかじめ決
められた時間の経過後に出力を停止するルーチンへと入
り、電源出力を停止するためにCPU1のパルス出力MOUT端
子の出力を停止させる。
状態を監視して、異常と判定された場合にあらかじめ決
められた時間の経過後に出力を停止するルーチンへと入
り、電源出力を停止するためにCPU1のパルス出力MOUT端
子の出力を停止させる。
（ｃ）24Vの電源が所定の時間が経過しても立下がらな
いとき。
いとき。
コピー終了後にコピー待ち状態へ移行してVcc3である
24V電源に対応したVsを低下させているが、所定時間経
過後に電源制御を出力停止状態へと移行されるものであ
る。
24V電源に対応したVsを低下させているが、所定時間経
過後に電源制御を出力停止状態へと移行されるものであ
る。
この場もCPU1により所定の時間ごとに定期的に出力状
態を監視して、異常と判定された場合にあらかじめ決め
られた時間の経過後に出力を停止するルーチンへと入
り、電源出力を停止するためにCPU1のパルス出力MOUT端
子の出力を停止させる。
態を監視して、異常と判定された場合にあらかじめ決め
られた時間の経過後に出力を停止するルーチンへと入
り、電源出力を停止するためにCPU1のパルス出力MOUT端
子の出力を停止させる。
次にこの発明の第２実施例について第２図を用いて説
明する。第２図はこの発明の第２実施例の電源制御回路
図である。
明する。第２図はこの発明の第２実施例の電源制御回路
図である。
第２図において、第２実施例は前記第１実施例に低圧
の電源のグランド接地とトランスの間に電流検知手段で
ある抵抗Rsを配設し、またレベル変換およびフィルタ回
路７を設けたものであり、その他の構成は第１実施例と
同様である。
の電源のグランド接地とトランスの間に電流検知手段で
ある抵抗Rsを配設し、またレベル変換およびフィルタ回
路７を設けたものであり、その他の構成は第１実施例と
同様である。
前記第１実施例は、特に電源主制御の異常検知を主体
としたが、第２実施例は電流検知手段を追加する事で、
より安全性の高いシステムが構成できる。前記のよう
に、この実施例は電源制御に於いて過電流等の検知の為
の電流検知手段を持っており、この検知手段を利用し
て、この出力をCPU1に取込めるレベルに変換及びフィル
タ７を介してCPU1のアナログポートADCOへ取りこんでい
る。そして、入力された値を所定の時間間隔に電源出力
量保持手段（CPU1）に取込み、これを前回の取込んだ値
と比較して予め決められた範囲の規定値内にあるかを判
定する。これにより、ある規定値を越えた電流が所定時
間以上流れたら同じくCPU1より出力及び制御されている
電源の駆動パルスを止めて、より安全なシーケンスを作
ることが可能となる。
としたが、第２実施例は電流検知手段を追加する事で、
より安全性の高いシステムが構成できる。前記のよう
に、この実施例は電源制御に於いて過電流等の検知の為
の電流検知手段を持っており、この検知手段を利用し
て、この出力をCPU1に取込めるレベルに変換及びフィル
タ７を介してCPU1のアナログポートADCOへ取りこんでい
る。そして、入力された値を所定の時間間隔に電源出力
量保持手段（CPU1）に取込み、これを前回の取込んだ値
と比較して予め決められた範囲の規定値内にあるかを判
定する。これにより、ある規定値を越えた電流が所定時
間以上流れたら同じくCPU1より出力及び制御されている
電源の駆動パルスを止めて、より安全なシーケンスを作
ることが可能となる。
この結果、電流及び電圧の両方での保護が可能とな
り、より高度な保護ができる。
り、より高度な保護ができる。
次にこの発明の第３実施例について第３図を用いて説
明する。第３図はこの発明の第３実施例の電源制御回路
図である。
明する。第３図はこの発明の第３実施例の電源制御回路
図である。
前記第２実施例は低圧の保護であったが、第３実施例
は高圧出力側での保護も同様な手法で可能としたもので
ある。但し、高圧の検知では、回路や帯電器などの異常
時にリークが考えられ、これに対しての保護が必要であ
り、第２図においてフィルタ回路７のままではパルス状
の電流を検知出来ず、且つ検知がある時間間隔であるた
め、これを保護しておかねばならないので保持回路が必
要となる。
は高圧出力側での保護も同様な手法で可能としたもので
ある。但し、高圧の検知では、回路や帯電器などの異常
時にリークが考えられ、これに対しての保護が必要であ
り、第２図においてフィルタ回路７のままではパルス状
の電流を検知出来ず、且つ検知がある時間間隔であるた
め、これを保護しておかねばならないので保持回路が必
要となる。
第３実施例の第３図では、保持回路17はダイオードD1
0とコンデンサC14,抵抗16,入力保護のツェナーダイオー
ドZD1で構成されている。
0とコンデンサC14,抵抗16,入力保護のツェナーダイオー
ドZD1で構成されている。
その他の構成は前記第２実施例と同様であり、同様な
作用と効果を奏することができる。
作用と効果を奏することができる。
次にこの発明の第４実施例について第４図を用いて説
明する。第４図はこの発明の第４実施例の制御回路図で
ある。
明する。第４図はこの発明の第４実施例の制御回路図で
ある。
第１図の第１実施例で示したのは、特に電源関係の保
護に関するものであったが、特に電源に特定されない系
でも考えることが可能である。第４図では、複写機やプ
リンターの入口で一次側の電流を検知してこれをカレン
トトランスT3を利用して二次側に取込み、抵抗Rsで一次
側の電流に対応した電圧に変換し、されにこれをレベル
保持の為にダイオードD10とコンデンサC14、抵抗R16と
入力保護としてツェナーダイオードZD1で構成される保
持回路27で保持して前述と同様な保護と行っている。
護に関するものであったが、特に電源に特定されない系
でも考えることが可能である。第４図では、複写機やプ
リンターの入口で一次側の電流を検知してこれをカレン
トトランスT3を利用して二次側に取込み、抵抗Rsで一次
側の電流に対応した電圧に変換し、されにこれをレベル
保持の為にダイオードD10とコンデンサC14、抵抗R16と
入力保護としてツェナーダイオードZD1で構成される保
持回路27で保持して前述と同様な保護と行っている。
以上説明したように、この発明によれば、コントロー
ラで異常を検知してミスコピーを予め防止し、発火，発
煙事故を防止してシステムの安全性の向上につなげるこ
とができる画像形成装置が得られる効果がある。
ラで異常を検知してミスコピーを予め防止し、発火，発
煙事故を防止してシステムの安全性の向上につなげるこ
とができる画像形成装置が得られる効果がある。
第１図はの発明の第１実施例である画像形成装置の電源
制御回路図、第２図はこの発明の第２実施例の電源制御
回路図、第３図はこの発明の第３実施例の電源制御回路
図、第４図はこの発明の第４実施例の制御回路図であ
る。 １……CPU（検出手段，電源制御手段，電源出力量保持
手段，出力停止手段） ２……電源制御ドライバ ３……AC入力部 ４……トランスT1 ５……電圧検出部 ６……補助電源ブロック ７……フィルタ回路 17……保持回路 27……保持回路
制御回路図、第２図はこの発明の第２実施例の電源制御
回路図、第３図はこの発明の第３実施例の電源制御回路
図、第４図はこの発明の第４実施例の制御回路図であ
る。 １……CPU（検出手段，電源制御手段，電源出力量保持
手段，出力停止手段） ２……電源制御ドライバ ３……AC入力部 ４……トランスT1 ５……電圧検出部 ６……補助電源ブロック ７……フィルタ回路 17……保持回路 27……保持回路
Claims (1)
- 【請求項１】トランスと、 交流を入力する入力手段と、 上記トランスの一次側に接続され、上記入力手段により
入力される交流を整流する整流回路と、 上記トランスの二次側に接続され、二次側に発生される
交流を整流して負荷に電源供給する供給回路と、 上記供給回路の出力を検出する検出回路と、 上記トランスの一次側を駆動する駆動回路と、 上記検出回路の出力を入力し、上記駆動回路を制御する
制御信号を出力するとともに、画像形成動作のシーケン
ス制御を行うマイクロプロセッサと、を有し、上記マイ
クロプロセッサは、像形成の開始指令が入力されたこと
に応じて上記供給回路が所定の電圧を供給すべく上記制
御信号を出力し、所定時間経過しても上記供給回路から
の出力が上記所定の電圧に立ち上がっていないことを上
記検出回路により検出している場合、或いは像形成終了
後上記供給手段の出力が立ち下がらないことを上記検出
回路により検出した場合、上記制御信号の出力を停止す
ることを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266314A JP2920413B2 (ja) | 1990-10-05 | 1990-10-05 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266314A JP2920413B2 (ja) | 1990-10-05 | 1990-10-05 | 画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04143772A JPH04143772A (ja) | 1992-05-18 |
| JP2920413B2 true JP2920413B2 (ja) | 1999-07-19 |
Family
ID=17429206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2266314A Expired - Fee Related JP2920413B2 (ja) | 1990-10-05 | 1990-10-05 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2920413B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6198372B2 (ja) * | 2012-04-09 | 2017-09-20 | キヤノン株式会社 | 画像形成装置 |
-
1990
- 1990-10-05 JP JP2266314A patent/JP2920413B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04143772A (ja) | 1992-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6422199B2 (ja) | 電源装置及び画像形成装置 | |
| JP2551390Y2 (ja) | 電源回路 | |
| US6147883A (en) | Output feedback and under-voltage detection | |
| JPH11252907A (ja) | スイッチング電源装置 | |
| JP3401238B2 (ja) | ワールドワイド電源装置 | |
| JP2920413B2 (ja) | 画像形成装置 | |
| JP2004023918A (ja) | 電源制御回路 | |
| JPH10323038A (ja) | 低電圧保護方法及び装置並びに記憶媒体 | |
| JP2002258687A (ja) | 画像形成装置 | |
| WO1990010338A1 (en) | Circuit for protecting switching regulator | |
| JPH08172773A (ja) | 電源回路 | |
| JPH11143341A (ja) | 画像形成装置 | |
| JP4310775B2 (ja) | 画像形成装置 | |
| JP2005033913A (ja) | 電源装置 | |
| JP2005084546A (ja) | 定着制御装置、定着制御方法、定着制御プログラム、記録媒体及び画像形成装置 | |
| KR100315809B1 (ko) | 세탁기의 전원장치 | |
| JP3294328B2 (ja) | 制御電源装置 | |
| KR200143691Y1 (ko) | 영상기기의 초기 기동시 전력손실 방지회로 | |
| JPH08223909A (ja) | 多出力スイッチングレギュレータ | |
| JPH06281236A (ja) | 空気調和機 | |
| JPH0624435B2 (ja) | スイッチング電源 | |
| JP3047313B2 (ja) | インバータ監視装置 | |
| JP2881491B2 (ja) | 画像形成装置 | |
| JPH0715865A (ja) | 電源回路の保護装置 | |
| JP2587706Y2 (ja) | Ｃｐｕ制御回路及びこれを用いた熱線式検知器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |