JP2915668B2 - インバータ装置の制御装置 - Google Patents

インバータ装置の制御装置

Info

Publication number
JP2915668B2
JP2915668B2 JP4001494A JP149492A JP2915668B2 JP 2915668 B2 JP2915668 B2 JP 2915668B2 JP 4001494 A JP4001494 A JP 4001494A JP 149492 A JP149492 A JP 149492A JP 2915668 B2 JP2915668 B2 JP 2915668B2
Authority
JP
Japan
Prior art keywords
wave
phase
output
inverter device
triangular wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4001494A
Other languages
English (en)
Other versions
JPH05184156A (ja
Inventor
裕子 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4001494A priority Critical patent/JP2915668B2/ja
Publication of JPH05184156A publication Critical patent/JPH05184156A/ja
Application granted granted Critical
Publication of JP2915668B2 publication Critical patent/JP2915668B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/487Neutral point clamped inverters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0043Converters switched with a phase shift, i.e. interleaved

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、インバータ装置の制
御装置に関し、特に複数のインバータ装置が並列接続さ
れた並列多重方式のインバータ装置の制御装置に関する
ものである。
【0002】
【従来の技術】図12は例えば特開昭64−47277
号公報に示された交流出力の各相から3つのレベルの電
位を選択できる慣用の3レベルインバータ装置を示す構
成図である。図において、1は直流電源、2a,2bは
直流電源1間に直列接続された同一容量のコンデンサ、
3a〜3dは直流電源1とコンデンサ2aの接続点P及
び直流電源1とコンデンサ2bの接続点Nの間に直列接
続されたスイッチングトランジスタ、4a〜4dはそれ
ぞれスイッチングトランジスタ3a〜3dに逆並列接続
されたダ、4e,4fはそれぞれスイッチングトランジ
スタ3aのエミッタとスイッチングトランジスタ3bの
接続点およびスイッチングトランジスタ3cのエミッタ
とスイッチングトランジスタ3dのコレクタの接続点を
中性点電位0にクランプするためのダイオードであり、
これらスイッチングトランジスタ3a〜3d、ダイオー
ド4a〜4fの構成要素で破線で示されているU相のイ
ンバータ11Uを構成している。V相のインバータ11
V、W相のインバータ11Wについてもスイッチングト
ランジスタ3a〜3d、ダイオード4a〜4fが用いら
れ、同様に構成されている。
【0003】次に図12の動作について説明する。い
ま、直流電源1の電圧をEdとすれば、コンデンサ2
a,2bには通常Ed/2づつ印化され、コンデンサ2
a,2b同士の接続点電位を基準電位0と考えると、U
相インバータ11Uの出力端子Uの電位は、スイッチン
グトランジスタ3aと3bを駆動すればEd/2に、ス
イッチングトランジスタ3cと3dを駆動すれば−Ed
/2に、スイッチングトランジスタ3bと3cを駆動す
れば0になり、3つのレベル電位を選択できる。V相、
W相についても同様であるからU−V間にはEd,Ed
/2,0,−Ed/2,−Edの5つのレベルが得ら
れ、このレベル間でパルス幅変調(PWM)を行えば、
通常の各相2レベル、線間3レベルの場合に比べ、PW
Mのスイッチングに伴う電位変動は1/2に減少、その
分、高調波成分が低減され、トルクリップルを減らすこ
とができる。
【0004】また、図13は図12で示されたような3
レベルインバータ装置に適用される従来のインバータ装
置の制御装置を示す構成図である。図において、5aは
正の振幅の三角波を発生する三角波発生器、5bは負の
振幅の三角波を発生する三角波発生器、6は3相交流出
力の3レベルインバータ装置出力U,V,W各相の基本
波に対応した変調信号波となる正弦波を発生する変調信
号波発生器、7は上記三角波と変調信号波の同期を取る
ためのクロック発生回路、8aは正の振幅の三角波と変
調信号波を比較する比較器、8bは負の振幅の三角波と
変調信号波を比較する比較器、9aおよび9bは夫々比
較器8a,8bの出力側に接続された論理反転回路、1
0a〜10dは夫々の比較器8a、論理反転回路9b、
論理反転回路9a、比較器10dに接続された出力端子
であって、これ等の出力端子10a〜10dは、夫々図
12の各相の対応したスイッチングトランジスタ3a〜
3dのベースに駆動信号を供給する。
【0005】次に図13の動作について図14を参照し
て説明する。三角波発生器5aは、図14に示すよう
に、上限が1、下限が0の正の振幅の三角波S1を発生
し、各相の比較器8aに供給する。また、三角波発生器
5bは、図14に示すように、上限が0、下限が−1、
すなわち三角波発生器5aからの三角波S1を1だけ負
バイアスした負の振幅の三角波S2を発生し、各相の比
較器8bに供給する。変調信号波発生器6は、図14に
示すように、夫々所定量位相的にシフトされた変調信号
波としての各相に対応した正弦波SU,SV,SWを発生
し、夫々各相の比較器8a及び8bに供給する。
【0006】各相の比較器8aは、入力された三角波S
1と各相の正弦波SU,SV,SWを夫々比較し、その出力
信号を直接出力端子10aに出力すると共に、論理反転
回路9aを介して出力端子10cに出力する。図14に
は、このときの出力端子10aに得られるU相の比較器
8aの出力信号のみを代表的に示している。また、各相
の比較器8bは、入力された三角波S2と各相の正弦波
U,SV,SWを夫々比較し、その出力信号を直接出力
端子10dに出力すると共に、論理反転回路9bを介し
て出力端子10bに出力する。図14には、このときの
出力端子10dに得られるU相の比較器8bの出力信号
のみを代表的に示している。このようにして出力端子1
0a〜10dに得られた出力信号は、夫々図12の対応
するスイッチングトランジスタ3a〜3dのベースに駆
動信号として供給され、パルス増幅制御が行われる。図
14には、このとき図12のインバータ11Uの出力端
子Uとインバータ11Vの出力端子Vに得られる電圧お
よび出力端子U・V間の電圧を代表的に示している。
【0007】図15は上述の如きパルス幅制御に基づく
図12における3レベルインバータ装置の3相交流出力
電圧のうち、代表的にU相交流出力電圧のシミュレーシ
ョン波形(図15a)と、直流側電流リップルのシミュ
レーション波形(図15b)を示すもので、図15
(a)により交流出力電圧の高調波含有率が大きく、図
15(b)により直流側電流リップル(単位はパーユニ
ット:P.U)も大きくなっていることを示している。
【0008】
【発明が解決しようとする課題】従来のインバータ装置
の制御装置は以上のように構成されているので、これに
より駆動されるインバータ装置の交流出力電圧の高調波
含有率が大きく、また、直流側電流リップルが大きくな
り、インバータ装置の電源側に大容量のコンデンサが必
要となるなどの問題点があった。
【0009】この発明は、このような問題点を解決する
ためになされたもので、高調波含有率が小さくでき、ま
た、直流側コンデンサの容量を小さくして装置を小型化
できるインバータ装置の制御装置を得ることを目的とす
る。
【0010】
【課題を解決するための手段】請求項1の発明に係るイ
ンバータ装置の制御装置は、各相に対応するインバータ
から成る複数のグループの各グループ毎に設けられ、
と負の振幅を有する三角波を発生する三角波発生手段
と、 上記各グループに共通に設けられ、正側に所定の
バイアス分だけずらした第1電位の変調信号波を発生す
る第1の変調信号波発生手段と、上記各グループに共通
に設けられ、負側に所定の電位バイアス分だけずらした
第2の変調信号波を発生する第2の変調信号波発生手段
と、上記各グループ毎に設けられ、上記三角波と夫々第
1の変調波信号波および第2の変調信号波とを比較して
パルス幅変調された駆動信号を発生するパルス幅変調手
段とを備えたものである。
【0011】請求項2の発明に係るインバータ装置の制
御装置は、請求項1の発明において、上記三角波発生手
段が発生する三角波の位相を各グループ毎にずらした
のである。
【0012】
【0013】
【作用】請求項1の発明においては、各相に対応するイ
ンバータから成る複数のグループの各グループ毎に正と
負の振幅を有する三角波と、夫々インバータ装置の出力
波形の基本波成分に相当する第1の変調信号波及びこれ
より電位1/2のバイアス分だけずらした第2の変調信
号波とを比較してパルス幅変調された駆動信号を形成
し、これ等の駆動信号により並列多重の各インバータ装
置を駆動する。これにより、インバータ装置における
低次の直流側電流リップルが少なくなり、インバータ
装置の電源側のコンデンサの容量を小さくできる。
【0014】請求項2の発明においては、各グループ毎
位相をずらした正と負の振幅を有する三角波と、夫々
インバータ装置の出力波形の基本波成分に相当する第1
の変調信号波及びこれより電位1/2のバイアス分だけ
ずらした第2の変調信号波とを比較してパルス幅変調さ
れた駆動信号を形成し、これ等の駆動信号により並列多
重の各インバータ装置を駆動する。これにより、各イン
バータ装置における低次の直流側電流リップルが少なく
なり、各インバータ装置の電源側のコンデンサの容量を
小さくでき、また3相交流出力電圧の低次の高調波含有
率を低減できる。
【0015】
【0016】
【実施例】実施例1.以下、この発明の一実施例を、並
列多重接続された複数のインバータ装置に適用した場合
を例にとり、図について説明する。図1はこの発明の一
実施例を示す構成図である。図1において、20は図2
のグループ1Gのインバータ装置用の正と負の振幅を有
する三角波を発生する三角波発生器、30は図2のグル
ープ2Gのインバータ装置用の正と負の振幅を有する三
角波を発生する三角波発生器、40は図2のグループn
Gのインバータ装置用の正と負の振幅を有する三角波を
発生する三角波発生器であって、これ等3つの三角波
は、例えば正側ピークの最大値を1、負側ピークの最小
値を−1に固定し、各グループでその各位相をそれぞれ
360°/nずらせるものとする。ここで、nは並列多
重接続されるインバータ装置の数である。
【0017】また、50aは各グループに共通に設けら
れ、インバータ装置出力U,V,W各相の基本波に対応
した第1の変調信号波として正側にずらした正弦波を発
生する第1の変調信号波発生手段としての変調信号波発
生器、50bは同じく各グループに共通に設けられ、イ
ンバータ装置出力U,V,W各相の基本波に対応した第
2の変調信号波として負側にずらした正弦波を発生する
第2の変調信号波発生手段としての変調信号波発生器で
あって、これ等2つの変調信号波は例えば正側ピークの
最大値を1.3、負側ピークの最小値を−1.3に固定
し、電位1/2のバイアス分だけずらすものとする。
【0018】また、21aおよび22bは各相毎に設け
られ、三角波発生器20からの三角波と、夫々変調信号
波発生器50aおよび50bからの変調信号波とを比較
し、パルス幅変調を行ってパルス列の駆動信号を発生す
るパルス幅変調手段としての比較器、31aおよび31
bは各相毎に設けられ、三角波発生器30からの三角波
と、夫々変調信号波発生器50aおよび50bからの変
調信号波とを比較し、パルス幅変調を行ってパルス列の
駆動信号を発生するパルス幅変調手段としての比較器、
41aおよび41bは各相毎に設けられ、三角波発生器
40からの三角波と、夫々変調信号波発生器50aおよ
び50bからの変調信号波とを比較し、パルス幅変調を
行ってパルス列の駆動信号を発生するパルス幅変調手段
6としての比較器、22aおよび22bは夫々比較器2
1a,21bの出力側に接続された論理反転回路、32
aおよび32bは夫々比較器31a,31bの出力側に
接続された論理反転回路、42aおよび42bは夫々比
較器41a,41bの出力側に接続された論理反転回路
である。
【0019】また、23a〜23bは夫々比較器21
a、論理反転回路22b、論理反転回路22a、比較器
21bに接続された出力端子であって、出力端子23a
は、図2に示すグループ1Gのインバータ装置の第4の
スイッチングトランジスタ(図12のスイッチングトラ
ンジスタ3dに対応)のベースに、出力端子23bは同
じく第3のスイッチングトランジスタ(図12のスイツ
チングトランジスタ3cに対応)のベースに、出力端子
23cは同じく第2のスイッチングトランジスタ(図1
2のスイッチングトランジスタ3bに対応)のベース
に、出力端子23dは同じく第1のスイッチングトラン
ジスタ(図12のスイッチングトランジスタ3aに対
応)のベースに夫々駆動信号を供給する。また、33a
〜33dは夫々比較器31a、論理反転回路32b、論
理反転回路32a、比較器31bに接続された出力端子
であって、各出力端子33a〜33dは、同様に図2に
示すグループ2Gのインバータ装置の各スイッチングト
ランジスタのベースに駆動信号を供給する。また、43
a〜43dは夫々比較器41a、論理反転回路42b、
論理反転回路42a、比較器41bに接続された出力端
子であって、各出力端子43a〜43dは、同様に図2
に示すグループnGのインバータ装置の各スイッチング
トランジスタのベースに駆動信号を供給する。なお、図
示せずも、三角波発生器20,30,40と変調信号波
発生器50a,50bは同一のクロックパルス発生回路
により同期がとれているものとする。
【0020】図2は図1の制御装置が適用される、例え
ば図12で示したような3相交流出力の3レベルインバ
ータ装置を交流リアクトルを介して複数台並列接続して
なる並列多重のインバータ装置を示す構成図であり、図
において、1GU,1GV,1GWはグループ1Gのイ
ンバータ装置を構成する夫々U相用、V相用、W相用の
インバータ、2GU,2GV,2GWはグループ2Gの
インバータ装置を構成する夫々U相用、V相用、W相用
のインバータ、nGU,nGV,nGWはグループnG
のインバータ装置を構成する夫々U相用、V相用、W相
用のインバータ、61a,61bはグループ1Gのイン
バータ装置の電源側のP−N間に直列接続されたコンデ
ンサ、62a,62bはグループ2Gのインバータ装置
の電源側のP−N間に直列接続されたコンデンサ、63
a,63bはグループnGのインバータ装置の電源側の
P−N間に直列接続されたコンデンサ、64a〜64c
は夫々各グループのインバータ装置の出力側に接続され
た交流リアクトルであり、これ等交流リアクトル64a
〜64cの出力端は共通接続された後発電機等の負荷に
接続される。なお、コンデンサ61aと61b,62a
と62b,63aと63bは同一容量を有し、交流リア
クトル64a〜64cは同一インピーダンスを有する。
【0021】次に図1の動作を代表的にグループ1Gの
インバータ装置について図3および図4を参照して説明
する。三角波発生器20は、図3および図4に示すよう
に、正側ピーク値が1、負側ピーク値が−1の正と負の
振幅を有する三角波ST1を発生し、各相の比較器21
a,21bに供給する。変調信号波発生器50aは、夫
々所定量位相的にシフトされた変調信号波としての各相
に対応した正弦波SUa,SVa,SWaを発生し、夫々各相
の比較器21aに供給する。また、変調信号波発生器5
0bは、夫々所定量位相的にシフトされた変調信号波と
しての各相に対応した正弦波SUb,SVb,SWbを発生
し、夫々各相の比較器21bに供給する。
【0022】ここで、図3に示すように、変調信号波発
生器50aからの正弦波SUaは正側ピーク値を1、負側
ピーク値を−1とする正弦波に対して、例えば正側に電
位1/4分だけシフトされ、変調信号波発生器50bか
らの正弦波SUbは正側ピーク値を1、負側ピーク値を−
1とする正弦波に対して、例えば負側に電位1/4分だ
けシフトされたものとし、従って、正弦波SUaとSUb
シフトする電位差aは1/2であり、また、正弦波SUa
とSUbの正側のピーク最大値は1.3、負側のピーク最
小値は−1.3で、正弦波SUaとSUbの正側のピーク最
大値と負側のピーク最小値の差Hは2.6である。つま
り、2つの正弦波SUaとSUbは正側のピーク最大値を
1.3、負側のピーク最小値を−1.3に固定し、正弦波
Vbは正弦波SUaを電位1/2だけ負バイアスしたもの
である。なお、正弦波SVaとSVb、正弦波SWaとSWb
付いても同様である。
【0023】各相の比較器21aは、入力された三角波
T1と各相の正弦波SUa,SVa,SWaを夫々比較し、そ
の出力信号を直接出力端子23aに出力すると共に、論
理反転回路22aを介して出力端子23cに出力する。
また、各相の比較器21bは、入力された三角波ST1
各相の正弦波SUb,SVb,SWbを夫々比較し、その出力
信号を直接出力端子23dに出力すると共に、論理反転
回路22bを介して出力端子23bに出力する。図4に
は、このときのU相に関する各出力信号のみを代表的に
示している。このようにして出力端子23a〜23dに
得られた出力信号は、夫々図2のグループ1Gのインバ
ータ装置の各インバータ1GU,1GV,1GWの対応
するトランジスタのベースに駆動信号として供給され、
パルス幅制御が行われる。図4には、このとき図2のイ
ンバータ1GUの出力端子に得られる電圧を代表的に示
している。また、他のグループ2GおよびnGのインバ
ータ装置に付いても同様の動作が行われる。
【0024】図5は図3および図4で示した第1と第2
の変調信号波としての正弦波を使用してパルス幅制御を
行った図2における並列多重の3レベルインバータ装置
(3台)のU相交流出力電圧のシミュレーション波形
(図5a)と、直流側の電流リップルのシミュレーショ
ン波形(図5b)を表すものである。シミュレーション
は、一例として出力基本波周波数5Hz、力率0.5、
変調率0.8、パルス数は50パルス、直流電圧2kv
×2、出力電流2500Armsの条件下で行い、3相
交流出力電圧(U相)の高調波含有率(%)は{高調波
実効値/(基本波+高調波)実効値}×100で評価
し、直流側の電流リップルは、P側の直流電流をIP
すると、交流電流のピーク値(実効値)を1として直流
電流IPを積分する。すなわち ∫〔IP/(2500×√2)〕dt(直流側電流リップル
のシミュレーション波形の縦軸)で評価する。このとき
の結果を図11に示し、これより、高調波含有率は14
%、直流側電流IPのリップルのピーク値の最大値と最
小値の差は2.04×10-3P.Uでいずれも1台運転
の従来のインバータ装置より改善されていることがわか
る。
【0025】また、図6は図3および図4で示した第1
と第2の変調信号波としての正弦波を使用しパルス幅制
御を行った1台のインバータ装置のU相交流出力電圧シ
ミュレーション波形(図6a)と、直流側の電流リップ
ルのシミュレーション波形(図6b)を表すものであ
る。このときの結果を図11に示し、これより高調波含
有率は46%で、従来より若干悪化しているが、直流側
電流IPのリップルのピーク値の最大値と最小値の差
は、並列多重運転の場合と変わらず2.04×10
-3P.Uで、従来より改善されていることがわかる。
【0026】実施例2.本実施例では回路構成として
は、上記実施例と全く同様に図1に示したような回路構
成を使用し、同様にして図2に示したような並列多重の
3レベルインバータ装置(3台)に適用されるものとす
る。但し、本実施例では、後述の如く、変調信号波発生
器50aおよび50bから発生される第1の変調信号波
および第2の変調信号波としての各正弦波の設定値が上
記実施例とは異なる。
【0027】次に本実施例の動作を、図1および図2を
用い、代表的にグループ1Gのインバータ装置について
図7および図8を参照して説明する。三角波発生器20
は、図7および図8に示すように、正側ピーク値が1、
負側ピーク値が−1の正と負の振幅を有する三角波ST1
を発生し、各相の比較器21a,21bに供給する。変
調信号波発生器50aは、夫々所定量位相的にシフトさ
れた変調信号波としての各相に対応した正弦波SUa,S
Va,SWaを発生し、夫々各相の比較器21aに供給す
る。また、変調信号波発生器50bは、夫々所定量位相
的にシフトされた変調信号波としての各相に対応した正
弦波SUb,SVb,SWbを発生し、夫々各相の比較器21
bに供給する。
【0028】ここで、図7に示すように、変調信号波発
生器50aからの正弦波SUaは正側ピーク値を1、負側
ピーク値を−1とする正弦波に対して、例えば正側に電
位1/8分だけシフトされ、変調信号波発生器50bか
らの正弦波SUbは正側ピーク値を1、負側ピーク値を−
1とする正弦波に対して、例えば負側に電位1/8分だ
けシフトされたものとし、従って、正弦波SUaとSUb
シフトする電位差aは1/4であり、また、正弦波SUa
とSUbの正側のピーク最大値は1.125、負側のピー
ク最小値は−1.125で、正弦波SUaとSUbの正側の
ピーク最大値と負側のピーク最小値の差Hは2,1であ
る。つまり、2つの正弦波SUaとSUbは正側のピーク最
大値を1.125、負側のピーク最小値を−1.125に
固定し、正弦波SVbは正弦波SUaを電位1/4だけ負バ
イアスしたものである。なお、正弦波SVaとSVb、正弦
波SWaとSWbに付いても同様である。
【0029】各相の比較器21aは、入力された三角波
T1と各相の正弦波SUa,SVa,SWaを夫々比較し、そ
の出力信号を直接出力端子23aに出力すると共に、論
理反転回路22aを介して出力端子23cに出力する。
また、各相の比較器21bは、入力された三角波ST1
各相の正弦波SUb,SVb,SWbを夫々比較し、その出力
信号を直接出力端子23dに出力すると共に、論理反転
回路22bを介して出力端子23bに出力する。図8に
は、このときのU相に関する各出力信号のみを代表的に
示している。このようにして出力端子23a〜23dに
得られた出力信号は、夫々図2のグループ1Gのインバ
ータ装置の各インバータ1GU,1GV,1GWの対応
するスイッチングトランジスタのベースに駆動信号とし
て供給され、パルス幅制御が行われる。図8には、この
とき図2のインバータ1GUの出力端子に得られる電圧
を代表的に示している。また、他のグループ2Gおよび
nGのインバータ装置に付いても同様の動作が行われ
る。
【0030】図9は図7および図8で示した第1と第2
の変調信号波としての正弦波を使用してパルス幅制御を
行った図2における並列多重の3レベルインバータ装置
(3台)のU相交流出力電圧のシミュレーション波形
(図9a)と、直流側の電流リップルのシミュレーショ
ン波形(図9b)を表すものである。シミュレーション
は、一例として出力基本波周波数5Hz、力率0.5、
変調率0.8、パルス数は50パルス、直流電圧2kv
×2、出力電流2500Armsの条件下で行い、3相
交流出力電圧(U相)の高調波含有率(%)は{高調波
実効値/(基本波+高調波)実効値}×100で評価
し、直流側の電流リップルは、P側の直流電流をIP
すると、交流電流のピーク値(実効値)を1として直流
電流IPを積分する。すなわち ∫〔IP/(2500×√2)〕dt(直流側電流リップル
のシミュレーション波形の縦軸)で評価する。このとき
の結果を図11に示し、これより、高調波含有率は23
%、直流側電流IPのリップルのピーク値の最大値と最
小値の差は0.84×10-3P.Uでいずれも1台運転
の従来のインバータ装置より改善されていることがわか
る。
【0031】また、図10は図7および図8で示した第
1と第2の変調信号波としての正弦波を使用しパルス幅
制御を行った1台のインバータ装置のU相交流出力電圧
シミュレーション波形(図10a)と、直流側の電流リ
ップルのシミュレーション波形(図10b)を表すもの
である。このときの結果を図11に示し、これより高調
波含有率は61%で、従来より悪化しているが、直流側
電流IPのリップルのピーク値の最大値と最小値の差
は、並列多重運転の場合と変わらず0.84×10
-3P.Uで、従来より改善されていることがわかる。
【0032】また、図11に第1の変調信号波としての
正弦波SUaと第2の変調信号波としての正弦波SUbのシ
フトする電位差aが3/4、正弦波SUaとSUbの正側の
ピーク最大値と負側のピーク最小値の差Hが31の場合
を結果のみ示すが、この場合は、高調波含有率は1台運
転のとき37%、並列多重運転のとき19%、また、直
流側電流IPリップルのピーク値の最大値に最小値の差
は1台運転、並列多重運転共に4.23×10-3P.U
で、いずれの場合も従来より改善されていることがわか
る。この図11に示す結果から、総じて云えることは、
この発明は用途に応じてaとHの値を選択して用いるこ
とにより所望の効果を達成でき、特に並列多重のインバ
ータ装置に用いて有用であることがわかる。なお、aと
Hの値は図11に示した値に限定されるものでなく、適
切な値を任意に選択し得るものである。
【0033】
【発明の効果】以上のように、請求項1の発明によれ
ば、各相に対応するインバータから成る複数のグループ
各グループ毎に設けられ、正と負の振幅を有する三角
波を発生する三角波発生手段と、各グループに共通に設
けられ、正側に所定のバイアス分だけずらした第1電位
の変調信号波を発生する第1の変調信号波発生手段と、
各グループに共通に設けられ、負側に所定の電位バイア
ス分だけずらした第2の変調信号波を発生する第2の変
調信号波発生手段と、各グループ毎に設けられ、上記三
角波と夫々第1の変調波信号波および第2の変調信号波
とを比較してパルス幅変調された駆動信号を発生するパ
ルス幅変調手段とを備えたので、直流側電流リップルが
小さくなり、直流側コンデンサの容量を小さくでき、装
置が安価で小型にできるという効果を奏する。
【0034】また、請求項第2の発明によれば、三角波
発生手段が発生する三角波の位相を各グループ毎にずら
したので、高調波含有率が低減されるという効果を奏す
る。
【0035】
【図面の簡単な説明】
【図1】この発明の一実施例によるインバータ装置の制
御装置を示す構成図である。
【図2】この発明が適用される並列多重のインバータ装
置を示す構成図である。
【図3】この発明の一実施例による変調信号波を示す波
形図である。
【図4】この発明の一実施例の動作説明に供するための
波形図である。
【図5】この発明の一実施例を並列多重のインバータ装
置に適用した場合のシミュレーション波形図である。
【図6】この発明の一実施例を1台のインバータ装置に
適用した場合のシミュレーション波形図である。
【図7】この発明の他の実施例による変調信号波を示す
波形図である。
【図8】この発明の他の実施例の動作説明に供するため
の波形図である。
【図9】この発明の他の実施例を並列多重のインバータ
装置に適用した場合のシミュレーション波形図である。
【図10】この発明の他の実施例を1台のインバータ装
置に適用した場合のシミュレーション波形図である。
【図11】この発明におけるシミュレーション結果を従
来例と対比して示す図である。
【図12】従来の3相交流出力の3レベルインバータ装
置を示す構成図である。
【図13】従来の3相交流出力の3レベルインバータ装
置の制御装置を示す構成図である。
【図14】従来の3相交流出力の3レベルインバータ装
置の制御装置の動作説明に供するための波形図である。
【図15】従来の3相交流出力の3レベルインバータ装
置におけるシミュレーション波形図である。
【符号の説明】
20,30,40 三角波発生器 21a,21b,31a,31b,41a,41b 比
較器 50a,50b 変調信号波発生器

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 各相に対応するインバータから成る複数
    のグループの各グループ毎に設けられ、正と負の振幅を
    有する三角波を発生する三角波発生手段と、上記各グループに共通に設けられ、 正側に所定のバイア
    ス分だけずらした第1電位の変調信号波を発生する第1
    の変調信号波発生手段と、上記各グループに共通に設けられ、 負側に所定の電位バ
    イアス分だけずらした第2の変調信号波を発生する第2
    の変調信号波発生手段と、上記各グループ毎に設けられ、 上記三角波と夫々第1の
    変調波信号波および第2の変調信号波とを比較してパル
    ス幅変調された駆動信号を発生するパルス幅変調手段と
    を備えたことを特徴とするインバータ装置の制御装置。
  2. 【請求項2】 上記三角波発生手段が発生する三角波の
    位相を各グループ毎にずらしたことを特徴とする請求項
    1記載のインバータ装置の制御装置。
JP4001494A 1992-01-08 1992-01-08 インバータ装置の制御装置 Expired - Lifetime JP2915668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4001494A JP2915668B2 (ja) 1992-01-08 1992-01-08 インバータ装置の制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4001494A JP2915668B2 (ja) 1992-01-08 1992-01-08 インバータ装置の制御装置

Publications (2)

Publication Number Publication Date
JPH05184156A JPH05184156A (ja) 1993-07-23
JP2915668B2 true JP2915668B2 (ja) 1999-07-05

Family

ID=11503010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4001494A Expired - Lifetime JP2915668B2 (ja) 1992-01-08 1992-01-08 インバータ装置の制御装置

Country Status (1)

Country Link
JP (1) JP2915668B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3236986B2 (ja) * 1996-01-16 2001-12-10 株式会社日立製作所 電力変換システム
JP4424421B2 (ja) * 2008-01-17 2010-03-03 トヨタ自動車株式会社 電動車両の制御装置およびそれを備えた電動車両、ならびに電動車両の制御方法およびその制御方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読取可能な記録媒体
CN111327081B (zh) * 2020-02-25 2021-12-07 东莞市峰谷科技有限公司 一种两相三线逆变器的控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685606B2 (ja) * 1989-11-17 1997-12-03 株式会社日立製作所 インバータ装置

Also Published As

Publication number Publication date
JPH05184156A (ja) 1993-07-23

Similar Documents

Publication Publication Date Title
Rahman et al. Analysis of current controllers for voltage-source inverter
Matsui et al. Application of parallel connected NPC-PWM inverters with multilevel modulation for AC motor drive
US6594164B2 (en) PWM controlled power conversion device
JPH05227796A (ja) 電力変換器の制御装置
JPH02307373A (ja) インバータの制御装置
Leon et al. Multilevel multiphase feedforward space-vector modulation technique
Odeh et al. A Five-Leg Three-Level Dual-Output Inverter
JP2915668B2 (ja) インバータ装置の制御装置
JPH08331856A (ja) 電力変換装置
JPH10201246A (ja) Pwmインバータ装置
JP2000253675A (ja) 三相自励式電力変換装置および三相自励式直流連系装置
JPH08107698A (ja) 空間ベクトルpwm制御方式
Jyothi et al. Modeling and Simulation of Five-phase Induction Motor Fed with Five-phase Inverter Topologies
JP2696010B2 (ja) 並列多重インバータ装置のパルス幅変調方式
Kokate et al. Comparison of simulation results three-level and five-level H-bridge inverter and hardware implementation of single leg H-bridge three-level inverter
JPH0576179A (ja) 電力変換装置
JP4132316B2 (ja) 三相電圧形インバータの制御方法
Chai et al. Space vector PWM for three-to-five phase indirect matrix converters with d 2-q 2 vector elimination
Ahmed et al. A novel asymmetric three phase multilevel inverter with reduced switches
JP3807340B2 (ja) マルチレベルインバータの制御方法
JP7313541B2 (ja) 電力変換システム及び電力変換制御方法
JP3116714B2 (ja) 3レベルインバータの制御方法
Khan et al. Analysis of discontinuous space vector PWM techniques for a seven-phase voltage source inverter
JP3316448B2 (ja) 半導体電力変換装置
JPH01218363A (ja) インバータ制御装置

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031208

LAPS Cancellation because of no payment of annual fees