JP2663449B2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JP2663449B2 JP2663449B2 JP19008987A JP19008987A JP2663449B2 JP 2663449 B2 JP2663449 B2 JP 2663449B2 JP 19008987 A JP19008987 A JP 19008987A JP 19008987 A JP19008987 A JP 19008987A JP 2663449 B2 JP2663449 B2 JP 2663449B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- constant current
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積化電子回路に関し、特に定電流回路に関
する。 〔従来の技術〕 従来、集積化電子回路における定電流回路として、第
６図に示すようなワイドラー定電流回路と称される回路
が提案されている。この回路は、NPNトランジスタQ33,Q
34のカレントソース回路において、トランジスタQ33の
コレクタ電流をI1、トランジスタQ34のコレクタ電流をI
2とすると、ベースエミッタ間電圧VBEは次式であらわさ
れる。 VBE（Q33）＝VT・ln（I1/IS1） VBE（Q34）＝VT・ln（I2/IS2） …（１） ここで、IS1,IS2は飽和電流、VTは熱電圧（300゜Kに
おいて26mV）、電流増幅率（hFE）は充分高いものとし
て、IBを無視する。 トランジスタQ33のエミッタ面積がトランジスタQ34の
エミッタ面積の２倍とすると、 IS1＝2IS2 …（２） となり、抵抗R31の電位VRは VR＝VBE（Q34）−VBE（Q33） ＝VT｛ln（I2/IS2）−ln（I1/IS1）｝ ＝VT・ln（2I2/I1） …（３） また、I1とI2はPNPトランジスタQ31及びQ32のカレン
トミラー回路により、 I1＝I2 …（４） であるから、 I2＝VR/R31＝VT/R31・ln2 ＝I01＝I02 …（５） となり、出力電流I01,I02は、アウト電流，シンク電流
として等しい値が得られ、VT,R31は定数であるから定電
流が得られることになる。なお、ISTはスタートアップ
電流である。 以上のようにワイドラー定電流回路の出力電流は、抵
抗R31のみにより、決定され、VBEの絶対値バラツキ，電
源電圧変動に対して極めて有効な回路であることがわか
る。 〔発明が解決しようとする問題点〕 上述した従来の定電流回路は、ベース電流を無視し
て、つまり電流増幅率（hFE）が大きいものと仮定した
上で成り立っている。ところで、集積化電子回路におい
て、NPNトランジスタは比較的容易に電流増幅率hFEを制
御することが可能であり、中心値で200前後を設定でき
る。しかしながら、PNPトランジスタは表面を使う横方
向の素子であるために、制御が難しく電流増幅率hFEを
高くすることが難しいのが現状である。このため、例え
ば、最低で電流増幅率hFEが10〜15程度であるNPNトラン
ジスタのベース電流は、hFEが高くとれるので無視でき
るが、PNPトランジスタのベース電流はhFEを高くとれな
いので無視できなくなる。その場合、第６図におけるワ
イドラー定電流回路は、I1とI2が異なることになり、出
力電流が大きくバラツクことになり問題があった。 つまり、PNPトランジスタの電流増幅率をβＰとする
と、I1はQ31のコレクタ電流とQ31,Q32,Q35のベース電流
の和になる。ここで、Q31,Q32,Q35のベース電流の和をn
I2/βＰ（ｎはQ31に対するエミッタ面積の総和）とする
と、 I1＝I2＋nI2/β ＝（１＋n/βＰ）I2 …（６） となり、 I1は（３）式，（６）式より、 I1＝VR/R31 ＝VT/R31・ln（2I2/I1） ＝VT/R31・ln｛2/（１＋n/βＰ）｝ …（７） となり、I2（６）式，（７）式より、 I2＝1/（１＋n/βＰ）・I1 ＝VT/｛（１＋n/βＰ）R31｝・ln｛2/（１＋n/βＰ）｝
…（８） となる。 ここで、１＋n/βＰ＝ｘとおいてｘで微分する。 ∂I2/∂ｘ ＝−VT/x2R・ln（2/x）−VT/xR・1/x ＝−VT/x2R・｛（１＋ln（2/x）｝ VT/x2Rは任意のｘにおいて正であり、１＋ln2/xはｘ
により以下のようになる。 ｘ＜2e 正 ｘ＝2e ０ ｘ＞2e 負 １＋n/βＰ≧2eとなる場合、n/βＰ≧4.42となり、例
えばβＰ＝５でかつｎ＞22でなければ起こらず、実際の
使用上起こりにくいものであり、１＋ln2/xも正である
と考えられる。 ゆえに、∂I2/∂ｘ＜０ となる。これは、βＰが減少するとｘが増加することよ
り、βＰの減少によりI2も単調減少することを示してい
る。 また、I2＝I01＝I02であるから、結果的に出力電流も
減少することがわかる。 つまり、PNPトランジスタの電流増幅率により、出力
電流が大きく影響を受け、特に電流増幅率の絶対値バラ
ツキが大きい集積化電子回路では大きな問題であった。 本発明は、出力電流変化の小さい集積化電子構成の定
電流回路を提供することを目的としている。 〔問題点を解決するための手段〕 本発明の定電流回路は、第１及び第２のトランジスタ
並びに抵抗からなるカレントソース回路と、このカレン
トソース回路に接続され互いにベースが接続された第３
及び第４のトランジスタからなるカレントミラー回路に
より構成されたワイドラー定電流回路において、第１及
び第２のトランジスタのコレクタ電流比と等しい比を有
する第１及び第２の電流を発生する手段と、第１及び第
２の電流差を電圧差に変換する第２の手段と、電圧差に
応じた出力電流を発生しその出力端が第３及び第４のト
ランジスタのベースに接続されたトランスコンダクタン
スアンプとを備えた負帰還構成としている。 〔実施例〕 次に、本発明を図面を参照して説明する。 第１図は本発明の一実施例の回路図であり、図におい
てQ11,Q12はPNPトランジスタ、Q13〜Q16はNPNトランジ
スタ、TCAはトランスコンダクタンスアンプである。ま
た、R11〜R14は抵抗、101は電源、102は定電流源であ
る。前記トランジスタQ11〜Q14と抵抗R11でワイドラー
定電流回路を構成し、定電流源102にスタートアップ電
流ISTが通流される。 また、エミッタ面積が２倍のNPNトランジスタQ15と、
１倍のNPNトランジスタQ16の各ベースを接続し、前者の
トランジスタQ15のエミッタはワイドラー定電流回路の
抵抗と同一値の抵抗R12を通して接地する。また、各ト
ランジスタQ15,Q16のコレクタは夫々抵抗R13,R14を通し
て電源101と接続され、かつ夫々は直接トランスコンダ
クタンスアンプTCAの入力に接続されている。また、こ
のトランスコンダクタンスアンプTCAの出力は、ワイド
ラー回路のPNPトランジスタQ11,Q12のベース、換言すれ
ばエミッタ面積が２倍のNPNトランジスタQ13のコレクタ
に接続されている。 この回路構成によれば、PNPトランジスタQ11,Q12の電
流増幅率hFEの低下により、各コレクタ電流I1,I2の電流
誤差はトランジスタQ15,Q16と抵抗R12によってコレクタ
電流I1,I2と同一の電流I1′,I2′を作り、抵抗R13,R14
によって電圧誤差ΔVdに変換される。そして、この電圧
誤差ΔVdをトランスコンダクタンスアンプTCAで電流IF
に変換して、ワイドラー定電流回路のトランジスタQ11,
Q13のコレクタ接続点に加えることより、負帰還ループ
を構成する。つまり、（IB電流大）→（I1−I2電流差
大）→（I1′−I2′電流差大）→（ΔVd大）→（IF大）
→（I1−I2電流差小）というループである。 この負帰還ループにより、電流増幅率hFE変化時の出
力電流変化を小さく押さえることが可能となる。 次に、これを式を用いて説明する。 I1とI2の電流は（６）式で与えられ、 I1＝I1′,I2＝I2′ であるから、 I1′＝（１＋n/βＰ）・I2′ …（６′） となり、I2は（７）式より I2′＝1/（１＋n/βＰ）・I1′ ＝VT/（１＋n/βＰ）R11・ln｛2/（１＋n/βＰ）｝ …（８′） となる。ゆえに誤差電流ΔＩは、 ΔＩ＝I1′−I2′ ＝（１＋n/βＰ）・I2′−I2′ ＝n/βＰ・I2′ ＝nVT/（βＰ＋ｎ）R11・ln｛2/（１＋n/βＰ）｝ …（11） となり、誤差電圧ΔVdは、 ΔVd＝ΔＩ・R14 ＝R14nVT/R11（βＰ＋ｎ）・ln｛2/（１＋n/βＰ）｝ …（12） となる。 ここで、トランスコンダクタンスアンプTCAの一例と
して第２図に示す回路がある。図において、Q12,Q22はN
PNトランジスタ、Q23,Q24はPNPトランジスタであり、差
動増幅器として構成している。また、201は電圧源、202
は定電流源である。 このトランスコンダクタンスアンプTCAの入力電圧Vd
に対する出力電流IF特性は次式で与えられることが知ら
れている。 IF＝αFIEEtan h（Vd/2VT） …（13） ここで、αＦはベース接地電流増幅率、IEEは差動対
エミッタ電流である。 （13）式に（12）式を代入することにより、トランス
コンダクタンスアンプの出力電流IFは以下のようにな
る。 IF＝αFIEE・tan h〔｛R14h/2R11（βＰ＋ｎ）・ln｛2/（１＋n/βＰ）｝〕 …（14） 即ち、（14）式のような帰還電流が流れ、負帰還がか
かることになる。 以上の結果より、第１図のトランスコンダクタンスア
ンプTCAに第２図のトランスコンダクタンスアンプ回路
を用いた構成を第３図に示す。なお、この図において第
１図及び第２図に対応する部分には同じ符号を付してあ
り、第３図において、Q25はPNPトランジスタである。 この回路において、SPICE−Ｆを用いてシミュレーシ
ョンを行った結果を第４図に示す。この図では、ｎ＝1
0,VCC＝1.05V,IEE＝20μA,αＦ＝１の条件でPNPトラン
ジスタhFEを変化させた場合の出力電流I01の変化を示し
ている。これから明らかなように、PNPトランジスタのh
FE変化に対してワイドラー定電流甘露と比較して極めて
安定した出力電流が得られることがわかる。 例えば、PNPトランジスタのhFEが15〜30〜60と中心値
に対して、1/2倍,2倍と変化した場合、ワイドラー定電
流回路では、−25％〜＋28％の変化があるのに対して、
本発明の回路では−２％〜＋１％の変化に押さえられ
る。また、ｎ＝３とｎ＝10と比較しても、従来では30％
の変化があるのに対して、本発明の回路では３％に押さ
えられることがわかる。 第５図は本発明の他の実施例を示しており、第１図と
同じ又は均等な部分には同一符号を付してある。この実
施例においても、第１図の実施例と同様にI1とI2の誤差
を電圧に変換して、トランスコンダクタンスアンプTCA
により電流帰還をかけることで同様の結果が得られる。 なお、本発明はPNPトランジスタを多数並列接続し
て、ベース電流が増加し出力電流が低下する場合にも効
果がある。 〔発明の効果〕 以上説明したように本発明は、PNPトランジスタのhFE
変化によりIBが増加し出力電流が減少するようなワイド
ラー定電流回路において、ワイドラー定電流回路にIBに
よって発生する誤差電流を検出してこれを誤差電圧に変
換し、この電圧をトランスコンダクタンスアンプに入れ
てその出力をワイドラー定電流回路に負帰還をかけてい
るので、出力電流変化を減少できる効果がある。
する。 〔従来の技術〕 従来、集積化電子回路における定電流回路として、第
６図に示すようなワイドラー定電流回路と称される回路
が提案されている。この回路は、NPNトランジスタQ33,Q
34のカレントソース回路において、トランジスタQ33の
コレクタ電流をI1、トランジスタQ34のコレクタ電流をI
2とすると、ベースエミッタ間電圧VBEは次式であらわさ
れる。 VBE（Q33）＝VT・ln（I1/IS1） VBE（Q34）＝VT・ln（I2/IS2） …（１） ここで、IS1,IS2は飽和電流、VTは熱電圧（300゜Kに
おいて26mV）、電流増幅率（hFE）は充分高いものとし
て、IBを無視する。 トランジスタQ33のエミッタ面積がトランジスタQ34の
エミッタ面積の２倍とすると、 IS1＝2IS2 …（２） となり、抵抗R31の電位VRは VR＝VBE（Q34）−VBE（Q33） ＝VT｛ln（I2/IS2）−ln（I1/IS1）｝ ＝VT・ln（2I2/I1） …（３） また、I1とI2はPNPトランジスタQ31及びQ32のカレン
トミラー回路により、 I1＝I2 …（４） であるから、 I2＝VR/R31＝VT/R31・ln2 ＝I01＝I02 …（５） となり、出力電流I01,I02は、アウト電流，シンク電流
として等しい値が得られ、VT,R31は定数であるから定電
流が得られることになる。なお、ISTはスタートアップ
電流である。 以上のようにワイドラー定電流回路の出力電流は、抵
抗R31のみにより、決定され、VBEの絶対値バラツキ，電
源電圧変動に対して極めて有効な回路であることがわか
る。 〔発明が解決しようとする問題点〕 上述した従来の定電流回路は、ベース電流を無視し
て、つまり電流増幅率（hFE）が大きいものと仮定した
上で成り立っている。ところで、集積化電子回路におい
て、NPNトランジスタは比較的容易に電流増幅率hFEを制
御することが可能であり、中心値で200前後を設定でき
る。しかしながら、PNPトランジスタは表面を使う横方
向の素子であるために、制御が難しく電流増幅率hFEを
高くすることが難しいのが現状である。このため、例え
ば、最低で電流増幅率hFEが10〜15程度であるNPNトラン
ジスタのベース電流は、hFEが高くとれるので無視でき
るが、PNPトランジスタのベース電流はhFEを高くとれな
いので無視できなくなる。その場合、第６図におけるワ
イドラー定電流回路は、I1とI2が異なることになり、出
力電流が大きくバラツクことになり問題があった。 つまり、PNPトランジスタの電流増幅率をβＰとする
と、I1はQ31のコレクタ電流とQ31,Q32,Q35のベース電流
の和になる。ここで、Q31,Q32,Q35のベース電流の和をn
I2/βＰ（ｎはQ31に対するエミッタ面積の総和）とする
と、 I1＝I2＋nI2/β ＝（１＋n/βＰ）I2 …（６） となり、 I1は（３）式，（６）式より、 I1＝VR/R31 ＝VT/R31・ln（2I2/I1） ＝VT/R31・ln｛2/（１＋n/βＰ）｝ …（７） となり、I2（６）式，（７）式より、 I2＝1/（１＋n/βＰ）・I1 ＝VT/｛（１＋n/βＰ）R31｝・ln｛2/（１＋n/βＰ）｝
…（８） となる。 ここで、１＋n/βＰ＝ｘとおいてｘで微分する。 ∂I2/∂ｘ ＝−VT/x2R・ln（2/x）−VT/xR・1/x ＝−VT/x2R・｛（１＋ln（2/x）｝ VT/x2Rは任意のｘにおいて正であり、１＋ln2/xはｘ
により以下のようになる。 ｘ＜2e 正 ｘ＝2e ０ ｘ＞2e 負 １＋n/βＰ≧2eとなる場合、n/βＰ≧4.42となり、例
えばβＰ＝５でかつｎ＞22でなければ起こらず、実際の
使用上起こりにくいものであり、１＋ln2/xも正である
と考えられる。 ゆえに、∂I2/∂ｘ＜０ となる。これは、βＰが減少するとｘが増加することよ
り、βＰの減少によりI2も単調減少することを示してい
る。 また、I2＝I01＝I02であるから、結果的に出力電流も
減少することがわかる。 つまり、PNPトランジスタの電流増幅率により、出力
電流が大きく影響を受け、特に電流増幅率の絶対値バラ
ツキが大きい集積化電子回路では大きな問題であった。 本発明は、出力電流変化の小さい集積化電子構成の定
電流回路を提供することを目的としている。 〔問題点を解決するための手段〕 本発明の定電流回路は、第１及び第２のトランジスタ
並びに抵抗からなるカレントソース回路と、このカレン
トソース回路に接続され互いにベースが接続された第３
及び第４のトランジスタからなるカレントミラー回路に
より構成されたワイドラー定電流回路において、第１及
び第２のトランジスタのコレクタ電流比と等しい比を有
する第１及び第２の電流を発生する手段と、第１及び第
２の電流差を電圧差に変換する第２の手段と、電圧差に
応じた出力電流を発生しその出力端が第３及び第４のト
ランジスタのベースに接続されたトランスコンダクタン
スアンプとを備えた負帰還構成としている。 〔実施例〕 次に、本発明を図面を参照して説明する。 第１図は本発明の一実施例の回路図であり、図におい
てQ11,Q12はPNPトランジスタ、Q13〜Q16はNPNトランジ
スタ、TCAはトランスコンダクタンスアンプである。ま
た、R11〜R14は抵抗、101は電源、102は定電流源であ
る。前記トランジスタQ11〜Q14と抵抗R11でワイドラー
定電流回路を構成し、定電流源102にスタートアップ電
流ISTが通流される。 また、エミッタ面積が２倍のNPNトランジスタQ15と、
１倍のNPNトランジスタQ16の各ベースを接続し、前者の
トランジスタQ15のエミッタはワイドラー定電流回路の
抵抗と同一値の抵抗R12を通して接地する。また、各ト
ランジスタQ15,Q16のコレクタは夫々抵抗R13,R14を通し
て電源101と接続され、かつ夫々は直接トランスコンダ
クタンスアンプTCAの入力に接続されている。また、こ
のトランスコンダクタンスアンプTCAの出力は、ワイド
ラー回路のPNPトランジスタQ11,Q12のベース、換言すれ
ばエミッタ面積が２倍のNPNトランジスタQ13のコレクタ
に接続されている。 この回路構成によれば、PNPトランジスタQ11,Q12の電
流増幅率hFEの低下により、各コレクタ電流I1,I2の電流
誤差はトランジスタQ15,Q16と抵抗R12によってコレクタ
電流I1,I2と同一の電流I1′,I2′を作り、抵抗R13,R14
によって電圧誤差ΔVdに変換される。そして、この電圧
誤差ΔVdをトランスコンダクタンスアンプTCAで電流IF
に変換して、ワイドラー定電流回路のトランジスタQ11,
Q13のコレクタ接続点に加えることより、負帰還ループ
を構成する。つまり、（IB電流大）→（I1−I2電流差
大）→（I1′−I2′電流差大）→（ΔVd大）→（IF大）
→（I1−I2電流差小）というループである。 この負帰還ループにより、電流増幅率hFE変化時の出
力電流変化を小さく押さえることが可能となる。 次に、これを式を用いて説明する。 I1とI2の電流は（６）式で与えられ、 I1＝I1′,I2＝I2′ であるから、 I1′＝（１＋n/βＰ）・I2′ …（６′） となり、I2は（７）式より I2′＝1/（１＋n/βＰ）・I1′ ＝VT/（１＋n/βＰ）R11・ln｛2/（１＋n/βＰ）｝ …（８′） となる。ゆえに誤差電流ΔＩは、 ΔＩ＝I1′−I2′ ＝（１＋n/βＰ）・I2′−I2′ ＝n/βＰ・I2′ ＝nVT/（βＰ＋ｎ）R11・ln｛2/（１＋n/βＰ）｝ …（11） となり、誤差電圧ΔVdは、 ΔVd＝ΔＩ・R14 ＝R14nVT/R11（βＰ＋ｎ）・ln｛2/（１＋n/βＰ）｝ …（12） となる。 ここで、トランスコンダクタンスアンプTCAの一例と
して第２図に示す回路がある。図において、Q12,Q22はN
PNトランジスタ、Q23,Q24はPNPトランジスタであり、差
動増幅器として構成している。また、201は電圧源、202
は定電流源である。 このトランスコンダクタンスアンプTCAの入力電圧Vd
に対する出力電流IF特性は次式で与えられることが知ら
れている。 IF＝αFIEEtan h（Vd/2VT） …（13） ここで、αＦはベース接地電流増幅率、IEEは差動対
エミッタ電流である。 （13）式に（12）式を代入することにより、トランス
コンダクタンスアンプの出力電流IFは以下のようにな
る。 IF＝αFIEE・tan h〔｛R14h/2R11（βＰ＋ｎ）・ln｛2/（１＋n/βＰ）｝〕 …（14） 即ち、（14）式のような帰還電流が流れ、負帰還がか
かることになる。 以上の結果より、第１図のトランスコンダクタンスア
ンプTCAに第２図のトランスコンダクタンスアンプ回路
を用いた構成を第３図に示す。なお、この図において第
１図及び第２図に対応する部分には同じ符号を付してあ
り、第３図において、Q25はPNPトランジスタである。 この回路において、SPICE−Ｆを用いてシミュレーシ
ョンを行った結果を第４図に示す。この図では、ｎ＝1
0,VCC＝1.05V,IEE＝20μA,αＦ＝１の条件でPNPトラン
ジスタhFEを変化させた場合の出力電流I01の変化を示し
ている。これから明らかなように、PNPトランジスタのh
FE変化に対してワイドラー定電流甘露と比較して極めて
安定した出力電流が得られることがわかる。 例えば、PNPトランジスタのhFEが15〜30〜60と中心値
に対して、1/2倍,2倍と変化した場合、ワイドラー定電
流回路では、−25％〜＋28％の変化があるのに対して、
本発明の回路では−２％〜＋１％の変化に押さえられ
る。また、ｎ＝３とｎ＝10と比較しても、従来では30％
の変化があるのに対して、本発明の回路では３％に押さ
えられることがわかる。 第５図は本発明の他の実施例を示しており、第１図と
同じ又は均等な部分には同一符号を付してある。この実
施例においても、第１図の実施例と同様にI1とI2の誤差
を電圧に変換して、トランスコンダクタンスアンプTCA
により電流帰還をかけることで同様の結果が得られる。 なお、本発明はPNPトランジスタを多数並列接続し
て、ベース電流が増加し出力電流が低下する場合にも効
果がある。 〔発明の効果〕 以上説明したように本発明は、PNPトランジスタのhFE
変化によりIBが増加し出力電流が減少するようなワイド
ラー定電流回路において、ワイドラー定電流回路にIBに
よって発生する誤差電流を検出してこれを誤差電圧に変
換し、この電圧をトランスコンダクタンスアンプに入れ
てその出力をワイドラー定電流回路に負帰還をかけてい
るので、出力電流変化を減少できる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の定電流回路図、第２図はト
ランスコンダクタンスアンプの回路図、第３図は第１図
の回路に第２図の回路を適用した回路図、第４図は第３
図の回路を用いたシミュレーション結果を示す特性図、
第５図は本発明の他の実施例の回路図、第６図は従来の
ワイドラー定電流源の回路図である。 Q11,Q12……PNPトランジスタ、Q13〜Q16……NPNトラン
ジスタ、Q21,Q22……NPNトランジスタ、Q23,Q24,Q25…
…PNPトランジスタ、Q31,Q32,Q35……PNPトランジス
タ、Q33,Q34,Q36……NPNトランジスタ、R11〜R14,R31…
…抵抗、101,201,301……電源、102,202,302……定電流
源、TCA……トランスコンダクタンスアンプ。
ランスコンダクタンスアンプの回路図、第３図は第１図
の回路に第２図の回路を適用した回路図、第４図は第３
図の回路を用いたシミュレーション結果を示す特性図、
第５図は本発明の他の実施例の回路図、第６図は従来の
ワイドラー定電流源の回路図である。 Q11,Q12……PNPトランジスタ、Q13〜Q16……NPNトラン
ジスタ、Q21,Q22……NPNトランジスタ、Q23,Q24,Q25…
…PNPトランジスタ、Q31,Q32,Q35……PNPトランジス
タ、Q33,Q34,Q36……NPNトランジスタ、R11〜R14,R31…
…抵抗、101,201,301……電源、102,202,302……定電流
源、TCA……トランスコンダクタンスアンプ。
Claims (1)
- (57)【特許請求の範囲】 １．第１及び第２のトランジスタ並びに抵抗からなるカ
レントソース回路と、このカレントソース回路に接続さ
れ互いにベースが接続された第３及び第４のトランジス
タからなるカレントミラー回路により構成されたワイド
ラー定電流回路において、前記第１及び第２のトランジ
スタのコレクタ電流比と等しい比を有する第１及び第２
の電流を発生する手段と、第１及び第２の電流差を電圧
差に変換する第２の手段と、前記電圧差に応じた出力電
流を発生しその出力端が前記第３及び第４のトランジス
タのベースに接続されたトランスコンダクタンスアンプ
とを備えることを特徴とする定電流回路。 ２．第１及び第２のトランジスタは互いにベースが接続
されてなる特許請求の範囲第１項記載の定電流回路。 ３．第１のトランジスタはベースとコレクタ間に抵抗を
接続し、第２のトランジスタはベースを第１のトランジ
スタのコレクタに接続してなる特許請求の範囲第１項記
載の定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19008987A JP2663449B2 (ja) | 1987-07-31 | 1987-07-31 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19008987A JP2663449B2 (ja) | 1987-07-31 | 1987-07-31 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6435616A JPS6435616A (en) | 1989-02-06 |
| JP2663449B2 true JP2663449B2 (ja) | 1997-10-15 |
Family
ID=16252181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19008987A Expired - Lifetime JP2663449B2 (ja) | 1987-07-31 | 1987-07-31 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663449B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2800720B2 (ja) * | 1995-05-19 | 1998-09-21 | 日本電気株式会社 | 起動回路 |
| JP3157746B2 (ja) * | 1997-06-30 | 2001-04-16 | 日本電気アイシーマイコンシステム株式会社 | 定電流回路 |
-
1987
- 1987-07-31 JP JP19008987A patent/JP2663449B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6435616A (en) | 1989-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| JPS61187020A (ja) | 電圧基準回路 | |
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| JPH02186706A (ja) | バイアス電圧発生回路及びその方法 | |
| JPH0322723B2 (ja) | ||
| JP2000503143A (ja) | 温度安定の定分数電圧制御電流源 | |
| US6031414A (en) | Constant current circuit with small output current fluctuation | |
| KR100251576B1 (ko) | 기준 전압 발생기 | |
| JP2663449B2 (ja) | 定電流回路 | |
| JPS6340900Y2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2748414B2 (ja) | 電圧源回路 | |
| KR100307834B1 (ko) | 전압전류변환회로 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| US4980650A (en) | Current amplifier | |
| US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JP2900688B2 (ja) | リミッタ回路 | |
| JP2591817Y2 (ja) | 定電圧生成回路 | |
| KR900005303B1 (ko) | 전원전압 추종형 바이아스회로 | |
| JPS63182723A (ja) | 基準電圧発生回路 |