JP2894777B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2894777B2 JP2894777B2 JP2049220A JP4922090A JP2894777B2 JP 2894777 B2 JP2894777 B2 JP 2894777B2 JP 2049220 A JP2049220 A JP 2049220A JP 4922090 A JP4922090 A JP 4922090A JP 2894777 B2 JP2894777 B2 JP 2894777B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- window
- concentration
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 9
- 238000000605 extraction Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 description 30
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 18
- 229910052698 phosphorus Inorganic materials 0.000 description 18
- 239000011574 phosphorus Substances 0.000 description 18
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000126 in silico method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に関し、特に、結晶欠陥の発生
を抑制した高濃度拡散層を有する半導体装置に関する。
を抑制した高濃度拡散層を有する半導体装置に関する。
［従来の技術］ IC、LSI等のデバイスの性能を低下させる要因の１つ
に各部分に寄生する抵抗がある。例えば、バイポーラデ
バイスに関していえば、エミッタ寄生抵抗re、ベース寄
生抵抗rb、コレクタ寄生抵抗rC等である。これらの内、
特に問題となるのがコレクタ寄生抵抗である。即ち、ト
ランジスタの過度応答あるいは大電流動作による動作速
度はコレクタ寄生抵抗により制限されてしまう場合が多
いので、トランジスタを飽和させた状態で測定されるコ
レクタ飽和抵抗（以下、rSCと記す）をいかに低く抑え
るかがバイポーラデバイスの特性改善の鍵になっている
のである。
に各部分に寄生する抵抗がある。例えば、バイポーラデ
バイスに関していえば、エミッタ寄生抵抗re、ベース寄
生抵抗rb、コレクタ寄生抵抗rC等である。これらの内、
特に問題となるのがコレクタ寄生抵抗である。即ち、ト
ランジスタの過度応答あるいは大電流動作による動作速
度はコレクタ寄生抵抗により制限されてしまう場合が多
いので、トランジスタを飽和させた状態で測定されるコ
レクタ飽和抵抗（以下、rSCと記す）をいかに低く抑え
るかがバイポーラデバイスの特性改善の鍵になっている
のである。
第３図（ａ）は、従来のバイポーラトランジスタを示
す平面図であり、第３図（ｂ）は、そのIII−III線断面
図である。このトランジスタは、ｐ型シリコン基板１上
に高濃度ｎ型埋め込みコレクタ層２を設け、さらにその
上にｎ型エピタキシャル層３を成長させ、ｐ型ベース
層、ｎ型エミッタ層５を順次形成して製造されている。
第３図において、6aはコレクタ抵抗補償用の高濃度ｎ型
拡散層、7a、８は多結晶シリコン膜、９は絶縁分離用
溝、10はSiO2膜等からなる絶縁膜、11a、11b、11cは、
それぞれコレクタ、エミッタ、ベース電極引き出し用窓
である。このうち、コレクタ電極引き出し用窓11aの寸
法は、ｘ×ｙで与えられている。なお、ここでは、説明
の都合上、アルミ電極配線等は省略してある。
す平面図であり、第３図（ｂ）は、そのIII−III線断面
図である。このトランジスタは、ｐ型シリコン基板１上
に高濃度ｎ型埋め込みコレクタ層２を設け、さらにその
上にｎ型エピタキシャル層３を成長させ、ｐ型ベース
層、ｎ型エミッタ層５を順次形成して製造されている。
第３図において、6aはコレクタ抵抗補償用の高濃度ｎ型
拡散層、7a、８は多結晶シリコン膜、９は絶縁分離用
溝、10はSiO2膜等からなる絶縁膜、11a、11b、11cは、
それぞれコレクタ、エミッタ、ベース電極引き出し用窓
である。このうち、コレクタ電極引き出し用窓11aの寸
法は、ｘ×ｙで与えられている。なお、ここでは、説明
の都合上、アルミ電極配線等は省略してある。
コレクタ寄生抵抗は、エピタキシャル層３、埋め込み
コレクタ層２、ｎ型拡散層6a内の抵抗をそれぞれr1、
r2、r3として、rC＝r1＋r2＋r3で与えられるが、トンラ
ンジスタが飽和状態に入ると、rSC＝r1＋r2となってr3
は無視可能となる。ここで、r1、r2は、それぞれ拡散層
の層抵抗ρ１、埋め込みコレクタ層の層抵抗ρ２とそれ
らのパターンのサイズによって決定される。このうち、
埋め込みコレクタ層の層抵抗ρ２に関しては、通常用い
られるヒ素ガラス膜を拡散源とする塗布拡散法あるいは
イオン注入法により、20Ω／□前後が安定して実現可能
である。しかしながら、拡散層の層抵抗ρ１は不純物の
ドーピング方法によっては数十〜数ＫΩ／□まで変化す
るために、rSCはρ１によって支配されるといっても過
言ではなく、換言すれば、ρ１がトランジスタの特性を
左右していることになるのである。
コレクタ層２、ｎ型拡散層6a内の抵抗をそれぞれr1、
r2、r3として、rC＝r1＋r2＋r3で与えられるが、トンラ
ンジスタが飽和状態に入ると、rSC＝r1＋r2となってr3
は無視可能となる。ここで、r1、r2は、それぞれ拡散層
の層抵抗ρ１、埋め込みコレクタ層の層抵抗ρ２とそれ
らのパターンのサイズによって決定される。このうち、
埋め込みコレクタ層の層抵抗ρ２に関しては、通常用い
られるヒ素ガラス膜を拡散源とする塗布拡散法あるいは
イオン注入法により、20Ω／□前後が安定して実現可能
である。しかしながら、拡散層の層抵抗ρ１は不純物の
ドーピング方法によっては数十〜数ＫΩ／□まで変化す
るために、rSCはρ１によって支配されるといっても過
言ではなく、換言すれば、ρ１がトランジスタの特性を
左右していることになるのである。
そこで、できる限り高濃度に不純物をドーピングして
ρ１を下げることが重要になるわけであるが、この拡散
法としては、一般的には、例えば特開昭57−10230号公
報に記載されているように「電極窓を覆うように多結晶
シリコン膜を残し、この多結晶シリコン膜を通して基板
表面にコレクタコンタクト層を形成する」という手法が
用いられている。前記公報では、不純物拡散源としてPS
Gを用いた説明がなされており、また、イオン注入法に
ついても触れているが、我々は第３図に示した多結晶シ
リコン膜7aに、まず、POCl3蒸気を用いた熱拡散により
Ｐをドーピングしておき、次にN2ガス中で多結晶シリコ
ン膜7aからエピタキシャル層３へＰをドライブインさせ
るという方法を用いている。この手法にはウェハ面内の
層の抵抗ばらつきが少なく、深さ方向の制御性が良いと
いう特長があり、PSG法、イオン注入法に比べ簡便に高
濃度のリンをドープできるという利点もある。
ρ１を下げることが重要になるわけであるが、この拡散
法としては、一般的には、例えば特開昭57−10230号公
報に記載されているように「電極窓を覆うように多結晶
シリコン膜を残し、この多結晶シリコン膜を通して基板
表面にコレクタコンタクト層を形成する」という手法が
用いられている。前記公報では、不純物拡散源としてPS
Gを用いた説明がなされており、また、イオン注入法に
ついても触れているが、我々は第３図に示した多結晶シ
リコン膜7aに、まず、POCl3蒸気を用いた熱拡散により
Ｐをドーピングしておき、次にN2ガス中で多結晶シリコ
ン膜7aからエピタキシャル層３へＰをドライブインさせ
るという方法を用いている。この手法にはウェハ面内の
層の抵抗ばらつきが少なく、深さ方向の制御性が良いと
いう特長があり、PSG法、イオン注入法に比べ簡便に高
濃度のリンをドープできるという利点もある。
［発明が解決しようとする課題］ 上述した従来の拡散方法でも、集積度が高くない場合
には、拡散層の不純物濃度が1019atoms/cm3台でも寄生
抵抗の値を一定以下に抑えることができたので特に問題
はなかったが、近年の高集積化の流れの中でパターンを
極力小さくすることが要求され、それに伴ってコレクタ
の占有面積が縮小されると、これに対処するために拡散
層の不純物濃度を1020atoms/cm3以上とすることが求め
られるようになり、そのため、従来法では対応しきれな
い状況に至っている。
には、拡散層の不純物濃度が1019atoms/cm3台でも寄生
抵抗の値を一定以下に抑えることができたので特に問題
はなかったが、近年の高集積化の流れの中でパターンを
極力小さくすることが要求され、それに伴ってコレクタ
の占有面積が縮小されると、これに対処するために拡散
層の不純物濃度を1020atoms/cm3以上とすることが求め
られるようになり、そのため、従来法では対応しきれな
い状況に至っている。
たとえば、第３図のトランジスタを縮小する場合、ｘ
はエミッタ電極引き出し用窓11bの長さにより決定され
るため、ｙを縮小することになるが、過去においてはｘ
×ｙ＝６×３μm2であったものが、現在では６×1.2μm
2まで縮小することが求められている。この縮小を補償
すべくリン濃度を上げていくと、歩留りは次第に悪化
し、所望の濃度まであげると、ほぼ全滅という結果にな
る。
はエミッタ電極引き出し用窓11bの長さにより決定され
るため、ｙを縮小することになるが、過去においてはｘ
×ｙ＝６×３μm2であったものが、現在では６×1.2μm
2まで縮小することが求められている。この縮小を補償
すべくリン濃度を上げていくと、歩留りは次第に悪化
し、所望の濃度まであげると、ほぼ全滅という結果にな
る。
而して、この不良は電気的にはトランジスタの接合リ
ークとして観測される。バイポーラトランジスタの接合
がリークする原因としては、一般的に結晶欠陥が関与す
る場合が多いので、不良品について透過型電子顕微鏡
（TEM）による欠陥観察を行ったところ、転位の発生が
認められた。転位の発生はリン拡散窓内が最も顕著であ
り、窓から離れるに従いその密度が急激に低下するとい
う状況にあり、発生した転位の何本かがエミッタ接合、
ベース接合に到達していた。つまりリン拡散層から発生
した転位がエミッタ、ベース接合を突き抜けたために接
合リークが引き起こされたのである。
ークとして観測される。バイポーラトランジスタの接合
がリークする原因としては、一般的に結晶欠陥が関与す
る場合が多いので、不良品について透過型電子顕微鏡
（TEM）による欠陥観察を行ったところ、転位の発生が
認められた。転位の発生はリン拡散窓内が最も顕著であ
り、窓から離れるに従いその密度が急激に低下するとい
う状況にあり、発生した転位の何本かがエミッタ接合、
ベース接合に到達していた。つまりリン拡散層から発生
した転位がエミッタ、ベース接合を突き抜けたために接
合リークが引き起こされたのである。
前述したように、リン濃度によりトランジスタの歩留
りが悪化するので、窓の大きさを6.0×1.2μm2として、
リンのピーク濃度とエミッタに到達する転位数の関係を
調査したところ、第４図に示す結果を得た。同図に示さ
れるように、ピーク濃度７×1019を越えると急激に転位
が増加する。
りが悪化するので、窓の大きさを6.0×1.2μm2として、
リンのピーク濃度とエミッタに到達する転位数の関係を
調査したところ、第４図に示す結果を得た。同図に示さ
れるように、ピーク濃度７×1019を越えると急激に転位
が増加する。
よって、本発明の目的とするところは、拡散層の不純
物濃度を高めても転位を生じさせないようにすることで
あり、もって、小型で高性能の半導体装置を歩留り高く
製造しうるようにすることである。
物濃度を高めても転位を生じさせないようにすることで
あり、もって、小型で高性能の半導体装置を歩留り高く
製造しうるようにすることである。
［課題を解決するための手段］ 本発明の半導体装置は、少なくともバイポーラトラン
ジスタを有し、このバイポラトランジスタのコレクタ電
極引き出し領域には、互いに独立した複数の小窓を有す
る絶縁膜を介してコレクタ引き出し電極となる多結晶シ
リコン層が接続され、この多結晶シリコン層から複数の
小窓を通して拡散される不純物によりコレクタコンタク
ト領域が形成されていることを特徴とする半導体装置で
す。また、複数の小窓のうち隣り合う小窓間には分割用
溝を形成してもよい。
ジスタを有し、このバイポラトランジスタのコレクタ電
極引き出し領域には、互いに独立した複数の小窓を有す
る絶縁膜を介してコレクタ引き出し電極となる多結晶シ
リコン層が接続され、この多結晶シリコン層から複数の
小窓を通して拡散される不純物によりコレクタコンタク
ト領域が形成されていることを特徴とする半導体装置で
す。また、複数の小窓のうち隣り合う小窓間には分割用
溝を形成してもよい。
［作 用］ 本発明者等は、トランジスタのサイズにより歩留りが
大きく影響されるので、窓の大きさと発生する転位の数
について調査した。
大きく影響されるので、窓の大きさと発生する転位の数
について調査した。
第５図は、リンのピーク濃度を３×1020atoms/cm3に
設定し、第３図に示すトランジスタにおいてｙ＝1.2μ
ｍでｘを1.0〜20μｍまで変えた時のｘとエミッタに到
達する転位数との関係を示したものである。同図から分
かるように、ｘが４μｍを越えると急激に転位数がふえ
ている。また、ｙの値が2.0、4.0μｍと変化させた場合
にも同様な結果が得られた。
設定し、第３図に示すトランジスタにおいてｙ＝1.2μ
ｍでｘを1.0〜20μｍまで変えた時のｘとエミッタに到
達する転位数との関係を示したものである。同図から分
かるように、ｘが４μｍを越えると急激に転位数がふえ
ている。また、ｙの値が2.0、4.0μｍと変化させた場合
にも同様な結果が得られた。
文献では、リンあるいはボロンのドーピングは結晶に
ストレスを与え欠陥を誘起する旨の報告があり（JOURNA
L OF APPLIED PHYSICS volume 38,Number 1 1967 E.L
evine et al.〔Diffusion−Induced Defects in Silico
n〕）、この内容と我々の得た結果を総合してみると、
この現象は、リン拡散によりシリコン結晶にストレス
が与えられ、ストレスを緩和するため転位が発生する、
ストレスは窓形状が大きくなるほど、あるいは細長く
なるほど強くなり、またリン濃度が高くなるほど強く発
生する、と整理することができる。即ち、拡散窓を一定
以下に小さくすれば、リン濃度をある程度高くしても、
エミッタに到達するような転位は抑制できるということ
である。よって、一定以上の広さの拡散層を転位の発生
を抑制しつつ形成するには、窓を小窓に分割すればよい
ということになる。
ストレスを与え欠陥を誘起する旨の報告があり（JOURNA
L OF APPLIED PHYSICS volume 38,Number 1 1967 E.L
evine et al.〔Diffusion−Induced Defects in Silico
n〕）、この内容と我々の得た結果を総合してみると、
この現象は、リン拡散によりシリコン結晶にストレス
が与えられ、ストレスを緩和するため転位が発生する、
ストレスは窓形状が大きくなるほど、あるいは細長く
なるほど強くなり、またリン濃度が高くなるほど強く発
生する、と整理することができる。即ち、拡散窓を一定
以下に小さくすれば、リン濃度をある程度高くしても、
エミッタに到達するような転位は抑制できるということ
である。よって、一定以上の広さの拡散層を転位の発生
を抑制しつつ形成するには、窓を小窓に分割すればよい
ということになる。
次に、今後の縮小化に向けて、さらにリン濃度を上げ
る実験を行ったところ、1.2×1.2μm2の小窓を一列に並
べる構造にしても、ピークリン濃度が４×1020atoms/cm
3を越えるようになると転位の発生が目立ち始めること
が明らかとなった。この時の転位の発生状況を調べた結
果、リン拡散領域に端を発した転位はループを描いて他
の拡散領域で終端するように発生していたが、注目すべ
きは分離溝の側壁面、主にエピタキシャル層内の側壁面
に終端する転位数が最も多いことである。そこで、三方
を分離溝に囲まれたトランジスタを作成したところ、こ
のトランジスタに関しては、一方のみに分離溝が存在し
ている小窓を有するものと比較して、エミッタに向かう
転位数が極端に少なくなることが判明した。即ち、三方
が分離溝で囲まれた拡散層では、分離溝の側面壁が転位
のゲッターサイトのように働き、エミッタに向かう転移
が抑制されるのである。
る実験を行ったところ、1.2×1.2μm2の小窓を一列に並
べる構造にしても、ピークリン濃度が４×1020atoms/cm
3を越えるようになると転位の発生が目立ち始めること
が明らかとなった。この時の転位の発生状況を調べた結
果、リン拡散領域に端を発した転位はループを描いて他
の拡散領域で終端するように発生していたが、注目すべ
きは分離溝の側壁面、主にエピタキシャル層内の側壁面
に終端する転位数が最も多いことである。そこで、三方
を分離溝に囲まれたトランジスタを作成したところ、こ
のトランジスタに関しては、一方のみに分離溝が存在し
ている小窓を有するものと比較して、エミッタに向かう
転位数が極端に少なくなることが判明した。即ち、三方
が分離溝で囲まれた拡散層では、分離溝の側面壁が転位
のゲッターサイトのように働き、エミッタに向かう転移
が抑制されるのである。
［実施例］ 次に、本発明の実施例について、図面を参照して説明
する。
する。
第１図（ａ）は、本発明の第１の実施例を示す平面図
であり、第１図（ｂ）は、そのＩ−Ｉ線断面図である。
本実施例では、ベース、エミッタ領域については従来例
と同様であるので、第１図にはコレクタ部分のみが図示
されている。同図において、第３図の従来例と同等の部
分には同一の参照番号が付されているので、重複する説
明は省略する。
であり、第１図（ｂ）は、そのＩ−Ｉ線断面図である。
本実施例では、ベース、エミッタ領域については従来例
と同様であるので、第１図にはコレクタ部分のみが図示
されている。同図において、第３図の従来例と同等の部
分には同一の参照番号が付されているので、重複する説
明は省略する。
本実施例では、絶縁膜10に従来のコレクタ電極引き出
し用窓11aを分割する複数の小窓12を形成し、その上に
多結晶シリコン膜７を設け、この多結晶シリコン膜を介
して、高濃度ｎ型拡散層６を形成している。図示したも
のは、従来1.2×10μm2であった窓を1.2×1.2μm2の小
窓５個に分割した例である。
し用窓11aを分割する複数の小窓12を形成し、その上に
多結晶シリコン膜７を設け、この多結晶シリコン膜を介
して、高濃度ｎ型拡散層６を形成している。図示したも
のは、従来1.2×10μm2であった窓を1.2×1.2μm2の小
窓５個に分割した例である。
製造方法について簡単に説明すると、CVD法により小
窓12を覆う多結晶シリコンを膜厚3000Åに堆積し、2000
ppmのPOCl3雰囲気中で950℃、20分間の拡散を行い、続
いてN2雰囲気中で1000℃、20分間ドライブインを行っ
た。
窓12を覆う多結晶シリコンを膜厚3000Åに堆積し、2000
ppmのPOCl3雰囲気中で950℃、20分間の拡散を行い、続
いてN2雰囲気中で1000℃、20分間ドライブインを行っ
た。
本実施例によれば、rSCを40Ωまで下げるために、ピ
ーク濃度を２×1020atoms/cm3にまであげても接合リー
クは観察されなかった。これに対し、従来の1.2×10μm
2の単一窓では転位が発生するリンの限界濃度は約２×1
019atoms/cm3であり、その時のrSCは約120Ωであった。
トランジスタの性能面からはこれを50Ω以下とすること
が求められていたが、本発明によりこの要求を満たすこ
とができた。
ーク濃度を２×1020atoms/cm3にまであげても接合リー
クは観察されなかった。これに対し、従来の1.2×10μm
2の単一窓では転位が発生するリンの限界濃度は約２×1
019atoms/cm3であり、その時のrSCは約120Ωであった。
トランジスタの性能面からはこれを50Ω以下とすること
が求められていたが、本発明によりこの要求を満たすこ
とができた。
第２図（ａ）は、本発明の第２の実施例を示す平面図
であり、第２図（ｂ）は、そのII−II線断面図である。
本実施例は、上述した、小窓が三方を分離用溝で囲まれ
ていた方が、一方のみに分離用溝が存在する場合と比較
してエミッタに到達する転位数が少ない、という知見に
基づいてなされたものである。本実施例では、先の実施
例と同様のサイズの小窓12を設け、その小窓の間のシリ
コン基板内に、絶縁物で充填された分割用溝9aを配置し
ている。この分割用溝9Aは、絶縁分離用溝９と一体に形
成された領域である。分割用溝9aの効果を最大限に引き
出すには、できる限り拡散層と溝の距離を近づける必要
がある。この距離として0.2μｍを設定した場合には、
ピークリン濃度として７×1020atoms/cm3程度までドー
ピングが可能となった。この場合、rSCは約25Ωの値と
なり、先の実施例と比較してさらに40％の改善が達成で
きた。
であり、第２図（ｂ）は、そのII−II線断面図である。
本実施例は、上述した、小窓が三方を分離用溝で囲まれ
ていた方が、一方のみに分離用溝が存在する場合と比較
してエミッタに到達する転位数が少ない、という知見に
基づいてなされたものである。本実施例では、先の実施
例と同様のサイズの小窓12を設け、その小窓の間のシリ
コン基板内に、絶縁物で充填された分割用溝9aを配置し
ている。この分割用溝9Aは、絶縁分離用溝９と一体に形
成された領域である。分割用溝9aの効果を最大限に引き
出すには、できる限り拡散層と溝の距離を近づける必要
がある。この距離として0.2μｍを設定した場合には、
ピークリン濃度として７×1020atoms/cm3程度までドー
ピングが可能となった。この場合、rSCは約25Ωの値と
なり、先の実施例と比較してさらに40％の改善が達成で
きた。
［発明の効果］ 以上説明したように、本発明は、拡散窓を複数の小窓
に分割し、多結晶シリコン膜を介して拡散層を形成する
ものであるので、本発明によれば、転位の発生を抑制し
つつ、拡散層の不純物濃度を高めることができる。した
がって、本発明によれば、寄生抵抗を低減せしめてデバ
イスの性能向上が達成でき、また、デバイスが小型化さ
れた際には、性能を維持しつつ歩留りの低下を防止する
ことができる。
に分割し、多結晶シリコン膜を介して拡散層を形成する
ものであるので、本発明によれば、転位の発生を抑制し
つつ、拡散層の不純物濃度を高めることができる。した
がって、本発明によれば、寄生抵抗を低減せしめてデバ
イスの性能向上が達成でき、また、デバイスが小型化さ
れた際には、性能を維持しつつ歩留りの低下を防止する
ことができる。
第１図（ａ）は、本発明の第１の実施例を示す平面図、
第１図（ｂ）は、そのＩ−Ｉ線断面図、第２図（ａ）
は、本発明の第２の実施例を示す平面図、第２図（ｂ）
は、そのII−II線断面図、第３図（ａ）は、従来例を示
す平面図、第３図（ｂ）は、そのIII−III線断面図、第
４図は、リンのピーク濃度と転移数との関係を示すグラ
フ、第５図は、拡散窓の寸法と転移数との関係を示すグ
ラフである。 １……ｐ型シリコン基板、２……高濃度ｎ型埋め込みコ
レクタ層、３……ｎ型エピタキシャル層、４……ｐ型ベ
ース層、５……ｎ型エミッタ層、６、6a……高濃度ｎ型
拡散層、７、7a、８……多結晶シリコン膜、９……絶縁
分離用溝、9a……分割用溝、10……絶縁膜、11a、11b、
11c……電極引き出し用窓、12……小窓。
第１図（ｂ）は、そのＩ−Ｉ線断面図、第２図（ａ）
は、本発明の第２の実施例を示す平面図、第２図（ｂ）
は、そのII−II線断面図、第３図（ａ）は、従来例を示
す平面図、第３図（ｂ）は、そのIII−III線断面図、第
４図は、リンのピーク濃度と転移数との関係を示すグラ
フ、第５図は、拡散窓の寸法と転移数との関係を示すグ
ラフである。 １……ｐ型シリコン基板、２……高濃度ｎ型埋め込みコ
レクタ層、３……ｎ型エピタキシャル層、４……ｐ型ベ
ース層、５……ｎ型エミッタ層、６、6a……高濃度ｎ型
拡散層、７、7a、８……多結晶シリコン膜、９……絶縁
分離用溝、9a……分割用溝、10……絶縁膜、11a、11b、
11c……電極引き出し用窓、12……小窓。
Claims (3)
- 【請求項１】すなくともバイポーラトランジスタを有す
る半導体装置において、前記バイポラトランジスタのコ
レクタ電極引き出し領域には、互いに独立した複数の小
窓を有する絶縁膜を介してコレクタ引き出し電極となる
多結晶シリコン層が接続され、該多結晶シリコン層から
前記複数の小窓を通して拡散される不純物によりコレク
タコンタクト領域が形成されていることを特徴とする半
導体装置。 - 【請求項２】前記小窓は矩形状であり、各辺が２μｍ以
下である請求項１記載の半導体装置。 - 【請求項３】前記複数の小窓のうち隣り合う小窓間には
分割用溝が形成されている請求項１記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049220A JP2894777B2 (ja) | 1990-03-02 | 1990-03-02 | 半導体装置 |
| US07/661,500 US5153694A (en) | 1990-03-02 | 1991-02-26 | A semiconductor device having a collector structure free from crystal defects |
| EP91301725A EP0444957A1 (en) | 1990-03-02 | 1991-03-01 | Semiconductor device having a reduced junction leakage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049220A JP2894777B2 (ja) | 1990-03-02 | 1990-03-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03253026A JPH03253026A (ja) | 1991-11-12 |
| JP2894777B2 true JP2894777B2 (ja) | 1999-05-24 |
Family
ID=12824863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2049220A Expired - Lifetime JP2894777B2 (ja) | 1990-03-02 | 1990-03-02 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5153694A (ja) |
| EP (1) | EP0444957A1 (ja) |
| JP (1) | JP2894777B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3145694B2 (ja) * | 1990-08-28 | 2001-03-12 | 日本電気株式会社 | 半導体装置 |
| US5994755A (en) * | 1991-10-30 | 1999-11-30 | Intersil Corporation | Analog-to-digital converter and method of fabrication |
| US5242859A (en) * | 1992-07-14 | 1993-09-07 | International Business Machines Corporation | Highly doped semiconductor material and method of fabrication thereof |
| US6555894B2 (en) * | 1998-04-20 | 2003-04-29 | Intersil Americas Inc. | Device with patterned wells and method for forming same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3740835A (en) * | 1970-08-31 | 1973-06-26 | Fairchild Camera Instr Co | Method of forming semiconductor device contacts |
| US3667008A (en) * | 1970-10-29 | 1972-05-30 | Rca Corp | Semiconductor device employing two-metal contact and polycrystalline isolation means |
| JPS55128869A (en) * | 1979-03-26 | 1980-10-06 | Mitsubishi Electric Corp | Semiconductor device and method of fabricating the same |
| JPS5710230A (en) * | 1980-06-20 | 1982-01-19 | Fujitsu Ltd | Manufacture of integrated circuit |
| DE3035462A1 (de) * | 1980-09-19 | 1982-05-13 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterelement |
| US4466178A (en) * | 1981-06-25 | 1984-08-21 | Rockwell International Corporation | Method of making extremely small area PNP lateral transistor by angled implant of deep trenches followed by refilling the same with dielectrics |
| US4554290A (en) * | 1983-06-17 | 1985-11-19 | Ciba-Geigy Corporation | Oxamic acid derivatives |
| JPS63304623A (ja) * | 1987-06-03 | 1988-12-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| DE3889703D1 (de) * | 1987-09-23 | 1994-06-30 | Siemens Ag | Absaugelektrode zur Verkürzung der Ausschaltzeit bei einem Halbleiterbauelement. |
| JP2729309B2 (ja) * | 1988-12-05 | 1998-03-18 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1990
- 1990-03-02 JP JP2049220A patent/JP2894777B2/ja not_active Expired - Lifetime
-
1991
- 1991-02-26 US US07/661,500 patent/US5153694A/en not_active Expired - Fee Related
- 1991-03-01 EP EP91301725A patent/EP0444957A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03253026A (ja) | 1991-11-12 |
| US5153694A (en) | 1992-10-06 |
| EP0444957A1 (en) | 1991-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0180325B1 (ko) | 얇은 베이스영역에 누설전류가 흐르지 않는 바이폴라 트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| JP2580850B2 (ja) | 高電圧半導体デバイスとその製造方法 | |
| KR0134887B1 (ko) | 쌍극성 트랜지스터 및 그 제조방법 | |
| JP2894777B2 (ja) | 半導体装置 | |
| US20050023642A1 (en) | Semiconductor device and method for production thereof | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| US5763931A (en) | Semiconductor device with SOI structure and fabrication method thereof | |
| US4512074A (en) | Method for manufacturing a semiconductor device utilizing selective oxidation and diffusion from a polycrystalline source | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| GB2137019A (en) | Semiconductor Device and Method for Manufacturing | |
| US6156617A (en) | Method of manufacturing semiconductor device | |
| JPH06112217A (ja) | 半導体装置とその作製方法 | |
| KR0152680B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6525401B2 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
| KR100208645B1 (ko) | 광 반도체 장치 | |
| US5893759A (en) | Semiconductor device and method of fabricating the same | |
| US6335256B1 (en) | Method of manufacturing a bipolar transistor | |
| JP3157245B2 (ja) | 半導体装置およびその製造方法 | |
| JP2615652B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| CN117855259A (zh) | 半导体装置及其制造方法 | |
| KR930004722B1 (ko) | 반도체 소자 제조방법 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 |