JP2893698B2 - 楽音信号発生装置 - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、記憶手段に記憶した波形データに基づい
て楽音信号を発生する楽音信号発生装置に関する。

［従来技術とその問題点］ 従来から、例えばPCM方式のようにデジタル表現にて
波形データを記憶した波形メモリより、音高指定スイッ
チ等による音高指定操作により指定された音高データに
基づいて波形データを読み出して楽音を発生させる波形
読み出し方式の楽音信号発生装置が知られている。この
種の楽音信号発生装置を適用した電子楽器では、発音中
の楽音の音高をなめらかに変更させる場合、例えばレガ
ート奏法、ピッチベンド操作、ポルタメント操作、グリ
ッサンド操作などを行った場合、現在発音中の楽音（音
高変更直前の楽音）に対応して波形メモリより読み出し
ている波形データをそのまま用いて、単に読み出し速度
（読み出し周波数）のみを変更して音高を変更するよう
にしている。

つまり、第９図（１）及び（２）に示すように、例え
ば音高C₄の楽音をループスタートアドレスａとループエ
ンドアドレスｂとの間をループさせて読み出して発音さ
せている最中に、レガート奏法にて音高C₅の発音指示
（第９図（３）参照）がなされると、音高C₄と同じルー
プ部の同一波形データがそのまま用いられて、ただ、読
み出し速度（読み出し周波数）が音高C₅に対応して変更
されるだけである。したがって、レガート奏法の前後で
読み出す波形データが変わらないことにより、自然楽器
のように音域によって音色が自然に変化することがな
く、特に、ピッチベンド操作などにより音高の変更幅が
大きい程、音高変更の前後で不自然な状態となるという
問題点がある。

また上述した従来のこの種の波形読み出し方式楽音信
号発生装置では、例えば上記レガート奏法等にて発音中
の音高をなめらかに変更する場合は、ループ操作によっ
て波形データの読み出しを行っている際に、ループの途
中のいかなるポイントであっても、つまり、ループエン
ドアドレスやゼロクロスポイントに対応していなくて
も、直ちに読み出し速度を変更して音高を変更するよう
にしている。

つまり、第９図（２）に示すように、例えば音高C₄の
楽音をループスタートアドレスａとループエンドアドレ
スｂとの間をループさせて読み出している途中に、レガ
ート奏法にて音高C₅の発音指示（第９図（３）参照）が
あると、直ちに読み出し速度を音高C₅に対応させて変更
して、音高C₄と同じループ部の波形データが読み出され
る。したがって音高が変更される際に全く異なる波形デ
ータがループ周期内で発生してしまい、その波形データ
が読み出されることから、不要な音色が一瞬発生してし
まうという問題点がある。

［発明の目的］ この発明は上記のような問題点を解決するためになさ
れたもので、レガート奏法やピッチベンド操作、ポルタ
メント操作、グリッサンド操作など発音中の音高をなめ
らかに変更させるための奏法や操作がなされた際に、音
高変更の前後で自然な音色の変化がなされる楽音信号発
生装置を得ることを目的とする。

また、この発明は、上記レガート奏法など、発音中の
音高をなめらかに変更させるための奏法や操作がなされ
た際に、音高変更の際に一瞬不要な音色の変化が生じて
しまうことのない楽音信号発生装置を得ることを目的と
する。

［発明の要点］ この発明は上記のような目的を達成するため、記憶手
段に複数の異なる音域に対応して異なる波形データを記
憶し、発生中の楽音信号の音高を該音高が属する音域と
は異なる音域に属する新たな音高に変更するような音高
変更操作がなされると、ループエンドアドレスの検出ま
で待ってから記憶手段より読み出すべき波形データを新
たな音高の属する音域に対応する新たな波形データに切
り換えて、該新たな波形データを該新たな音高に対応す
る周波数に基づいて読み出して、音高とともに、音色も
変更させるようにしたことを要点とする。

また、この発明は、波形データを記憶する記憶手段を
有し、発生中の楽音信号の音高を新たな音高に変更する
ような音高変更操作がなされると、記憶手段のループエ
ンドアドレスまたはゼロクロスポイントにおける波形デ
ータを読み出したタイミングにおいて、波形データを該
新たな音高に対応する周波数に基づいて読み出して、音
高を変更させるようにしたことを要点とする。

［実施例］ 以下、図面を参照しながらこの発明の実施例について
述べる。

＜第１実施例＞ 構成 まずこの発明の楽音信号発生装置を適用した第１実施
例に係る電子管楽器の構成について、第１図に示す全体
回路ブロック図に基づいて述べる。CPU1はこの全体回路
ブロックに係る回路全体を制御するものであり、以下CP
U1の機能を中心にこの全体回路ブロックについて説明す
る。電圧変換回路３はブレスセンサ２によって検出した
ブレス情報を電圧値に変換する。そしてこの電圧値はA/
D変換器４においてデジタル値に変換された後デジタル
ブレス情報としてCPU1に与えられる。

また、CPU1は音高指定スイッチ部５に対する音高指定
操作により指定された音高データと、音色・効果スイッ
チ部６における音色切換スイッチ６−１の操作により選
択された音色に係る音色制御データおよび、ピッチベン
ダー６−１あるいはポルタメント設定スイッチ６−２等
の操作による音高（ピッチ）変更操作により付与される
ピッチ変更制御データとを受け取る。そしてCPU1はこれ
らの各種データに基づく楽音制御情報をPCM楽音発生装
置７に送出する。

PCM波形メモリ８は、第2A図に示すように例えばC₄〜B
₄、C₅〜B₅、……、C₈〜B₈の複数の音域ごとの記憶エリ
アに分けられて、第2B図に示す楽音信号波形図における
アタック部、ループ部に対応する複数のPCM波形データ
が予め記憶されている。なお、ループ部はループ長とし
て１周期に限らず複数周期分を記憶したものでもよい。
またPCM楽音発生装置７は、音域別の上記PCM波形データ
のループ部をループして（繰り返して）読み出すための
各１組のループスタートアドレスとループエンドアドレ
ス（例えばａとｂ、ｃとｄ……ｉとｊ）のデータ（第2B
図参照）および、エンベロープ信号を発生するためのエ
ンベロープ発生器とを有している。そしてCPU1より受け
取った音高データの属する音域に対応するPCM波形デー
タを、その音高データに対応する速度（周波数）で読み
出し、エンベロープ信号によるエンベロープ制御を施し
たデジタルデータを発生して、D/A変換器９に送出す
る。

例えば音高指定スイッチ部５の操作により音高C₄を指
定してブレスセンサ２に対してブレス操作を加えてノー
トオンを行うと、PCM楽音発生装置７はCPU1よりのアド
レス指定に基づき、PCM波形メモリ８より、音高C₄の属
する音域に対応する波形データの記憶エリア（第2A図参
照）をアクセスし、アタック部に続いてループスタート
アドレスａとループエンドアドレスｂ間のループ部をブ
レス操作に対応する所定時間ｔの間だけループして読み
出す（第３図（１）参照）。同様に音高C₅を指定してブ
レス操作を加えてノートオンを行うと、PCM楽音発生装
置７は音高C₅の属する音域に対応する波形データにおけ
るループスタートアドレスｃとループエンドアドレスｄ
間のループ部をループして読み出す（第３図（２）参
照）。

そして、D/A変換器９はPCM楽音発生装置７から入力し
たデジタルデータをアナログ信号に変換し、増幅器10に
て増幅した後スピーカ11を経て楽音として放音がなされ
る。

ここで、例えば音高C₄の楽音と発音中にレガート奏法
にて音高C₅の楽音を発音させる場合（ピッチベンダーの
操作によりピッチベンド効果を付与する場合、あるいは
音色・効果スイッチ部６のスイッチ操作によってポルタ
メント効果を付与する場合も同様）を考える（第４図
（２）参照）。PCM楽音発生装置７は第４図（１）に示
すように、まず音高C₄のノートオンに対応して、PCM波
形メモリ８における音高C₄の属する音域に対応する波形
データを音高C₄に基づく読み出し速度で波形データの読
み出しを行い、アタック部に続いてループ部をループス
タートアドレスａからループエンドアドレスｂの間のル
ープによる読み出しを行う。そして、第４図（１）、
（２）に示すようにこのループ操作の途中においてレガ
ート奏法により音高C₅のノートオンがなされると、現在
ループの途中の波形データの読み出しが終了した時点
で、つまり、ループエンドアドレスｂにおける波形デー
タを読み出したタイミングにおいてPCM波形メモリ８に
おける音高C₅の属する音域に対応する新たな波形データ
に切り換えて、その新たな波形データのループスタート
アドレスｃとループエンドアドレスｄの間を音高C₅に基
づく読み出し速度でループして読み出す（第2B図参
照）。したがって、音高C₄に対応してPCM波形メモリ８
から読み出す波形データと音高C₅に対応してPCM波形メ
モリ８から読み出す波形データとは互いに異なる波形デ
ータとなる。

次に、PCM楽音発生装置７の具体的回路構成の１例を
第５図に基づいて述べる。第５図において、ピッチデー
タレジスタPD1は音高指定スイッチ部５の音高指定操作
に基づくピッチデータをCPU1より受け取るレジスタであ
る。スタートアドレスレジスタSAは上記ピッチデータが
属する音域に対応する波形データを、PCM波形メモリ８
から読み出すためのスタートアドレス信号をCPU1より受
け取るレジスタである。

またループスタートアドレスレジスタLSA1、およびル
ープエンドアドレスレジスタLEA1はそれぞれ、上記ピッ
チデータが属する音域に対応する波形データのループ部
をPCM波形メモリ８からループして読み出すためのルー
プスタートアドレス信号、およびループエンドアドレス
信号をCPUより受け取るレジスタである。

ゲートG1はスタートアドレスレジスタSAの出力側に設
けられてノートオン信号によって一瞬だけ開き、スター
トアドレスレジスタSAにセットされたスタートアドレス
信号をカレントアドレスレジスタCAに送る出力ゲートで
ある。ゲートG2は通常は開いており、インバータI1を介
したノートオン信号によって一瞬だけ閉じるゲートであ
る。

比較器COはラッチ回路LAよりのカレントアドレス信号
を受け取るものであり、また、この比較器COは通常は信
号「１」を出力している。ゲートG3は通常、比較器COよ
りの信号「１」によって開いており、ラッチ回路LAより
のアドレス信号は通常開いているゲートG3およびG2を経
てカレントアドレスレジスタCAにフィードバックされ、
加算器ADに加えられて後述するように、ピッチデータレ
ジスタPD1にセットされたピッチデータと加算される。

ゲート４は、上記ピッチデータレジスタPD1の出力側
に設けられ、通常はインバータI2を介して加えられる制
御回路２よりの出力信号「０」によって開いており、ピ
ッチデータレジスタPD1にセットされたピッチデータを
加算器ADに送る出力ゲートである。加算器ADはカレント
アドレスレジスタCAにセットされたカレントアドレス信
号とゲートG4を経たピッチデータとを一定クロックにて
加算することにより、カレントアドレス信号をピッチデ
ータに基づく速度でインクリメントさせるための加算器
である。またこの加算器による累算結果は、順次ラッチ
回路LAに与えられる。ラッチ回路LAはこのようにピッチ
データに基づく速度で歩進したカレントアドレス信号を
波形データ読み出しアドレス信号としてPCM波形メモリ
８へ送出するための回路である。

ゲートG5は、上記ループエンドアドレスレジスタLEA1
の出力側に設けられ、通常はインバータI2を介して加え
られる制御回路１よりの出力信号「０」によって開いて
おり、ループエンドアドレス信号を比較器COに送る出力
ゲートである。

比較器COは、カレントアドレス信号とループエンドア
ドレス信号とを比較するものであり、両信号が一致した
と判断されると一瞬「０」である一致信号が出力され
る。比較器COから一致信号「０」が出力されると、ゲー
トG3は一瞬閉じ、ゲートG6はインバータI4を介した一致
信号「０」によって一瞬開く。

ゲートG7はループスタートアドレスレジスタLSA1の出
力側に設けられ、通常はインバータI3を介して加えられ
る制御回路１よりの出力信号「０」によって開いている
ゲートである。

ゲートG6は上述したように比較器COからインバータI4
を介した一致信号を受けて開き、通常開いているゲート
G2を経てループスタートアドレスレジスタLSA1又はルー
プスタートアドレスレジスタLSA2に先にセットされてい
るループスタートアドレス信号を、波形データのループ
部のループ読み出しを開始させるループスタートアドレ
ス信号としてカレントアドレスレジスタCAに加える。

以下、加算器ADによってカレントアドレス信号の歩進
がなされ、再び比較器COより一致信号「０」が出力され
るとカレントアドレスレジスタCAにループスタートアド
レス信号が加えられて、加算器ADにおいてゲートG4を経
たピッチデータと加算され、ループによる波形データの
読み出しのためのアドレス信号が歩進されて順次PCM波
形メモリ８へ送出される。

ピッチデータレジスタPD2はピッチデータをCPU1より
受け取るレジスタである。

ゲートG8は、上記ピッチデータレジスタPD2の出力側
に設けられ、通常は制御回路２の出力段のフリップフロ
ップには「０」がラッチされており、その出力信号
「０」によって閉じている出力ゲートである。

制御回路２はCPU1よりピッチ変更指示信号を受け取る
と、その入力段A2のフリップフロップがセットされて信
号「１」を出力し、また制御回路２はインバータI4を介
して比較器COより一致信号を受け取るとその入力段B2の
フリップフロップがセットされて信号「１」を出力す
る。つまり、制御回路２はまず上記ピッチ変更信号を受
け取り、かつその後上記一致信号を受け取った瞬間にそ
の出力段のフリップフロップが信号「１」をラッチし、
次に入力段A2のフリップフロップをリセットする。

すると、ゲートG4は閉じ、ゲートG8は開くことにな
り、ピッチデータレジスタPD2より変更後のピッチデー
タが加算器ADに加えられ、カレントアドレス信号は新し
いピッチデータに基づく速度で歩進されることになる。
以下前述したように比較器COから一致信号「０」が出力
されるごとにカレントアドレスレジスタCAは、ループス
タートアドレスレジスタLSA1にセットされているループ
スタートアドレス信号をカレントアドレス信号として受
け取り、ループによる波形データの読み出しのためのア
ドレス信号がラッチ回路LAを経てPCM波形メモリ８へ送
られる。

また、ループスタートアドレスレジスタLSA2およびル
ープエンドアドレスレジスタLEA2は、現在読み出し中の
波形データを異なる新たな波形データに変更して読み出
しを行う際に、PCM波形メモリ８における新しい波形デ
ータのループ部をループして読み出すためのループスタ
ートアドレス信号およびループエンドアドレス信号をCP
U1より受け取るレジスタである。

ゲートG9およびゲートG10は、それぞれループエンド
アドレスレジスタLEA2およびループスタートアドレスレ
ジスタLSA2の出力側に設けられ、通常は制御回路１より
の出力信号「０」によって閉じているゲートである。

制御回路１はCPU1より波形データ変更指示信号を受け
取るとその入力段A1のフリップフロップがセットされて
信号「１」を出力し、同じく一方制御回路１はインバー
タI4を介して比較器COより一致信号を受け取るとその入
力段B1のフリップフロップがセットされて信号「１」を
出力する。つまり、制御回路１はまず上記波形データ変
更指示信号を受け取り、かつその後上記一致信号を受け
取った瞬間にその出力段のフリップフロップが信号
「１」を出力し、合わせて入力段B1のフリップフロップ
をリセットする。

すると、ゲートG5とゲートG7は閉じ、ゲートG9とゲー
トG10は開くことになり、ループエンドアドレスレジス
タLEA2よりゲートG9を経て比較器COにループエンドアド
レス信号が加えられ、ループスタートアドレスレジスタ
LSA2よりゲート10、ゲートG6およびゲートG2を経てルー
プスタートアドレス信号がカレントアドレスレジスタCA
に加えられる。

動作 以下この第１実施例に係る電子管楽器の動作につい
て、第６図に示すCPU1の発音中の楽音に対する音高変更
制御処理の動作を示すフローチャートに基づき、第５図
を参照しながら述べる。このフローチャートはメインフ
ロー（図示しない）に対してタイマインタラプトにより
割り込み動作するものである。

まず現在楽音が発音中であるか否か、つまりPCM楽音
発生装置７が楽音信号を発生中であるか否かを判断し
（ステップS1）、YESと判断すると、現在発音中の楽音
に対し、レガート奏法、ピッチベンド操作などによるピ
ッチ変更の指示がなされたか否かを判断する（ステップ
S2）。ステップS2にてYESと判断するとPCM楽音発生装置
７におけるピッチデータレジスタPD1またはピッチデー
タレジスタPD2の内、現在使用中でない方のレジスタに
変更後のピッチに係るピッチデータをセットするととも
に、ピッチ変更指示信号を制御回路２に送出する（ステ
ップS3）。

続いてPCM波形メモリ８に記憶されている波形データ
の内、ピッチ変更後のピッチに割り当てられている波形
と、ピッチ変更前の（現在発音中の楽音の）ピッチに割
り当てられている波形とが同じであるか否かを判断する
（ステップS4）。ステップS4にてYESと判断すると、ピ
ッチのみ変更し、波形は変更しなくてもよい場合であ
り、次に比較器COからの一致信号が出力されたか否かを
判断し（ステップS5）、NOと判断すると一致信号が出力
されてYESと判断するまでこのステップS5の処理を続
け、波形の読み出しがループエンドアドレスに進むまで
待機する。YESと判断すると、制御回路２の出力信号に
よって例えばピッチデータレジスタPD1の出力側に設け
られた出力ゲートG4を切り換えて閉じ、ピッチデータレ
ジスタPD2の出力ゲートであるゲートG8を開いて（ステ
ップS6）、発音中の楽音のピッチ変更を実行する。

次に、ピッチ変更に際してピッチに対応して割り当て
られている波形を変更する必要がある場合にのみ「１」
がセットされるようなフラグＦにおいて、「１」が立っ
ているか否かを判断し（ステップS7）、いまはステップ
S4にてYESと判断した場合であって読み出すべき波形を
新しい波形に変更する必要がない場合であるからNOと判
断することになり、そのままメインフローにリータンす
る。

ステップS4においてNOと判断した場合には、ピッチ変
更に際して割り当てられている波形を異なる波形に切り
換える必要があり、ループスタートアドレスレジスタLS
A1またはループスタートアドレスレジスタLSA2の内、現
在使用中でない方のレジスタに切り換え後の新しい波形
に係るループスタートアドレス信号をセットする。ま
た、ループエンドアドレスレジスタLEA1またはループエ
ンドアドレスレジスタLEA2の内、現在使用中でない方の
レジスタに切り換え後の波形に係るループエンドアドレ
ス信号をセットする。さらにCPU1は、波形をも変更する
ための波形変更指示信号を制御回路１へ送出することに
なる（ステップS8）。

そして上記フラグＦに「１」をセットしてピッチ変更
に対応して波形も変更する必要があることを明らかにし
た後（ステップS9）、上記ステップS5に進み以下、同様
にステップS6、S7の処理を行う。今度はステップS7にお
いて、YESと判断することになり、例えば、ループスタ
ートアドレスレジスタLSA1の出力ゲートであるゲートG7
を閉じ、ループスタートアドレスレジスタLSA2の出力ゲ
ートであるゲートG10を開き、さらにループエンドアド
レスレジスタLEA1の出力ゲートであるゲートG5を閉じ、
ループエンドアドレスレジスタLEA2の出力ゲートである
ゲートG9を開くようなゲートの切換制御をPCM楽音発生
装置７に対して行う（ステップS10）。そしてフラグＦ
をリセットして次回のピッチ変更の指示に備えた後（ス
テップS11）、メインフローにリターンする。

またステップS1にてNOと判断すると楽音の発音中では
ないのでそのままメインフローにリターンし、ステップ
S2にてNOと判断すると、発音中の楽音に対してピッチ変
更の指示がなされたのではない場合、つまりレガート奏
法などによるピッチ変更を行う必要がない場合なので、
やはりそのままメインフローにリターンする。

このように上記第１実施例に係る電子管楽器によれば
楽音の発音中に、その発音中の楽音の音高をなめらかに
変更させるレガート奏法、ピッチベンダーを用いたピッ
チベンド操作あるいはポルタメントスイッチを用いたポ
ルタメント奏法などによる演奏がなされた場合、PCM波
形メモリ８において変更されるピッチに割り当てられて
記憶されている波形を、ピッチの変更に伴って変更する
必要がないときは、現在読み出し中のループ部における
ループエンドアドレスまでの読み出しが終るのを待っ
て、ピッチのみを変更し、上記波形がピッチの変更に伴
って変更されるべきときは、同様にループエンドアドレ
スまでの読み出しが終るのを待って、ピッチのみではな
く波形も変更するようにした。

したがって、レガート奏法などなめらかなピッチの変
更を行う演奏に際して、第９図（２）に示したように一
瞬不要な音色の変化が生じてしまうことがなく、また、
ピッチの変更の前後において自然な音色の変化が得られ
る。

＜第２実施例＞ 構成 次にこの発明の楽音信号発生装置を適用した第２実施
例に係る電子管楽器の構成について述べるが、この電子
管楽器の全体回路ブロック図は前述した第１実施例に係
る第１図と同一であり、その説明は割愛する。またこの
第２実施例に係る電子管楽器におけるPCM楽音発生装置
７の具体的回路構成の１例を第７図に基づいて述べる
が、第７図において、前述した第１実施例に係る第５図
と同一の参照符号を付したものは同一の機能を有するも
のであり、以下異なる点についてのみ述べる。

この第７図に示す全体回路ブロック図が第５図に示す
前記第１実施例と異なる点は、ピッチデータレジスタPD
が１個しかなくその出力ゲートを有せず、したがってピ
ッチデータレジスタの出力ゲートを切換制御するための
制御回路が存在しないということである。

すなわち、１個だけのピッチデータレジスタPDはCPU
より新たなピッチデータを受け取った瞬間に該新たなピ
ッチデータを、加算器ADに送出して、その新たなピッチ
データに基づいてカレントアドレスCAよりのカレントア
ドレス信号の歩進を直ちに実行させる。

動作 以下この第２実施例に係る電子管楽器の動作につい
て、第８図に示すCPU1の音高変更処理の動作を示すフロ
ーチャートに基づき、第７図を参照しながら述べる。第
８図において、前述した第１実施例に係る第６図と同一
の参照符号を付したものは同一の機能を有する処理ステ
ップを示すものであり、以下異なる点についてのみ述べ
る。

この第８図に示すフローチャートが第６図に示したフ
ローチャートと異なる点は、第６図におけるステップS6
の処理が存在しない点である。つまり、ピッチデータレ
ジスタの出力ゲート切換処理は行わないのであり、PCM
楽音発生装置７が楽音信号を発生中に、ステップS2にお
いてその楽音信号のピッチを変更する指示を受け取った
と判断すると、ステップS3において変更ピッチデータを
ピッチデータレジスタPDにセットして、その瞬間、ピッ
チの変更を実行する。そしてその後、前述したようなス
テップS7〜S11の処理を行い、必要に応じてループエン
ドアドレスのタイミングにおいて読み出すべき波形の変
更を実行する。

このように第２実施例に係る電子管楽器は、楽音の発
音中にピッチを変更させる演奏がなされた場合、常にそ
の瞬間直ちにピッチのみを変更し、PCM波形メモリ８に
おいて変更されるピッチに割り当てられている波形を、
ピッチの変更に伴って変更する必要があるときは、さら
にループエンドアドレスまでの読み出しが終了するのを
待って、波形も変更するようになっている。

したがって、この第２実施例においても、ピッチの変
更の前後において自然な音色の変化が得られる。

＜その他の実施例＞ 上記第１および第２実施例では、PCM波形メモリ８に
は、複数の音域にそれぞれ対応して複数のPCM波形デー
タをエリアを区分して記憶しているが、PCM波形メモリ
８には全ての音域に共通する唯一のPCM波形データを記
憶する構成としてもよい。そして、PCM楽音発生装置７
により楽音信号を発生中に、ピッチ変更を求める演奏が
なされた場合には、第２実施例に示したように直ちにピ
ッチの変更を行うように構成するのではなく、第１実施
例に示したようにループエンドアドレスまで波形データ
の読み出しがなされたタイミングまで待って、ピッチを
変更するように構成してもよい。このことによって、第
９図（２）に示したように一瞬不要な音色の変化が発生
してしまうということがなしにピッチの変更が行なわれ
る。なお、後述するように、上記ループエンドアドレス
の代わりにゼロクロスポイントを読み出したタイミング
においてピッチを変更するようにしてもよい。

また、上記第１、第２実施例では、PCM楽音発生装置
７はPCM波形メモリ８から波形データを読み出す際、所
定のループ部を繰り返して（ループして）読み出すルー
プ読出機能を有するように構成しているが、例えば上記
のように、切換タイミングとしてゼロクロスポイントを
用いれば、楽音信号の発生を持続させるのに充分な時間
だけ波形データが記憶されているPCM波形メモリから波
形データを読み出すような構成であっても良い。

また、上記第１、第２実施例では、発生中の楽音信号
の音高をその音高の属する音域とは異なる音域に属する
新たな音高に変更すべき音高変更操作がなされた場合
に、PCM楽音発生装置７がループして読み出すべき波形
データを、現在発生中の楽音信号の音高の属する音域に
対応する波形データから新たな音高の属する音域に対応
する新たな波形データに切り換える際に、ループエンド
アドレスにおける波形データを読み出したタイミングま
で待機してから切り換えるように構成している。しか
し、必ずしもこのような待機を行わなくても波形のつな
ぎをなめらかにできるならば、直ちに切り換えるように
してもよく、その場合はピッチ変更とともにす速く音色
の変化が得られ、かつカレントアドレス信号とループエ
ンドアドレス信号の一致を検出する比較器COが不要とな
り、PCM楽音発生装置７の構成が簡略化される。

また、上記第１、第２実施例では、前述したように、
新たな波形データに切り換える際に、ループエンドアド
レスにおける波形データを読み出したタイミングにおい
て波形データを切り換えるようにして構成しているが、
必ずしもループエンドアドレスまで待って切り換えるこ
とに限定する必要はなく、PCM楽音発生装置７がゼロレ
ベルの波形データを読み出したタイミング、つまり、ゼ
ロクロスポイントの波形データを読み出したタイミング
において波形データを切り換えるように構成してもよい
（先に第４図に示した例ではループエンドアドレスがゼ
ロクロスポイントの１つと一致している。）。ゼロクロ
スポイントの検出において、最も簡単な周知の方式とし
ては、PCM波形メモリ８における記憶エリアの隣り合う
２つのアドレスに対応する２つの波形データの正、負の
符号が反転したか否かを調べることにより行なえる。

いま例えば、波形データが２の補数表現によるデジタ
ルデータであり、そのMSB（最高位の桁）が符号ビット
であり、「０」のときは正の数、「１」のときは負の数
を表わすものとする。そしてこの符号ビットをアドレッ
シングに対応してモニターして、１つ前のアドレスに対
応する符号ビットを例えばフリップフロップにラッチし
ておき、ラッチした符号ビットが「１」であって、今回
のアドレスに対応する符号ビットが「０」である場合に
はゼロクロスポイントを検出したことになる。

また、上記実施例ではPCM方式により波形データを記
憶しているが、その他Ｄ−PCM方式等他のデジタル表現
による記録方式をも採用できる。

なお、上記実施例はいずれもこの発明を電子管楽器に
適用したものであるが、この発明は電子管楽器に限定さ
れず、電子鍵盤楽器、電子弦楽器など各種の電子楽器に
適用し得る。

［発明の効果］ 以上述べたように、請求項１記載の発明は、発生中の
楽音信号の音高を、該音高の属する音域とは異なる音域
に属する新たな音高に変更すべき音高変更操作がなされ
た場合に、ループエンドアドレスの検出まで待ってから
上記読出手段が上記記憶手段より読み出すべき波形デー
タを上記発生中の楽音信号の音高の属する音域に対応す
る波形データから上記新たな音高の属する音域に対応す
る新たな波形データに切り換え、この切換手段によって
切り換えられた上記新たな波形データを、読出制御手段
によって上記新たな音高に対応する周波数に基づいて読
み出すよう上記読出手段を制御するようにした。

したがって、発音中の楽音の音高を変更させる音高変
更操作がなされた場合に、単に音高が変更されるだけで
はなく、音高変更の前後において自然な音色の変化も得
られて、特にこの音色の変化はループエンドアドレスに
対応するタイミングでなされるため、不要な音色が発生
してしまうことがなく、より好ましい自然な音色の変化
を伴なったレガート奏法、ピッチベンド操作などに対応
した演奏効果が得られる。

また請求項３記載の発明は、上記読出手段が、発生中
の楽音信号の音高を新たな音高に変更すべき音高変更操
作がなされた場合に、その読出手段が上記記憶手段のル
ープエンドアドレスにおける波形データを読み出したタ
イミングにおいて、その読出手段が上記記憶手段より波
形データを上記新たな音高に対応する周波数に基づいて
読み出すよう該読出手段を制御する制御手段を有するも
のとした。

したがって、音高変更は、ループエンドアドレスに対
応するタイミングでなされるため、音高変更に際して、
一瞬不要な音色の楽音が発生してしまうことがなく、レ
ガート奏法やピッチベンド操作などに対応したなめらか
な音高の変更が可能な楽音信号発生装置が得られる。

さらに請求項４記載の発明は、上記読出手段が、発生
中の楽音信号の音高を新たな音高に変更すべき音高変更
操作がなされた場合に、その読出手段が上記記憶手段よ
りゼロクロスポイントにおける波形データを読み出した
タイミングにおいて、その読出手段が上記記憶手段より
波形データを上記新たな音高に対応する周波数に基づい
て読み出すよう該読出手段を制御する制御手段を有する
ものとした。

したがって、音高変更は、波形データのレベルがゼロ
であるゼロクロスポイントの読み出しに対応するタイミ
ングでなされるため、音高変更がループエンドアドレス
に対応するタイミングまで待つことなく迅速になされ、
かつ、一瞬不要な音色の楽音が発生してしまうことがな
く、レガート奏法やピッチベンド操作などに対応したな
めらかな音高の変更が可能な楽音信号発生装置が得られ
る。

【図面の簡単な説明】

第１図ないし第６図はこの発明の第１実施例に係る電子
管楽器を説明するための図であり、第１図は電子管楽器
の全体回路ブロック図、第2A図はPCM波形メモリ８にお
ける音域別の記憶エリアを示す図、第2B図は音域別に記
憶されたPCM波形データに対応する楽音信号波形を示す
図、第３図は音高C₄および音高C₅にそれぞれ対応する速
度でループして読み出されたPCM波形データを説明する
ための図、第４図は発音中の音高C₄の楽音を音高C₅に音
高変更操作した際の音高変更と波形データの変更を説明
するための図、第５図はPCM楽音発生装置７の具体的回
路構成の１例を示す回路構成図、第６図はCPU1の発音中
の楽音に対する音高変更制御処理を説明するためのフロ
ーチャート、第７図はこの発明の第２実施例に係る電子
管楽器のPCM楽音発生装置７の具体的回路構成の１例を
示す回路構成図、第８図はこの第２実施例におけるCPU1
のピッチ変更制御処理を説明するためのフローチャー
ト、第９図は従来の楽音信号発生装置における音高変更
を説明するための図である。 １……CPU、５……音高指定スイッチ部、６……音色・
効果スイッチ部、６−２……ピッチベンダー、６−３…
…ポルタメント設定スイッチ、７……PCM楽音発生装
置、８……PCM波形メモリ。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−231295（ＪＰ，Ａ) 特開 昭62−3298（ＪＰ，Ａ) 特開 昭62−121496（ＪＰ，Ａ) 特開 昭62−86394（ＪＰ，Ａ) 特開 昭61−177490（ＪＰ，Ａ) 特公 昭63−62759（ＪＰ，Ｂ２) 特公 昭63−67196（ＪＰ，Ｂ２)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】複数の音域毎に夫々異なる波形データを記
   憶し、各波形データはアタック部とこれに続くループ部
   の波形データとから成る波形データ記憶手段と、 音高指定操作により指定された音高が属する音域に対応
   する波形データを、その指定された音高に対応する周波
   数に基づいて順次アドレス指定して読出す読出し手段
   と、 現在指定され波形データが読出されている最中の音高
   を、他の音域に属する新たな音高に変更する音高変更操
   作が成された際に、この音高変更操作が成された以降で
   現在読出されている波形データの指定アドレスのループ
   部のループエンドアドレスになったことを検出する検出
   手段と、 前記検出手段での検出時に、前記読出し手段を制御し
   て、現在前記読出し手段で読出されている波形データに
   換えて、前記音高変更操作により変更された新たな音高
   が属する音域に対応する波形データを新たに再指定し、
   この新たに指定された波形データのループ部のループス
   タートアドレスからループエンドアドレスまでを、変更
   された新たな音高に対応する周波数で順次アドレスを指
   定して前記読出し手段で読出すように制御する制御手段
   と、 を備えたことを特徴とする楽音信号発生装置。
2. 【請求項２】アタック部とこれに続くループ部の波形デ
   ータを記憶する波形データ記憶手段と、 前記波形データ記憶手段に記憶されている波形データ
   を、音高指定操作により指定された音高に対応する周波
   数に基づいて順次アドレス指定して読出す読出し手段
   と、 現在指定され波形データが読出されている最中の音高
   を、他の新たな音高に変更する音高変更操作が成された
   際に、この音高変更操作が成された以降で現在読出され
   ている波形データの指定アドレスがループ部のループエ
   ンドアドレスになったことを検出する検出手段と、 前記検出手段での検出時に、前記読出し手段を制御し
   て、現在前記読出し手段で読出されている波形データを
   変更された新たな音高に対応する周波数で順次アドレス
   指定して前記読出し手段で読出すよう制御する制御手段
   と、 を備えたことを特徴とする楽音信号発生装置。
3. 【請求項３】波形データを記憶する波形記憶手段と、 前記波形データ記憶手段に記憶されている波形データ
   を、音高指定操作により指定された音高に対応する周波
   数に基づいて順次アドレス指定して読出す読出し手段
   と、 現在指定され波形データが読出されている最中の音高
   を、他の新たな音高に変更する音高変更操作が成された
   際に、この音高変更操作が成された以降で現在読出され
   ている波形データの指定アドレスがゼロクロスポイント
   になったことを検出する検出手段と、 前記検出手段での検出時に、前記読出し手段を制御し
   て、現在前記読出し手段で読出されている波形データを
   変更された新たな音高に対応する周波数で順次アドレス
   指定して前記読出し手段で読出すよう制御する制御手段
   と、 を備えたことを特徴とする楽音信号発生装置。